[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112864092A - 半导体结构的形成方法、晶体管 - Google Patents

半导体结构的形成方法、晶体管 Download PDF

Info

Publication number
CN112864092A
CN112864092A CN201911174095.8A CN201911174095A CN112864092A CN 112864092 A CN112864092 A CN 112864092A CN 201911174095 A CN201911174095 A CN 201911174095A CN 112864092 A CN112864092 A CN 112864092A
Authority
CN
China
Prior art keywords
layer
isolation material
isolation
etching
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911174095.8A
Other languages
English (en)
Other versions
CN112864092B (zh
Inventor
杨鹏
渠汇
钱文明
吉利
唐睿智
刘佳磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911174095.8A priority Critical patent/CN112864092B/zh
Publication of CN112864092A publication Critical patent/CN112864092A/zh
Application granted granted Critical
Publication of CN112864092B publication Critical patent/CN112864092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

一种半导体结构的形成方法、晶体管，形成方法包括：提供基底，基底包括图形稀疏区和图形密集区，基底包括衬底、多个分立于衬底上的鳍部以及位于鳍部上的掩膜层；形成露出部分厚度的掩膜层的隔离材料层；形成隔离材料层后，去除掩膜层；去除掩膜层后，对隔离材料层进行刻蚀处理，形成隔离层，隔离层露出部分高度的鳍部，刻蚀处理的步骤包括：采用湿法刻蚀工艺对隔离材料层进行第一刻蚀。本发明实施例，湿法刻蚀的过程中，图形密集区中的隔离材料层的被刻蚀速率明显大于图形稀疏区中的隔离材料层的被刻蚀速率，降低了图形密集区的隔离层顶部和图形稀疏区的隔离层的顶部的距离，有利于提高半导体结构器件性能的均一性，优化了半导体结构的性能。

Description

半导体结构的形成方法、晶体管
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法、晶体管。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法、晶体管，提高位于图形密集区和图形稀疏区的隔离层顶面的高度一致性。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括提供基底，所述基底包括图形稀疏区和图形密集区，所述基底包括衬底、多个分立于所述图形稀疏区和图形密集区的所述衬底上的鳍部以及位于所述鳍部上的掩膜层；在所述鳍部露出的所述衬底上形成隔离材料膜，且所述隔离材料膜覆盖所述掩膜层的顶端；去除部分厚度的所述隔离材料膜，形成隔离材料层，所述隔离材料层露出部分厚度的所述掩膜层；形成所述隔离材料层后，去除所述掩膜层；去除所述掩膜层后，对所述隔离材料层进行刻蚀处理，形成隔离层，所述隔离层露出部分高度的所述鳍部，所述刻蚀处理的步骤包括：采用湿法刻蚀工艺对所述隔离材料层进行第一刻蚀。
可选的，所述刻蚀处理的步骤还包括：在所述第一刻蚀之后，采用各向同性干法刻蚀工艺对初始隔离层进行第二刻蚀。
可选的，进行所述第一刻蚀的过程中，所述图形稀疏区中的所述初始隔离层顶部至所述图形密集区中的所述初始隔离层顶部的距离小于1纳米。
可选的，所述刻蚀处理的步骤还包括：去除所述掩膜层后，在所述第一刻蚀之前，采用各向同性干法刻蚀对所述隔离材料层进行第三刻蚀，去除部分厚度的所述隔离材料层，且剩余的所述隔离材料层的顶部高于所述鳍部的顶部。
可选的，所述第一刻蚀的工艺参数包括：刻蚀溶液包括氟化氢溶液；所述氟化氢溶液中，氟化氢和水的体积比值为100至200；刻蚀溶液的流量为1500sccm至2500sccm。
可选的，去除所述掩膜层的步骤中，所述图形密集区中的所述隔离材料层的顶部至所述图形稀疏区中的所述隔离材料层的顶部的距离小于6纳米。
可选的，提供基底的步骤中，所述鳍部顶部和所述掩膜层之间还形成有衬垫氧化层；采用湿法刻蚀工艺对所述隔离材料层进行第一刻蚀的过程中，去除所述衬垫氧化层。
可选的，在形成所述隔离层后，还包括：采用去离子水对所述隔离层和鳍部进行清洗处理。
可选的，所述隔离材料层的材料为氧化硅。
可选的，形成隔离材料层的步骤包括：对所述隔离材料膜进行平坦化处理，直至露出所述图形稀疏区的所述掩膜层的顶部；在所述平坦化处理后，采用各向同性干法刻蚀工艺去除部分厚度的所述隔离材料膜，形成所述隔离材料层，所述隔离材料层覆盖所述掩膜层的部分侧壁。
可选的，所述各向同性干法刻蚀工艺包括：Certas刻蚀工艺或Siconi蚀刻工艺。
可选的，所述各向同性干法刻蚀工艺为Certas刻蚀工艺，所述Certas刻蚀工艺的刻蚀气体为氟化氢。
相应的，本发明实施例还提供一种晶体管，包括：采用前述形成方法形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所提供的半导体结构的形成方法中，去除部分厚度的所述隔离材料膜，形成露出部分厚度的所述掩膜层的隔离材料层，随后在去除所述掩膜层之后，对所述隔离材料层进行刻蚀处理，形成隔离层，所述隔离层露出部分高度的所述鳍部，所述刻蚀处理的步骤包括：采用湿法刻蚀工艺对所述隔离材料层进行第一刻蚀；其中，所述基底包括图形稀疏区和图形密集区，相应的，在去除部分厚度的所述隔离材料膜的过程中，受到负载效应的影响，使得所述图形密集区中的隔离材料层顶部通常会高于所述图形稀疏区中的隔离材料层顶部，因此，本发明实施例采用湿法刻蚀工艺刻蚀所述隔离材料层以形成隔离层，与各向同性干法刻蚀工艺相比，湿法刻蚀的过程中，刻蚀溶液能够及时带走反应产生的副产物，使得反应副产物不会对刻蚀过程造成阻碍，且因为与图形稀疏区相比，刻蚀溶液与图形密集区中的隔离材料层的接触面积更大，因此所述图形密集区中的所述隔离材料层的被刻蚀速率明显大于所述图形稀疏区中的所述隔离材料层的被刻蚀速率，这有利于抵消图形密集区和图形稀疏区中的隔离材料层的高度差，从而提高位于图形密集区和图形稀疏区的隔离层顶面的高度一致性，进而有利于优化了半导体结构的性能、提高半导体结构的性能的均一性。
附图说明
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
图4至图10是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的半导体结构仍有性能不佳的问题。现结合一种半导体结构的形成方法分析半导体结构性能不佳的原因。
参考图1至图3，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底，所述基底包括衬底1、位于所述衬底1上的多个分立的鳍部2以及位于所述鳍部2上的掩膜层3；所述基底包括图形稀疏区I和图形密集区II，图形密集区II上的鳍部2分布密度高于图形稀疏区I中的鳍部2分布密度；在所述掩膜层3露出的所述衬底1上形成隔离材料层4，所述隔离材料层4覆盖所述基底。
参考图2，采用平坦化处理对隔离材料层4进行处理，直至露出所述图形稀疏区I的所述掩膜层3的顶部；在所述平坦化处理后，去除部分厚度的所述隔离材料层4，形成初始隔离层5，所述初始隔离层5覆盖所述掩膜层3的部分侧壁；形成初始隔离层5后，去除所述掩膜层3。
参考图3，去除所述掩膜层3后，刻蚀所述初始隔离层5，形成隔离层6，所述隔离层6覆盖所述鳍部2的部分侧壁。
所述隔离材料层4的材料通常为氧化硅。对所述隔离材料层4进行平坦化处理的过程中，与所述图形密集区II相比，所述图形稀疏区I中的所述鳍部2的密集程度低，所述图形稀疏区I的隔离材料层4的被去除深度大于所述图形密集区II中的所述隔离材料层4的被去除深度，因此，露出所述图形稀疏区I的所述掩膜层3时，所述图形密集区II的所述掩膜层3仍被所述隔离材料层4覆盖。平坦化处理后，采用Certas刻蚀工艺刻蚀部分厚度的隔离材料层4，形成初始隔离层5的过程中，以及刻蚀初始隔离层5，形成隔离层6的过程中，氟化氢气体与氧化硅反应形成的聚合物杂质堆积在氧化硅的表面，阻碍氟化氢气体穿过聚合物杂质继续与氧化硅反应，因此形成初始隔离层5的过程中，图形密集区II和图形稀疏区I中的所述隔离材料层4的刻蚀量近似相同，形成隔离层6的过程中，图形密集区II和图形稀疏区I中的所述初始隔离层5的刻蚀量近似相同。因此，所述图形密集区II和图形稀疏区I中的隔离层6存在高度差，所述图形密集区II和图形稀疏区I中的隔离层6存在高度差，不利于提高提高半导体结构电学性能的均一性。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括提供基底，所述基底包括图形稀疏区和图形密集区，所述基底包括衬底、多个分立于所述图形稀疏区和图形密集区的所述衬底上的鳍部以及位于所述鳍部上的掩膜层；在所述鳍部露出的所述衬底上形成隔离材料膜，且所述隔离材料膜覆盖所述掩膜层的顶端；去除部分厚度的所述隔离材料膜，形成隔离材料层，所述隔离材料层露出部分厚度的所述掩膜层；形成所述隔离材料层后，去除所述掩膜层；去除所述掩膜层后，对所述隔离材料层进行刻蚀处理，形成隔离层，所述隔离层露出部分高度的所述鳍部，所述刻蚀处理的步骤包括：采用湿法刻蚀工艺对所述隔离材料层进行第一刻蚀，形成初始隔离层。
本发明实施例所提供的半导体结构的形成方法，去除部分厚度的所述隔离材料膜，形成隔离材料层，通常所述隔离材料层露出部分厚度的所述掩膜层时，所述图形密集区的所述隔离材料层的顶部高于所述图形稀疏区的所述隔离材料层的顶部。去除所述掩膜层后，采用湿法刻蚀工艺刻蚀所述隔离材料层，形成初始隔离层，与各向同性干法刻蚀工艺相比，湿法刻蚀的过程中，刻蚀溶液能够及时带走反应产生的副产物，使得反应副产物不会对刻蚀过程造成阻碍，且因为与图形稀疏区相比，刻蚀溶液与图形密集区中的隔离材料层的接触面积更大，因此所述图形密集区中的所述隔离材料层的被刻蚀速率明显大于所述图形稀疏区中的所述隔离材料层的被刻蚀速率，使得所述图形密集区中的初始隔离层的顶部与所述图形稀疏区中的所述初始隔离层的顶部的距离缩小，进而降低了所述图形密集区的隔离层顶部和图形稀疏区的所述隔离层的顶部的距离，有利于提高半导体结构器件性能的均一性，优化了半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图10是本发明实施例半导体结构的形成方法第一实施例中各步骤对应的结构示意图。
参考图4，提供基底，所述基底包括图形稀疏区I和图形密集区II，所述基底包括衬底100、多个分立于所述图形稀疏区I和图形密集区II的所述衬底100上的鳍部101以及位于所述鳍部101上的掩膜层102。
所述衬底100用于为后续形成半导体结构提供工艺平台。
本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述鳍部101用于后续提供鳍式场效应晶体管的沟道。
本实施例中，所述鳍部101与所述衬底100通过对同一半导体层进行刻蚀所得到。在其他实施例中，所述鳍部也可以是外延生长于所述衬底上的半导体层，从而达到精确控制所述鳍部高度的目的。
因此，本实施例中，所述鳍部101与所述衬底100的材料相同，所述鳍部101的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述图形密集区II中的所述鳍部101分布密度高于图形稀疏区I中的所述鳍部101分布密度。
所述掩膜层102用于作为形成所述鳍部101和衬底100的刻蚀掩膜，所述掩膜层102还可以在后续工艺制程中保护所述鳍部101顶部。因此，所述掩膜层102的位置和数量与所述鳍部101相对应。
本实施例中，所述掩膜层102的材料为氮化硅。其他实施例中，所述掩膜层的材料还可以为氮化钛。
需要说明的是，提供基底的步骤中，所述掩膜层102和鳍部101之间还形成有衬垫氧化层(pad oxide)104。
所述衬垫氧化层104用于在形成所述掩膜层102时起到应力缓冲的作用，提高了所述掩膜层102和鳍部101之间的粘附性，避免掩膜层102与鳍部101上直接接触产生位错的问题。
本实施例中，所述衬垫氧化层104材料为氧化硅。
参考图5，在所述鳍部101露出的所述衬底100上形成隔离材料膜103，且所述隔离材料膜103覆盖所述掩膜层102的顶端。
所述隔离材料膜103用于为后续形成隔离材料层做准备。
具体的，所述隔离材料膜103的材料为介电材料。
本实施例中，所述隔离材料膜103的材料为氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成所述隔离材料膜103的工艺难度和工艺成本；此外，氧化硅的介电常数较小，还有利于提高后续形成的隔离层用于隔离相邻器件的作用。在其他实施例中，所述隔离材料膜的材料还可以为氮化硅、氮氧化硅等其他绝缘材料。
本实施例中，采用流动性化学气相沉积(Flowable Chemical Vapor Deposition，FCVD)工艺形成所述隔离材料膜103。流动性化学气相沉积工艺具有良好的填充能力，适用于填充高深宽比的开口，有利于降低所述隔离材料膜103内形成空洞等缺陷的概率，相应有利于提高后续隔离层的成膜质量。
参考图6，去除部分厚度的所述隔离材料膜103，形成隔离材料层105，所述隔离材料层105露出部分厚度的所述掩膜层102。
所述隔离材料层105露出部分厚度的所述掩膜层102，为后续去除所述掩膜层102做准备。
去除部分厚度的所述隔离材料膜103，形成隔离材料层105的步骤包括：对所述隔离材料膜103进行平坦化处理，直至露出所述图形稀疏区I的所述掩膜层102的顶部；在所述平坦化处理后，采用各向同性干法刻蚀工艺去除部分厚度的所述隔离材料膜103，形成所述隔离材料层105，所述隔离材料层105覆盖所述掩膜层102的部分侧壁。
本实施例中，采用化学机械平坦化(Chemical Mechanic Planarization，CMP)工艺对所述隔离材料膜103进行所述平坦化处理。
化学机械平坦化处理是一种全局表面平坦化技术，能够将位于图形稀疏区I和图形密集区II中，高于所述掩膜层102的所述隔离材料膜103较均匀的去除。
需要说明的是，所述隔离材料膜103的致密度低于鳍部101的致密度，且与所述图形密集区II相比，所述图形稀疏区I中的所述鳍部101的密集程度低，相应的所述图形稀疏区I中各个膜层整体的致密度低于所述图形密集区II中各个膜层整体的致密度，对所述隔离材料膜103进行平坦化处理的过程中，施加相同的研磨力，所述图形稀疏区I的隔离材料膜103的被去除深度大于所述图形密集区II中的所述隔离材料膜103的被去除深度，因此，至露出所述图形稀疏区I的所述掩膜层102时，所述图形密集区II的所述掩膜层102仍被所述隔离材料层105覆盖。
具体的，所述各向同性干法刻蚀工艺包括Certas刻蚀工艺或Siconi蚀刻工艺。
本实施例中，采用Certas刻蚀工艺去除部分厚度的所述隔离材料膜103，形成所述隔离材料层105。Certas工艺是一种与原子层刻蚀(ALE)工艺相类似的刻蚀工艺，采用Certas工艺有利于降低形成的所述隔离材料层105顶部发生凹陷(dishing)问题的概率，且因为Certas处理的过程中氟化氢气体与隔离材料膜103反应产生的聚合物杂质(polymer)堆积在隔离材料膜103的表面，阻碍氟化氢气体穿过所述聚合物杂质与隔离材料膜103的充分反应，虽然图形密集区II中隔离材料膜103的表面积大于图形稀疏区I中隔离材料膜103的表面积，但最终图形密集区II和图形稀疏区I中的隔离材料膜103的去除速率近似相同。也就是说，采用的Certas刻蚀工艺通常不能降低所述图形密集区II中隔离材料层105顶部和图形稀疏区I中的隔离材料层105顶部的距离。
本实施例中，所述Certas刻蚀工艺的刻蚀气体为氟化氢。
其他实施例中，还可以采用Siconi刻蚀工艺去除部分厚度的所述隔离材料膜，形成所述隔离材料层。Siconi工艺作为低强度高精度的化学刻蚀方法，其步骤通常包括：首先，向反应腔室中通入氟化氢气体；通过所述氟化氢气体刻蚀隔离材料膜，形成副产物；进行退火工艺，将所述副产物升华分解为气态产物；通过抽气方式去除所述气态产物。采用Siconi工艺还有利于改善所述刻蚀处理的刻蚀负载效应，从而进一步提高所述刻蚀处理后，所述隔离材料层顶面的高度一致性；此外，Siconi工艺易于获得较高的刻蚀选择比，有利于降低所述刻蚀处理的步骤中，其他膜层结构受损的概率。
需要说明的是，采用各向同性刻蚀工艺去除部分厚度的所述隔离材料膜103的步骤中，形成的所述隔离材料层105覆盖所述掩膜层102的部分侧壁。
所述隔离材料层105覆盖所述掩膜层102的部分侧壁，使得后续采用湿法刻蚀工艺去除掩膜层102的过程中，增大刻蚀溶液与掩膜层102的接触面积，提高所述掩膜层102的去除速率。
参考图7，形成所述隔离材料层105后，去除所述掩膜层102。
去除所述掩膜层102，在所述隔离材料层105中形成凹槽106，所述图形密集区II上的所述鳍部101分布密度高于图形稀疏区I中的所述鳍部101分布密度，因此图形密集区II中的凹槽106多于图形稀疏区I中的凹槽106，相应的，所述图形密集区II的隔离材料层105的表面积多于所述图形稀疏区I的隔离材料层105的表面积，为后续采用湿法刻蚀工艺对所述隔离材料层105进行第一刻蚀，降低图形密集区II中隔离材料层105顶部和图形稀疏区I中的隔离材料层105顶部的距离做准备。
具体的，去除所述掩膜层102后，露出所述掩膜层102底部的衬垫氧化层104，所述凹槽106由衬垫氧化层104和隔离材料层105围成。
本实施例中，采用湿法刻蚀工艺去除所述掩膜层102。湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
本实施例中，所述掩膜层102的材料为氮化硅，因此采用磷酸溶液进行所述湿法刻蚀工艺。磷酸溶液为半导体工艺中常用于刻蚀氮化硅的刻蚀溶液，通过采用磷酸溶液，有利于降低工艺成本，提高工艺兼容性。
还需要说明的是，采用湿法刻蚀工艺去除所述掩膜层102的过程中，即使所述掩膜层102和隔离材料层105具有较大的刻蚀选择比，还是有部分厚度的所述隔离材料层105被刻蚀去除。湿法刻蚀的过程中，刻蚀溶液能够及时带走反应产生的副产物，使得反应副产物不会对刻蚀过程造成阻碍，且因为与图形稀疏区I相比，刻蚀溶液与图形密集区II中的隔离材料层105的接触面积更大，因此所述图形密集区II中的所述隔离材料层105的被刻蚀速率明显大于所述图形稀疏区I中的所述隔离材料层105的被刻蚀速率，降低了图形密集区II和图形稀疏区I中的隔离材料层105的高度差。
需要说明的是，去除所述掩膜层102的步骤中，所述图形密集区II中的所述隔离材料层105的顶部至所述图形稀疏区I中的所述隔离材料层105的顶部的距离D不宜过大。若所述距离D过大，后续采用湿法刻蚀工艺对所述隔离材料层105进行第一刻蚀后，所述图形密集区II中形成的初始隔离层顶部至图形稀疏区I中形成的初始隔离层顶部的距离不易过大，从而后续采用湿法刻蚀工艺对所述初始隔离层进行刻蚀后，易使得所述图形密集区II中的所述初始隔离层的顶部至所述图形稀疏区I中的初始隔离层的顶部的距离在工艺允许范围内，有利于提高半导体结构器件性能的均一性，优化了半导体结构的性能。本实施例中，去除所述掩膜层102的步骤中，所述图形密集区II中的所述隔离材料层105的顶部至所述图形稀疏区I中的所述隔离材料层105的顶部的距离小于6纳米。
需要说明的是，在去除部分厚度的所述隔离材料膜103的过程中，保留所述掩膜层102，单独采用一道工序去除所述掩膜层102，使得掩膜层102不易散落在机台中，进而减少因掩膜层102脱落形成的颗粒物对后续半导体制造工艺的真空环境造成的不良影响。
如图8所示，所述半导体结构的形成方法还包括：在去除所述掩膜层102后，在所述第一刻蚀之前，采用各向同性干法刻蚀对所述隔离材料层105进行第三刻蚀，去除部分厚度的所述隔离材料层105，且剩余的所述隔离材料层105的顶部高于所述鳍部101的顶部。
采用各向同性干法刻蚀去除部分厚度的所述隔离材料层105，使得剩余的所述隔离材料层105的顶部不易产生凹陷(dishing)的问题。
本实施例中，采用Certas工艺去除部分厚度的所述隔离材料层105。Certas工艺是一种与原子层刻蚀(ALE)工艺相类似的刻蚀工艺，采用Certas工艺有利于降低剩余的所述隔离材料层105顶部发生凹陷(dishing)问题的概率，且因为Certas处理的过程中氟化氢气体与隔离材料层105反应产生的聚合物杂质(polymer)堆积在隔离材料层105的表面，使得氟化氢气体不易穿过聚合物杂质与隔离材料层105的充分反应，虽然图形密集区II中隔离材料层105的表面积大于图形稀疏区I中隔离材料层105的表面积，但最终图形密集区II和图形稀疏区I中的隔离材料层105的去除速率近似相同。
参考图9和图10，去除所述掩膜层102后，对所述隔离材料层105进行刻蚀处理，形成隔离层107(如图10所示)，所述隔离层107露出部分高度的所述鳍部101，所述刻蚀处理的步骤包括：采用湿法刻蚀工艺对所述隔离材料层105进行第一刻蚀。
本发明实施例去除所述掩膜层102后，采用湿法刻蚀工艺刻蚀所述隔离材料层105，形成初始隔离层108，湿法刻蚀的过程中，刻蚀溶液能够及时带走反应产生的副产物，使得反应副产物不会对刻蚀过程造成阻碍，且因为与图形稀疏区I相比，刻蚀溶液与图形密集区II中的隔离材料层105的接触面积更大，因此所述图形密集区II中的所述隔离材料层105的被刻蚀速率明显大于所述图形稀疏区I中的所述隔离材料层105的被刻蚀速率，使得所述图形密集区II中的初始隔离层108的顶部与所述图形稀疏区I中的所述初始隔离层108的顶部的距离缩小，进而降低了所述图形密集区II的隔离层107顶部和图形稀疏区I的所述隔离层107的顶部的距离，有利于提高半导体结构器件性能的均一性，优化了半导体结构的性能。
具体的，本实施例中，采用湿法刻蚀工艺对所述隔离材料层105进行第一刻蚀，形成初始隔离层108(如图9所示)。
本实施例中，湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
本实施例中，所述隔离材料层105的材料为氧化硅，相应的，所述第一刻蚀中的刻蚀溶液包括氟化氢溶液。
需要说明的是，所述氟化氢溶液的浓度不宜过高也不宜过低。若所述氟化氢溶液的浓度过高，易导致所述隔离材料层105的被刻蚀速率过快，容易增加工艺风险，降低工艺稳定性。若所述氟化氢溶液的浓度过低，易导致所述隔离材料层105的被刻蚀速率过慢，所需工艺时间过长，工艺风险较大。本实施例中，刻蚀溶液中氟化氢和水的体积比值为100至200。
需要说明的是，所述氟化氢溶液的流量不宜过大，也不宜过小。若所述氟化氢溶液的流量过大，容易增加工艺风险、降低工艺稳定性，所述氟化氢溶液易刻蚀厚度较大的隔离材料层105，使得形成的初始隔离层108表面的凹陷问题较严重。若所述氟化氢溶液的流量过小，易导致氟化氢溶液刻蚀所述隔离材料层105产生的副产物未及时排除反应腔室，从而所述图形密集区II中的所述隔离材料层105被刻蚀速率不能显著大于所述图形稀疏区I中的所述隔离材料层105的被刻蚀速率，进而导致湿法刻蚀处理不易降低所述图形密集区II的隔离材料层105顶部和图形稀疏区I的所述隔离材料层105顶部的距离，不利于提高半导体结构器件性能的均一性。本实施例中，所述氟化氢溶液的流量为1500sccm至2500sccm。
需要说明的是，进行所述第一刻蚀的过程中，所述图形密集区II中初始隔离层108顶部和图形稀疏区I中初始隔离108顶部的距离不宜过大。若所述距离过大，相应的后续所述图形密集区II中的隔离层的顶部至所述图形稀疏区I中的所述隔离层107的顶部的距离过大，不利于提高半导体结构器件性能的均一性。本实施例中，进行所述第一刻蚀的过程中，所述图形稀疏区I中的所述初始隔离层108顶部至所述图形密集区II中的所述初始隔离层108顶部的距离小于1纳米。
需要说明的是，采用湿法刻蚀工艺对所述隔离材料层105进行第一刻蚀的过程中，去除所述衬垫氧化层104。
去除所述衬垫氧化层104，为后续形成横跨所述鳍部101的栅极结构做准备。
本实施例中，所述刻蚀处理的步骤还包括：在所述第一刻蚀之后，采用各向同性干法刻蚀工艺对初始隔离层108进行第二刻蚀。
具体的，采用Certas刻蚀工艺对所述初始隔离层进行所述第二刻蚀。Certas工艺是一种与原子层刻蚀(ALE)工艺相类似的刻蚀工艺，采用Certas工艺有利于降低形成的所述隔离层107顶部发生凹陷(dishing)问题的概率，且能够提高刻蚀的均匀性，使隔离层107的高度一致性较高。其他实施例中，所述各向同性干法刻蚀工艺还包括Siconi蚀刻工艺。
本实施例中，Certas刻蚀工艺采用的刻蚀气体为氟化氢。所述氟化氢为半导体领域中用于刻蚀氧化硅材料的常用气体，通过采用氟化氢能够提高刻蚀工艺兼容性。
具体地，向反应腔室内通入氟化氢和NH3气体，进行所述刻蚀。其中，NH3气体用于作为反应的催化剂，能够提高刻蚀速率，进而提高了生产制造效率。
所述半导体结构的形成方法还包括：在形成隔离层107后，采用去离子水对所述隔离层107和鳍部101进行清洗处理。
Certas刻蚀工艺中会产生氨类化合物附着在所述鳍部101表面，所述氨类化合物和空气、以及水接触会生成对鳍部101材料有腐蚀作用的碱性物质，通过所述去离子水清洗处理，从而清洗掉所述氨类化合物，避免对鳍部101产生损伤，进而避免对半导体结构的电学性能产生不良影响。
相应的，继续参考图10，本发明还提供一种采用前述形成方法所形成的晶体管。
所述晶体管包括：衬底100，所述衬底100包括图形稀疏区I和图形密集区II；鳍部101，位于所述衬底100上，且图形密集区II中的所述鳍部101的数量多于所述图形稀疏区I中的所述鳍部101的数量；隔离层107，位于所述鳍部101之间的衬底100上，所述隔离层107覆盖所述鳍部101的部分侧壁。
本实施例中，所述图形密集区II中隔离层107的顶部与所述图形稀疏区I中的所述隔离层107的顶部的距离较小，有利于提高半导体结构器件性能的均一性，优化了半导体结构的性能。
所述衬底100用于为后续形成半导体结构提供工艺平台。
本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述鳍部101用于后续提供鳍式场效应晶体管的沟道。
本实施例中，所述鳍部101与所述衬底100通过对同一半导体层进行刻蚀所得到。在其他实施例中，所述鳍部也可以是外延生长于所述衬底上的半导体层，从而达到精确控制所述鳍部高度的目的。
因此，本实施例中，所述鳍部101与所述衬底100的材料相同，所述鳍部101的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，隔离层107的材料为氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成所述隔离层107的工艺难度和工艺成本；此外，氧化硅的介电常数较小，还有利于提高后续形成的隔离层用于隔离相邻器件的作用。在其他实施例中，所述隔离层的材料还可以为氮化硅、氮氧化硅等其他绝缘材料。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括图形稀疏区和图形密集区，所述基底包括衬底、多个分立于所述图形稀疏区和图形密集区的所述衬底上的鳍部以及位于所述鳍部上的掩膜层；
在所述鳍部露出的所述衬底上形成隔离材料膜，且所述隔离材料膜覆盖所述掩膜层的顶端；
去除部分厚度的所述隔离材料膜，形成隔离材料层，所述隔离材料层露出部分厚度的所述掩膜层；
形成所述隔离材料层后，去除所述掩膜层；
去除所述掩膜层后，对所述隔离材料层进行刻蚀处理，形成隔离层，所述隔离层露出部分高度的所述鳍部，所述刻蚀处理的步骤包括：采用湿法刻蚀工艺对所述隔离材料层进行第一刻蚀。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀处理的步骤还包括：在所述第一刻蚀之后，采用各向同性干法刻蚀工艺对初始隔离层进行第二刻蚀。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，进行所述第一刻蚀的过程中，所述图形稀疏区中的所述初始隔离层顶部至所述图形密集区中的所述初始隔离层顶部的距离小于1纳米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀处理的步骤还包括：去除所述掩膜层后，在所述第一刻蚀之前，采用各向同性干法刻蚀对所述隔离材料层进行第三刻蚀，去除部分厚度的所述隔离材料层，且剩余的所述隔离材料层的顶部高于所述鳍部的顶部。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一刻蚀的工艺参数包括：刻蚀溶液包括氟化氢溶液；所述氟化氢溶液中，氟化氢和水的体积比值为100至200；刻蚀溶液的流量为1500sccm至2500sccm。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述掩膜层的步骤中，所述图形密集区中的所述隔离材料层的顶部至所述图形稀疏区中的所述隔离材料层的顶部的距离小于6纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述鳍部顶部和所述掩膜层之间还形成有衬垫氧化层；
采用湿法刻蚀工艺对所述隔离材料层进行第一刻蚀的过程中，去除所述衬垫氧化层。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述隔离层后，还包括：采用去离子水对所述隔离层和鳍部进行清洗处理。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离材料层的材料为氧化硅。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成隔离材料层的步骤包括：对所述隔离材料膜进行平坦化处理，直至露出所述图形稀疏区的所述掩膜层的顶部；
在所述平坦化处理后，采用各向同性干法刻蚀工艺去除部分厚度的所述隔离材料膜，形成所述隔离材料层，所述隔离材料层覆盖所述掩膜层的部分侧壁。
11.如权利要求2或4所述的半导体结构的形成方法，其特征在于，所述各向同性干法刻蚀工艺包括：Certas刻蚀工艺或Siconi蚀刻工艺。
12.如权利要求2或4所述的半导体结构的形成方法，其特征在于，所述各向同性干法刻蚀工艺为Certas刻蚀工艺，所述Certas刻蚀工艺的刻蚀气体为氟化氢。
13.一种晶体管，其特征在于，包括采用如权利要求1至12任一项所述方法形成的半导体结构。
CN201911174095.8A 2019-11-26 2019-11-26 半导体结构的形成方法、晶体管 Active CN112864092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911174095.8A CN112864092B (zh) 2019-11-26 2019-11-26 半导体结构的形成方法、晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911174095.8A CN112864092B (zh) 2019-11-26 2019-11-26 半导体结构的形成方法、晶体管

Publications (2)

Publication Number Publication Date
CN112864092A true CN112864092A (zh) 2021-05-28
CN112864092B CN112864092B (zh) 2024-03-08

Family

ID=75985730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911174095.8A Active CN112864092B (zh) 2019-11-26 2019-11-26 半导体结构的形成方法、晶体管

Country Status (1)

Country Link
CN (1) CN112864092B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038755A (zh) * 2021-10-25 2022-02-11 上海华力集成电路制造有限公司 刻蚀方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399461B1 (en) * 2001-01-16 2002-06-04 Promos Technologies, Inc. Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions
US20020168834A1 (en) * 2001-05-11 2002-11-14 Chien-Wei Chen Method for fabricating shallow rench isolation structure
US20030030121A1 (en) * 2001-08-09 2003-02-13 Jin-Hwa Heo Structure of trench isolation and a method of forming the same
US20040262676A1 (en) * 2003-06-30 2004-12-30 Deok-Hyung Lee Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers and devices related thereto
CN109786458A (zh) * 2017-11-13 2019-05-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109841521A (zh) * 2017-11-24 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399461B1 (en) * 2001-01-16 2002-06-04 Promos Technologies, Inc. Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions
US20020168834A1 (en) * 2001-05-11 2002-11-14 Chien-Wei Chen Method for fabricating shallow rench isolation structure
US20030030121A1 (en) * 2001-08-09 2003-02-13 Jin-Hwa Heo Structure of trench isolation and a method of forming the same
US20040262676A1 (en) * 2003-06-30 2004-12-30 Deok-Hyung Lee Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers and devices related thereto
CN109786458A (zh) * 2017-11-13 2019-05-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109841521A (zh) * 2017-11-24 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038755A (zh) * 2021-10-25 2022-02-11 上海华力集成电路制造有限公司 刻蚀方法

Also Published As

Publication number Publication date
CN112864092B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
CN107564848B (zh) 半导体结构及其形成方法
US20100190345A1 (en) Selective Etch-Back Process for Semiconductor Devices
CN104733315B (zh) 半导体结构的形成方法
CN106935635B (zh) 半导体结构的形成方法
CN110690285A (zh) 半导体结构及其形成方法
CN112309978B (zh) 半导体结构的形成方法、晶体管
CN111370488A (zh) 半导体结构及其形成方法
CN104425264B (zh) 半导体结构的形成方法
CN111370370B (zh) 半导体结构及其形成方法
CN110896032B (zh) 半导体结构及其形成方法
CN112864092B (zh) 半导体结构的形成方法、晶体管
CN112447504A (zh) 半导体结构及其形成方法
CN112670179B (zh) 半导体结构及其形成方法
CN111446211B (zh) 半导体结构及其形成方法
CN112397450B (zh) 半导体结构的形成方法
CN112117192B (zh) 半导体结构的形成方法
CN109309088A (zh) 半导体结构及其形成方法
CN112151382A (zh) 半导体结构及其形成方法
CN111863614A (zh) 半导体结构及其形成方法
CN112466751B (zh) 半导体结构及其形成方法
CN112309977A (zh) 半导体结构及其形成方法
CN112786452B (zh) 半导体结构及其形成方法
CN113140458B (zh) 半导体结构的形成方法
US20230361191A1 (en) Semiconductor device and methods of formation
CN111863934B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant