CN112840293B - 嵌入式通用串行总线2中继器 - Google Patents
嵌入式通用串行总线2中继器 Download PDFInfo
- Publication number
- CN112840293B CN112840293B CN201980055643.7A CN201980055643A CN112840293B CN 112840293 B CN112840293 B CN 112840293B CN 201980055643 A CN201980055643 A CN 201980055643A CN 112840293 B CN112840293 B CN 112840293B
- Authority
- CN
- China
- Prior art keywords
- node
- output
- coupled
- signal
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 238000004891 communication Methods 0.000 claims description 34
- 238000001514 detection method Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- 230000007704 transition Effects 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000011664 signaling Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000007667 floating Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 101000941170 Homo sapiens U6 snRNA phosphodiesterase 1 Proteins 0.000 description 1
- 206010027336 Menstruation delayed Diseases 0.000 description 1
- 102100031314 U6 snRNA phosphodiesterase 1 Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/36—Repeater circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Dc Digital Transmission (AREA)
Abstract
本说明书提供了一种电路(200),其包括:静噪检测器(225),其具有耦合到第一节点(260)并且被配置为用浮置中心抽头接收差分信号的正分量的第一输入端、耦合到第二节点(262)并被配置为接收差分信号的负分量的第二输入端,以及耦合到逻辑电路(230)的输出端;第一电阻器(235),其耦合在第一节点与第三节点(268)之间;第二电阻器(240),其耦合在第三节点和第二节点之间;第三电阻器(245),其耦合在第一节点和第四节点(270)之间;第四电阻器(250),其耦合在第四节点和第二节点之间;电容器(255),其耦合在第四节点和接地端子(272)之间;比较器(220),其具有耦合到第三节点的第一输入端、耦合到第五节点(274)的第二输入端以及耦合到逻辑电路的输出端。
Description
发明内容
本说明书提供了一种电路。在一些示例中,该电路包括第一放大器、第二放大器、第三放大器、静噪(squelch)检测器、第一电阻器、第二电阻器、比较器和逻辑电路。第一放大器具有耦合到第一节点的第一输入端、耦合到第二节点的第二输入端、第一输出端,以及第二输出端。第二放大器具有耦合到第一放大器的第一输出端的第一输入端、耦合到第一放大器的第二输出端的第二输入端、第一输出端,以及第二输出端。第三放大器具有耦合到第二放大器的第一输出端的第一输入端、耦合到第二放大器的第二输出端的第二输入端、控制输入端、耦合到第三节点的第一输出端,以及耦合到第四节点的第二输出端。静噪检测器具有耦合到第一节点的第一输入端、耦合到第二节点的第二输入端,以及输出端。第一电阻器耦合在第一节点和第五节点之间。第二电阻器耦合在第五节点和第二节点之间。比较器具有耦合到第五节点的第一输入端、耦合到第六节点的第二输入端,以及输出端。逻辑电路具有耦合到静噪检测器的输出端的第一输入端、耦合到比较器的输出端的第二输入端,以及耦合到第三放大器的控制输入端的输出端。
本说明书的其他方面提供了一种电路。在一些示例中,该电路包括静噪检测器、第一电阻器、第二电阻器、第三电阻器、第四电阻器、第一电容器、比较器和逻辑电路。静噪检测器具有耦合到第一节点的第一输入端、耦合到第二节点的第二输入端,以及输出端,其中第一节点被配置为用浮置(floating)中心抽头接收差分输入信号的正分量,并且其中第二节点被配置为用浮置中心抽头接收差分输入信号的负分量。第一电阻器耦合在第一节点和第三节点之间。第二电阻器耦合在第三节点和第二节点之间。第三电阻器耦合在第一节点和第四节点之间。第四电阻器耦合在第四节点和第二节点之间。第一电容器耦合在第四节点和接地端子之间。比较器具有耦合到第三节点的第一输入端、耦合到第五节点的第二输入端,以及输出端。逻辑电路具有耦合到静噪检测器的输出端的第一输入端、耦合到逻辑电路的输出端的第二输入端,以及输出端。
本说明书的其他方面提供了一种方法。在一些示例中,该方法包括:在电路处经由空闲的差分信号线接收数据,对差分信号线执行静噪检测,通过执行比较对参考电压(VREF)进行参考确定共模电压(Vcm)的值,以及用比较结果验证静噪检测的结果。
附图说明
对于各种示例的详细描述,现在将参考附图,其中:
图1示出了各种示例中的说明性系统的框图;
图2示出了各种示例中的说明性电路的示意图;
图3示出了各种示例中的说明性信号波形的图示;并且
图4示出了各种示例中的说明性方法的流程图。
具体实施方式
通用串行总线(USB)是建立用于互连电缆布线、连接器和通信协议的规范的标准。如本文中所指,USB是指USB规范的任何版本,其包括由USB实施者论坛(USB IF)或替代和/或协助USB IF监督USB规范(无论是现有的还是以后开发的)的作用的任何合适机构认证的任何修正或补充。在至少一个示例中,如本文中所指的USB包括USB 1.0规范、USB 2.0规范、USB 3.0规范、USB 4.0规范或其任何派生形式中的任何一个或多个,诸如上述规范的经修正或“.x”变体。而且,如本文中所指,传统USB是指USB 2.x和/或USB1.x。在一些示例中,嵌入式USB(eUSB)是指eUSB22。尽管本文中参考了eUSB2,但在各种示例中,本说明书的教导还适用于eUSB2的其他版本,这些版本是eUSB2的拓展、替代、派生形式或以其他方式与eUSB2共享一些共同点或相似之处。因此,尽管本文中以示例性方式提及eUSB2,但是在一些示例中,本说明书不限于在eUSB2环境中、在eUSB2环境中或在USB环境中的实施方式。
最初,USB主要旨在实施规范个人计算机与外围设备之间的连接和通信的标准。然而,随着USB标准的采用已扩展并且在支持USB标准的计算设备中的实施方式越来越流行,已做出努力来延伸和扩展USB的适用性。例如,尽管在最初建立个人计算机和外围设备之间的通信规范,但USB已扩展到外围设备之间、个人计算机之间的通信以及其他用例。由于USB的此种广泛实施和使用,正在进一步努力以将USB用作各个子系统或电路(例如,诸如片上系统(SoC))之间的通信协议。此类实施方式有时称为eUSB2。实施eUSB2带来了新的挑战。例如,在电路级,计算设备通常以不同于传统USB的电压电平操作,从而在eUSB2与传统USB系统之间的直接通信之间产生障碍。为了减轻该障碍,eUSB2中继器操作为eUSB2和传统USB系统之间的桥接器或非线性转接驱动器,反之亦然,以在通常约为3.3伏(V)的传统USB信令电压电平和eUSB2信令电压电平之间转变,eUSB2信令电压电平是电路级的(例如适合硅的电压),诸如约1.0V、1.2V或小于3.3V的任何其他合适的值。在一些示例中,信令电压电平根据相应系统的电源电压的值来确定。例如,传统USB系统由3.3V或任何其他合适值的电源电压供电,并且eUSB2系统由1.0V或1.2V或任何其他合适值的电压源供电。
在一些示例中,当eUSB2差分信号线空闲时,允许通过差分信号线中的一条或两条进行单端信令(例如,使得不是通过差分信号线发送一个差分信号,而是通过差分信号线发送两个单端信号)。而且,在一些示例中,单端信令被用于进入或退出差分信令的各种模式。例如,一些eUSB2系统包括低速操作模式和高速操作模式。在一些示例中,当eUSB2系统以高速操作模式操作时,单端逻辑高信号(例如,具有约1V的值的信号)在差分信号线中的每条上传输,以指示退出高速操作模式。在理想条件下,单端逻辑高信号基本上同时在差分信号线中的每条上传输,以防止单端信号出现为差分输入。然而,在实际应用环境中,单端逻辑高信号之间经常存在偏斜(skew),使得至少在一段时间内,在差分信号线中的一条上,单端逻辑高信号有效(asserted)并存在,但在差分信号线中的另一条上,单端逻辑高信号无效(not asserted)并存在。在各种示例中,偏斜是由以下原因引起的:发射器通过差分信号线传输单端逻辑高信号的非理想操作、与差分信号线相关联的各种耦合引入的延迟、差分信号线的传播延迟等。在一些示例中,在单端逻辑高信号存在于差分信号线中的一条上与单端逻辑高信号变得存在于差分信号线中的另一条上之间的时间段内,差分信号线对设备(诸如eUSB2中继器)表现为数据通信的开始(例如,诸如高速分组的开始或分组开始(SOP)指示符),这与退出高速操作模式的预期操作相反。因此,在一些示例中,差分信号线上的单端逻辑高信号之间的偏斜导致接收单端逻辑高信号的设备的错误检测和/或操作。在一些示例中,错误检测(诸如,将偏斜的单端逻辑高信号错误检测为差分信号)导致错误操作(诸如,与未定义的所接收的输入和未知的信号对应的输出可能影响接收输出的下游设备)。
在一些eUSB2中继器实施方式中,时钟数据恢复(CDR)电路或锁相环(PLL)确定由eUSB2中继器接收的信号的时钟定时信息,并且基于该时钟定时信息,eUSB2中继器重建所接收的信号用于后续传输。在一些示例中,对该时钟信息的了解使得能够补偿信号中的偏斜,由此防止或至少部分地减轻了如上所述的设备的错误检测和/或操作。然而,相对于eUSB2中继器的其余部分,就占位面积(例如,部件管芯的物理表面积)而言,CDR电路和PLL两者都是eUSB2中继器的相对大的部件,这增加了制造eUSB2中继器的成本和eUSB2中继器消耗的功率两者。在至少一些方面,eUSB2的实施方式的目标包括在比传统USB更小、更低功率的环境中根据USB规范提供通信,这与CDR电路和PLL两者的尺寸和功率要求相反。因此,在至少一些eUSB2中继器实施方式中,期望准确地检测与差分输入信号(例如,诸如高速SOP指示符)相对的偏斜的单端逻辑高信号的接收,以提供eUSB2中继器的准确操作。
说明书的一些方面提供了一种电路。在一些示例中,该电路适合用于eUSB2和USB接口之间的接合。特别地,在一些示例中,电路是eUSB2到USB中继器。在其他示例中,电路是USB到eUSB2中继器。例如,该电路提供从eUSB2电压电平到USB电压电平和/或从USB电压电平到eUSB2电压电平的电平移位。这样,在一些示例中,电路被视为缓冲器和/或电平移位器。在一些示例中,该电路还提供对USB通信的一个或多个要素的支持,诸如对高速SOP指示符和一对偏斜的单端逻辑高信号两者的准确检测。例如,电路经由静噪检测器检测存在于差分信号线上的电压差(例如,确定存在于差分信号线中的一条上的信号的值与存在于差分信号线中的另一条上的信号的值之间是否存在超过阈值量的差)。在一些示例中,当静噪检测器检测到差分信号线非静噪时(存在于差分信号线中的一条上的信号的值与存在于差分信号线中的另一条上的信号的值之间的差超过阈值),则差分信号线为活动的,并且正在接收数据,并且静噪检测器输出逻辑低信号。当差分信号线是静噪时(存在于差分信号线中的一条上的信号的值与存在于差分信号线中的另一条上的信号的值之间的差不超过阈值),差分信号线为空闲的,并且静噪检测器输出逻辑高信号。因此,对于静噪检测器,当接收到偏斜的单端逻辑高信号时,在接收到单端逻辑高信号中的第一个信号的上升沿转变与接收到单端逻辑高信号中的第二个信号的上升沿转变之间的时间段呈现为接收差分数据的活动差分信号线。
为了防止由于静噪检测器的输出看似指示存在差分输入数据而导致的不准确操作,该电路基于差分信号线的共模电压(Vcm)来验证和/或确认静噪检测器的输出。例如,当Vcm超过阈值时,电路的比较器输出逻辑高信号。当Vcm不超过阈值时,比较器输出逻辑低信号。在一些示例中,阈值是根据不意图被检测为单端逻辑高信号的最高Vcm和在差分信号线上传输的上游设备的最低输出低电压确定的。当静噪检测器输出逻辑低信号并且比较器输出逻辑低信号时,电路诸如通过一个或多个逻辑部件确定正在接收差分输入信号(诸如高速SOP指示符)。当静噪检测器输出逻辑低信号并且比较器输出逻辑高信号时,电路确定静噪检测器的输出是对差分数据输入的错误指示,并且代替地是经由差分信号线接收单端逻辑高信号。当静噪检测器输出逻辑高信号并且比较器输出逻辑低信号时,电路确定该电路未接收数据。当静噪检测器输出逻辑高信号并且比较器输出逻辑高信号时,电路确定正在经由差分信号线接收单端逻辑高信号。在一些示例中,在接收单端信号时,共模比较器也有助于检测不存在高速差分输入信号,在一些示例中,该单端信号会使静噪检测器失效,并易于由于输入信号的Vcm超过静噪检测器的有效共模范围而导致错误检测。
现在转到图1,示出了说明性系统100的框图。在一些示例中,系统100示出了计算设备或计算设备的元件。例如,系统100包括处理器105、eUSB2设备110、eUSB2中继器115和USB设备120。USB设备120是传统USB设备,如本文中其他地方所述。在一些示例中,eUSB2设备110或USB设备120中的一个或两个被实现在系统100的外部,并且被配置为通过适当的接口(例如,诸如适合于分别根据eUSB2或USB协议执行通信的端口和插座)耦合到系统100。在一些示例中,处理器105是SoC。eUSB2设备110是根据用于eUSB2的信号电压电平规范在入口和出口通信方向两者上操作的任何设备。USB设备120是根据用于传统USB的信号电压电平规范在入口和出口通信方向两者上操作的任何设备。例如,在至少一些实施方式中,USB设备120是外围设备,诸如用户输入设备(例如,传感器、扫描仪、成像设备、麦克风等)、输出设备(例如,打印机、扬声器等)、存储设备或适合与处理器105通信的任何其他外围设备、部件或设备。
eUSB2中继器115将处理器105通信地耦合到USB设备120,反之亦然,从而将适合于处理器105的信号转换成适合于USB设备120的信号,反之亦然。例如,在一些实施方式中,处理器105中的信令在约0.8V至约1.4V的范围内执行。类似地,在一些实施方式中,USB设备120中的信令以约3.3V或约5V执行。在一些示例中,eUSB2中继器115操作为位级中继器,其从处理器105或USB设备120中的一个接收信号,并转换信号以供处理器105或USB设备120中的另一个使用(例如,通过基于通信的方向将信号的电压电平向上或向下移位)。在一些示例中,在系统100中传送的数据分组以SOP指示符开始。
在一些示例中,当eUSB2中继器115经由差分eUSB2输入信号线接收到SOP指示符时,eUSB2中继器115的差分eUSB2输入信号通信线从空闲状态转变为活动状态。在其他示例中,当差分eUSB2输入信号线保持在空闲状态时,允许在差分eUSB2输入信号线的每条单独线上进行单端通信。在一些示例中,经由单端通信传送的数据被用于控制eUSB2中继器115的操作。例如,当eUSB2中继器115以高速操作模式进行操作时,经由差分eUSB2输入信号线的每条单独线接收单端逻辑高信号指示和/或命令从高速操作模式退出到低速操作模式。在一些示例中,如上所述,单端逻辑高信号被偏斜,并且对于eUSB2中继器115来说,偏斜的单端逻辑高信号看起来类似于高速数据通信的开始。在一些示例中,这导致eUSB2中继器115不将单端逻辑高信号解释为退出高速操作模式的指令,并且因此使eUSB2中继器115保持在高速操作模式中,并且在一些示例中,错误地激活eUSB2中继器115的接收器和/或发射器,将错误的数据和/或短时脉冲波干扰(glitch)传播到USB设备120。
因此,在一些示例中,eUSB2中继器115包括比较器125,其被配置为确定存在于差分eUSB2输入信号线上的信号是差分信号的分量还是单端通信。在一些示例中,根据存在于差分eUSB2输入信号线上的信号的Vcm进行确定。在一些示例中,比较器125本身不确定存在于差分eUSB2输入信号线上的信号是差分信号的分量还是单端通信。替代地,比较器125将输出信号提供给eUSB2中继器115的另一部件,诸如逻辑电路(未示出),该另一部件基于至少包括比较器125的输出的任何一个或多个信号,确定存在于差分eUSB2输入信号线上的信号是差分信号的分量还是单端通信。
现在转到图2,示出了说明性电路200的示意图。在一些示例中,电路200适合于实现为图1的系统100的eUSB2中继器115。在一些示例中,电路200代表eUSB2中继器,其具有从eUSB2系统接收数据并向传统USB系统提供数据的功能。在一些示例中,电路200包括放大器205、放大器210、放大器215、比较器220、静噪检测器225、逻辑电路230、电阻器235、电阻器240、电阻器245、电阻器250和电容器255。在一些示例中,放大器205被认为是电路200的接收器(RX),放大器210被认为是电路200的前置放大器(Pre-Amp),并且放大器215被认为是电路200的发射器(TX)。在一些示例中,从电路200中省略了放大器210。在一些示例中,电路200明确地不包括CDR电路或PLL。
在电路200的示例架构中,放大器205具有耦合到节点260的正差分输入端和耦合到节点262的负差分输入端。放大器210具有耦合到放大器205的负差分输出端的正差分输入端和耦合到放大器205的负差分输出端的负差分输入端。放大器215具有耦合到放大器210的正差分输出端的正差分输入端、耦合到放大器210的负差分输出端的负差分输入端、耦合到节点264的正差分输出端和耦合到节点266的负差分输出端。比较器220具有耦合到节点268的第一输入端和耦合到节点274的第二输入端。静噪检测器225具有耦合到节点260的第一输入端和耦合到节点262的第二输入端。比较器220的输出端和静噪检测器225的输出端各自耦合到逻辑电路230的相应输入端。逻辑电路230的输出端耦合到放大器215的控制端子。电阻器235耦合在节点260和节点268之间,并且电阻器240耦合在节点268和节点262之间。电阻器245耦合在节点260和节点270之间,并且电阻器250耦合在节点270和节点262之间。电容器255耦合在节点270和接地端子272之间。
在电路200的操作的示例中,在节点260和节点262处接收差分输入信号。例如,在节点260处接收差分输入信号的正分量(eD+),并且在节点262处接收差分输入信号的负分量(eD-)。就这一点而言,在一些示例中,节点260和节点262共同包括电路200的差分eUSB2输入端口和/或差分eUSB2输入信号线。放大器205放大差分输入信号,并且放大器210放大该放大的结果,并且放大器215继而放大该第二放大的结果,以分别在节点264和节点266处提供差分输出信号。在节点264处输出差分输出信号的正分量(D+),并且在节点266处输出差分输出信号的负分量(D-)。就这一点而言,在一些示例中,节点264和节点266共同包括电路200的差分USB输出端口和/或差分USB输出信号线。在一些示例中,放大器215由与放大器205不同的电源供电和/或接收与放大器205不同的电源电压,例如,使得电路200使用双电源在差分eUSB2输入端口和差分USB输出端口之间提供电平移位功能。而且,在一些示例中,放大器215受逻辑电路230的控制。例如,逻辑电路230控制放大器215何时活动以放大由放大器210提供的信号以分别在节点264处和节点266处提供差分输出信号,或控制放大器215何时关闭且不放大由放大器210提供的信号以不分别在节点264处和节点266处提供差分输出信号。
电阻器235、电阻器240、电阻器245和电阻器250中的每个具有近似相同的电阻值,使得它们被平衡并且存在于节点268处的电压近似等于eD+和eD-的Vcm。而且,eUSB2差分信令线的中心抽头是浮置的,这意味着该中心抽头未参考接地电位。因此,节点270处存在的电压大约等于基于Vcm和电容器255的电压(Vc)的Vcm_ref。在一些示例中,电容器255具有约50皮法拉(pF)的电容以创建eD+和eD-之间的浮置中心抽头。
比较器220被配置为将eD+和eD-的Vcm与在节点274处接收的参考电压(VREF)进行比较。在一些示例中,VREF具有根据经由差分eUSB2输入信号线进行的单端信令中用于表示逻辑高信号的值以及用于经由差分eUSB2输入信号线进行的高速差分信令的Vcm的值而确定的值。例如,VREF大于用于经由差分eUSB2输入信号线进行的高速差分信令的Vcm的值,并且小于经由差分eUSB2输入信号线进行的单端信令中用于表示逻辑高信号的值。在一些示例中,VREF的值为约700毫伏(mV)。在其他示例中,VREF的值为约500mV、约400mV或大于高速差分信号Vcm的任何其他合适电压。当Vcm大于VREF时,比较器220输出具有逻辑高值的信号。当Vcm小于VREF时,比较器220输出具有逻辑低值的信号。
在一些示例中,静噪检测器225在eD+和eD-之间的差超过阈值(例如,静噪阈值)时输出逻辑高值信号,并且在eD+和eD-之间的差小于阈值时输出逻辑低值信号。因此,在一些示例中,静噪检测器225的输出指示电路200是否正在接收差分数据。
在一些示例中,静噪检测器225输出错误肯定,例如错误地指示电路200正在接收差分数据。例如,当差分eUSB2输入信号线空闲时,eUSB2规范允许经由承载eD+的入口通信线进行的单端通信和经由承载eD-的入口通信线进行的单端通信。在一些示例中,该单端通信向电路200发信号通知进入或退出的操作模式。例如,当电路200以高速操作模式操作并且在节点260和节点262两者处接收到表示逻辑高值的单端信号时,电路200被控制退出高速操作模式并返回低速操作模式。然而,由于传播延迟、发射器非理想性、噪声、干扰和/或任何其他各种信号延迟源,在各种示例中,单端信号的逻辑高值不同时到达节点260和节点262。在一些示例中,这导致在节点260和节点262处的单端信号偏斜。对于静噪检测器225来说,偏斜的单端信号看起来是差分数据。例如,在一些示例中,不是在节点260和节点262处同时发生向逻辑高值的转变,而是在节点260或节点262中的一个处存在延迟,该延迟创建了偏斜。在该延迟的时间段内,静噪检测器225输出逻辑高信号,其指示正在接收差分输入数据,这是由于节点260和节点262之间存在的差分电压超过静噪阈值。然而,当在节点260和节点262处正在接收单端信号时,因为未接收差分数据,所以差分eUSB2输入信号线仍被认为是空闲的。因此,在节点260处发生到逻辑高值的转变与在节点262处发生到逻辑高值的转变之间的延迟的时间段内,静噪检测器225的输出错误地指示正在接收差分数据。然而,逻辑电路230不从静噪检测器225本身接收到的信号中知道从静噪检测器225接收到的指示的错误性质。
替代地,逻辑电路230也接收比较器220的输出。在一些示例中,比较器220的输出验证静噪检测器225的输出或证明静噪检测器225的输出有误。例如,当在节点260和节点262处正在接收差分数据时,在一些示例中,比较器220输出逻辑低信号(例如,诸如当接收具有约200mV的理想Vcm(其小于VREF)的高速差分数据时)。相反,当在节点260和节点262处未接收差分数据,而是替代地正在接收一个或多个单端信号时,比较器220输出逻辑高信号。例如,在一些示例中,eUSB2系统中的单端逻辑高信号具有约1V的值,从而导致在节点268处的节点260和节点262之间存在的Vcm大于VREF。
当静噪检测器225的输出是逻辑高信号并且比较器220的输出是逻辑低信号时,比较器220的输出验证静噪检测器225的输出(例如,指示Vcm不大于VREF)。然而,当静噪检测器225的输出是逻辑高信号并且比较器220的输出是逻辑高信号时,比较器220的输出证明静噪检测器225的输出有误。例如,因为VREF大于差分数据输入的Vcm,并且比较器220的逻辑高输出指示Vcm大于VREF,则Vcm大于差分数据输入的Vcm,并且电路200在节点260和/或节点262处正在接收单端信号。
当静噪检测器225的输出是逻辑低信号并且比较器220的输出是逻辑低信号时,比较器220的输出验证静噪检测器225的输出,或电路200正在接收逻辑低值单端信号。当静噪检测器225的输出是逻辑低信号并且比较器220的输出是逻辑高信号时,比较器220的输出验证静噪检测器225的输出,指示电路200没有接收差分输入,而是电路200正在接收单端信号。
基于比较器220和静噪检测器225的输出,逻辑电路230确定是否正在接收单端信号或是否正在接收差分输入信号。而且,逻辑电路230基于确定是正在接收单端信号还是正在接收差分输入信号来控制放大器215。例如,如上所述,逻辑电路控制放大器215何时活动或控制放大器215何时非活动,使得正在接收单端信号时放大器215保持非活动,并且正在接收差分输入信号时放大器215变为活动。
现在转到图3,示出了说明性信号波形的图示300。在一些示例中,图示300对应于电路200中存在的至少一些信号波形。例如,信号305对应于eD+,信号310对应于eD-,信号315对应于VREF,信号320对应于Vcm,信号325对应于比较器220的输出,信号330对应于静噪检测器225的输出,并且信号335对应于逻辑电路230输出的控制信号,该控制信号用以控制放大器215的启用或禁用(例如,控制电路200是否正在由经由节点264和节点266传输信号)。
如图示300所示,当信号305和信号310均被拉高时,在一些示例中,信号之间存在偏斜,使得在一时间段内,信号305和信号310之间存在非零差分电压。如信号330进一步所示,在一些示例中,该非零差分电压超过了静噪阈值,导致静噪检测器225触发,指示在非零差分电压超过静噪阈值的时间段内正在接收差分信号。在不存在根据本说明书的比较器220和电路200的操作的情况下,在一些示例中,信号335将在与信号330的下降沿基本相同的时间处包括上升沿,并且在与信号330的上升沿基本相同的时间处包括下降沿,从而在信号335中产生正脉冲。信号335中的该脉冲将导致放大器215在脉冲的持续时间期间错误地激活和传输数据。在一些示例中,所传输的数据被称为短时脉冲波干扰,并且在电路200的操作中是不期望的。然而,通过包括根据本说明书的比较器220和电路200的操作,短时脉冲波干扰至少得以减轻(如果没有被防止)。
例如,如信号325所示,当信号320的值超过信号315的值时,在信号325中出现上升沿,并且信号325保持高值,直到信号320的值不再超过信号315的值。当信号325具有高值时,如本文中其他地方所述,逻辑电路230将信号335保持在低值,而与信号330的值无关。以这种方式,可以减轻和/或防止放大器215的传输中的短时脉冲波干扰。
现在转到图4,示出了说明性方法400的流程图。在一些示例中,方法400对应于由系统100和/或电路200的一个或多个部件执行的动作。在一些示例中,方法400是用于控制诸如eUSB2中继器的电路的方法。在一些示例中,由电路实施方法400在准确地确定电路是正在接收差分数据(例如,高速数据,诸如高速SOP指示符)、单端信号还是没有信号方面是有利的,无需使用CDR电路或PLL。
在操作405处,经由空闲的差分信号线接收数据。在一些示例中,空闲的差分信号线被定义为差分信号线的正线和负线两者均被弱地保持为接地电位。在一些示例中,数据是一个或多个单端信号(例如,完全经由差分信号线的一条线传送的信号,而不考虑或参考存在于差分信号线中的另一条线上的信号)。例如,在接收高速分组之间,差分信号线处于空闲状态。在一些示例中,这被称为单端零(single-ended zero)。当数据传输完成时,上游设备通过将差分信号线的正线和负线两者都拉高(例如,标称上,拉高到约1.0V或1.2V)(这在一些示例中称为单端一SE1)来指示退出高速模式。
在操作410处,执行静噪检测。在一些示例中,静噪检测由静噪检测器执行。静噪检测器检测在差分输入信号的一条线上存在的信号与在差分输入信号的另一条线上存在的信号之间的差,并且当该差超过静噪阈值时,将静噪检测结果输出为逻辑低信号以指示差分信号线在承载差分数据。
在操作415处,确定参考VREF的Vcm的值。在一些示例中,由比较器确定参考VREF的Vcm的值。当Vcm超过VREF时,比较器将比较结果输出为逻辑高信号。当Vcm小于Vref时,比较器将比较结果输出为逻辑低信号。在一些示例中,VREF具有根据经由差分信号线进行的单端信令中用于表示逻辑高信号的值和用于经由差分信号线进行的高速差分信令的Vcm的值来确定的值。例如,VREF大于用于经由差分信号线进行的高速差分信令的Vcm的值,并且小于经由差分信号线进行的单端信令中用于表示逻辑高信号的值。
在操作420处,针对比较器的输出(例如,通过比较器执行的比较的结果)来验证静噪检测器的输出。当静噪检测器的输出是逻辑低信号并且比较器的输出是逻辑低信号时,比较器的输出验证静噪检测器的输出(例如,指示Vcm不大于VREF)。然而,当静噪检测器的输出是逻辑低信号并且比较器的输出是逻辑高信号时,比较器的输出证明静噪检测器的输出有误。例如,因为VREF大于差分数据输入的Vcm,并且比较器的逻辑高输出指示Vcm大于VREF,则Vcm大于差分数据输入的Vcm,并且正在接收单端信号。
当静噪检测器的输出是逻辑高信号并且比较器的输出是逻辑低信号时,比较器的输出验证静噪检测器的输出,或者电路正在接收逻辑低值单端信号。当静噪检测器的输出是逻辑高信号并且比较器的输出是逻辑高信号时,比较器的输出验证静噪检测器的输出,指示未接收差分输入,而是正在接收单端信号。
尽管已描述并且用附图标记标出了方法400的操作,但是在各种示例中,方法400包括本文中未记载的附加操作(例如,诸如中间比较、逻辑操作、诸如经由多路复用器的输出选择等),在一些示例中,本文中记载的操作中的任何一个或多个包括一个或多个子操作(例如,诸如中间比较、逻辑操作、诸如经由多路复用器的输出选择等),在一些示例中,本文中记载的操作中的任何一个或多个被省略,和/或在一些示例中,本文中记载的操作中的任何一个或多个以不同于本文中所呈现的顺序执行(例如,以相反的顺序、基本上同时、重叠等),所有这些都旨在落入本说明书的范围内。
在前面的讨论中,术语“包括”和“包含”是开放式的,并且表示“包括但不限于……”。而且,术语“耦合”或“耦接”是指间接或直接的有线或无线连接。“被配置为”执行任务或功能的设备可以在制造商制造时被配置(例如,编程和/或硬连线)为执行该功能,和/或可以在制造后由用户配置(或重新配置)以执行该功能和/或其他附加或可替代功能。可以通过设备的固件和/或软件编程,通过硬件部件的构造和/或布局以及设备的互连,或其组合来进行配置。此外,被称为包括某些部件的电路或设备可以替代地被配置为耦合到那些部件以形成所描述的电路系统或设备。
虽然本文中将某些部件描述为具有特别的处理技术,但是可以将这些部件交换为其他处理技术的部件。除非以其他方式陈述,否则示出为电阻器的部件通常代表串联和/或并联耦合以提供由示出的电阻器表示的阻抗量的任何一个或多个元件。而且,短语“接地电压电势”包括机箱接地、大地接地、浮置接地、虚拟接地、数字接地、公共接地和/或可应用于或适用于本说明书的教导的任何其他形式的接地连接。除非以其他方式陈述,否则在值之前的“约”、“大约”或“基本上”是指所述值的+/-10%。
在权利要求的范围内,在所描述的实施例中可以进行修改,并且其他实施例是可行的。
Claims (20)
1.一种用于静噪检测的电路,其包括:
第一放大器,其具有第一输出端、第二输出端、耦合到第一节点的第一输入端,以及耦合到第二节点的第二输入端;
第二放大器,其具有第一输出端、第二输出端、耦合到所述第一放大器的所述第一输出端的第一输入端,以及耦合到所述第一放大器的所述第二输出端的第二输入端;
第三放大器,其具有控制输入端、耦合到所述第二放大器的所述第一输出端的第一输入端、耦合到所述第二放大器的所述第二输出端的第二输入端、耦合到第三节点的第一输出端,以及耦合到第四节点的第二输出端;
静噪检测器,其具有输出端、耦合到所述第一节点的第一输入端,以及耦合到所述第二节点的第二输入端;
第一电阻器,其耦合在所述第一节点和第五节点之间;
第二电阻器,其耦合在所述第五节点和所述第二节点之间;
比较器,其具有输出端、耦合到所述第五节点的第一输入端,以及耦合到第六节点的第二输入端;以及
逻辑电路,其具有耦合到所述静噪检测器的所述输出端的第一输入端、耦合到所述比较器的所述输出端的第二输入端,以及耦合到所述第三放大器的所述控制输入端的输出端。
2.根据权利要求1所述的电路,还包括:
第三电阻器,其耦合在所述第一节点和第七节点之间;
第四电阻器,其耦合在所述第七节点和所述第二节点之间;以及
电容器,其耦合在所述第七节点和接地端子之间。
3.根据权利要求1所述的电路,其中所述第一节点被配置为耦合到嵌入式通用串行总线USB系统即eUSB2系统的差分信号线的正端子,其中所述第二节点被配置为耦合到所述eUSB2系统的所述差分信号线的负端子,其中所述第三节点被配置为耦合到传统USB系统的差分信号线的正端子,并且其中所述第四节点被配置为耦合到所述传统USB系统的所述差分信号线的负端子。
4.根据权利要求1所述的电路,其中在所述第六节点处接收参考电压VREF,其中VREF的值大于高速差分通信的理想共模电压Vcm,并且小于指示单端信号的逻辑高值的值。
5.根据权利要求4所述的电路,其中所述比较器被配置为将在所述第五节点处存在的信号的值与VREF进行比较,以指示所述电路是否正在接收所述单端信号。
6.根据权利要求4所述的电路,其中接收具有上升沿转变的偏斜的单端信号对,其中所述静噪检测器将所述偏斜的单端信号对识别为高速差分通信,并且其中所述比较器通过确定在所述第五节点处存在的信号的值超过VREF来证明所述静噪检测器有误。
7.根据权利要求4所述的电路,其中接收差分输入信号,其中所述静噪检测器将所述差分输入信号识别为高速差分通信,并且其中所述比较器通过确定在所述第五节点处存在的信号的值不大于VREF来验证所述静噪检测器。
8.一种用于静噪检测的电路,其包括:
静噪检测器,其具有输出端、耦合到第一节点的第一输入端,以及耦合到第二节点的第二输入端,其中所述第一节点被配置为用浮置中心抽头来接收差分输入信号的正分量,并且其中所述第二节点被配置为用所述浮置中心抽头接收所述差分输入信号的负分量;
第一电阻器,其耦合在所述第一节点和第三节点之间;
第二电阻器,其耦合在所述第三节点和所述第二节点之间;
第三电阻器,其耦合在所述第一节点和第四节点之间;
第四电阻器,其耦合在所述第四节点和所述第二节点之间;
第一电容器,其耦合在所述第四节点和接地端子之间;
比较器,其具有输出端、耦合到所述第三节点的第一输入端,以及耦合到第五节点的第二输入端;以及
逻辑电路,其具有输出端、耦合到所述静噪检测器的所述输出端的第一输入端,以及耦合到所述逻辑电路的所述输出端的第二输入端。
9.根据权利要求8所述的电路,其中所述第一节点被配置为耦合到嵌入式通用串行总线USB系统即eUSB2系统的差分信号线的正端子,并且其中所述第二节点被配置为耦合到所述eUSB2系统的所述差分信号线的负端子。
10.根据权利要求8所述的电路,还包括第一放大器,其具有第一输出端、第二输出端、耦合到所述第一节点的第一输入端,以及耦合到所述第二节点的第二输入端。
11. 根据权利要求10所述的电路,还包括:
第二放大器,其具有第一输出端、第二输出端、耦合到所述第一放大器的所述第一输出端的第一输入端,以及耦合到所述第一放大器的所述第二输出端的第二输入端;以及
第三放大器,其具有耦合到所述第二放大器的所述第一输出端的第一输入端、耦合到所述第二放大器的所述第二输出端的第二输入端、耦合到第六节点的第一输出端,以及耦合到第七节点的第二输出端。
12.根据权利要求10所述的电路,其中所述第三节点被配置为耦合到传统通用串行总线系统即传统USB系统的差分信号线的正端子,并且其中所述第四节点被配置为耦合到所述传统USB系统的所述差分信号线的负端子。
13.根据权利要求8所述的电路,其中在所述第五节点处接收参考电压VREF,其中VREF的值大于高速差分通信的理想共模电压Vcm,并且小于指示单端信号的逻辑高值的值。
14.根据权利要求13所述的电路,其中所述比较器被配置为将在所述第五节点处存在的信号的值与VREF进行比较,以指示所述电路是否正在接收所述单端信号。
15.根据权利要求13所述的电路,其中接收具有上升沿转变的偏斜的单端信号对,其中所述静噪检测器将所述偏斜的单端信号对识别为高速差分通信,并且其中所述比较器通过确定在所述第五节点处存在的信号的值超过VREF来证明所述静噪检测器有误。
16.根据权利要求13所述的电路,其中接收差分输入信号,其中所述静噪检测器将所述差分输入信号识别为高速差分通信,并且其中所述比较器通过确定在所述第五节点处存在的信号的值不大于VREF来验证所述静噪检测器。
17.一种用于如权利要求1或8所述的用于静噪检测的电路的方法,其包括:
在电路处经由空闲的差分信号线接收数据;
对所述差分信号线执行静噪检测;
通过执行比较,对参考电压VREF进行参考确定共模电压Vcm的值;以及
用所述比较的结果验证所述静噪检测的结果。
18.根据权利要求17所述的方法,其中VREF的值大于高速差分通信的理想Vcm,并且小于指示单端信号的逻辑高值的值。
19.根据权利要求18所述的方法,还包括接收具有上升沿转变的偏斜的单端信号对,其中所述静噪检测的所述结果将所述偏斜的单端信号对识别为高速差分通信,并且其中所述比较的所述结果通过指示Vcm超过VREF来证明所述静噪检测的所述结果有误。
20.根据权利要求17所述的方法,还包括接收差分输入信号,其中所述静噪检测的所述结果将所述差分输入信号识别为高速差分通信,并且其中所述比较的所述结果通过指示Vcm不大于VREF来验证所述静噪检测的所述结果。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862724888P | 2018-08-30 | 2018-08-30 | |
US62/724,888 | 2018-08-30 | ||
US16/404,494 | 2019-05-06 | ||
US16/404,494 US10762016B2 (en) | 2018-08-30 | 2019-05-06 | Embedded universal serial bus 2 repeater |
PCT/US2019/047877 WO2020046741A1 (en) | 2018-08-30 | 2019-08-23 | Embedded universal serial bus 2 repeater |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112840293A CN112840293A (zh) | 2021-05-25 |
CN112840293B true CN112840293B (zh) | 2024-07-19 |
Family
ID=69642259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980055643.7A Active CN112840293B (zh) | 2018-08-30 | 2019-08-23 | 嵌入式通用串行总线2中继器 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10762016B2 (zh) |
CN (1) | CN112840293B (zh) |
WO (1) | WO2020046741A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220276980A1 (en) * | 2019-10-11 | 2022-09-01 | Sony Semiconductor Solutions Corporation | Transmission device and communication system |
US11378600B2 (en) | 2020-07-20 | 2022-07-05 | Nxp B.V. | Squelch and disconnect detector |
US12056075B2 (en) * | 2020-09-30 | 2024-08-06 | Texas Instruments Incorporated | Repeater with multiplexing circuit for universal asynchronous receiver transmitter (UART) and embedded universal serial bus (eUSB2) |
US11537185B2 (en) * | 2021-05-21 | 2022-12-27 | Diodes Incorporated | Common-mode voltage control for high-speed transceivers |
RU210532U1 (ru) * | 2021-09-02 | 2022-04-19 | Государственное автономное учреждение Калининградской области "Калининградский государственный научно-исследовательский центр информационной и технической безопасности" | Usb-кабель |
US12124390B2 (en) | 2021-10-12 | 2024-10-22 | Texas Instruments Incorporated | Partial bit filter for usb interface |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101931473A (zh) * | 2009-06-26 | 2010-12-29 | 日立乐金资料储存股份有限公司 | 信息检测装置及方法 |
CN101938316A (zh) * | 2009-06-29 | 2011-01-05 | 日立乐金资料储存股份有限公司 | 信息检测装置和方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798250B1 (en) * | 2002-09-04 | 2004-09-28 | Pixim, Inc. | Current sense amplifier circuit |
US7400173B1 (en) | 2003-09-19 | 2008-07-15 | Cypress Semicondductor Corp. | Differential receiver with wide input common mode range and low duty cycle distortion |
US7461192B2 (en) | 2004-12-15 | 2008-12-02 | Rambus Inc. | Interface for bridging out-of-band information and preventing false presence detection of terminating devices |
TWI299616B (en) | 2005-12-16 | 2008-08-01 | Via Tech Inc | Transmitter and transmission circuit |
US7586336B2 (en) * | 2006-01-23 | 2009-09-08 | Seiko Epson Corporation | Method and circuit for squelch detection in serial communications |
US7999595B2 (en) * | 2009-09-16 | 2011-08-16 | Advanced Micro Devices, Inc. | Rectifying and level shifting circuit |
US8538362B2 (en) * | 2010-07-16 | 2013-09-17 | Qualcomm Incorporated | Squelch detection circuit and method |
US8824987B2 (en) * | 2011-07-27 | 2014-09-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Squelch detector circuit and method |
US8654890B2 (en) * | 2011-12-14 | 2014-02-18 | Texas Instruments Incorporated | Adaptive real-time control of de-emphasis level in a USB 3.0 signal conditioner based on incoming signal frequency range |
CN103999419B (zh) | 2011-12-15 | 2017-05-10 | 英特尔公司 | 用于生成脉冲调制信号的低功率发射机 |
US9606955B2 (en) | 2014-02-10 | 2017-03-28 | Intel Corporation | Embedded universal serial bus solutions |
US9727514B2 (en) | 2014-12-09 | 2017-08-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity |
US9836420B2 (en) | 2014-12-09 | 2017-12-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity |
US9843436B2 (en) * | 2015-06-27 | 2017-12-12 | Intel Corporation | Flexible interconnect architecture |
US9360505B1 (en) * | 2015-07-14 | 2016-06-07 | Global Unichip Corporation | Squelch detector |
US9886044B2 (en) * | 2015-08-07 | 2018-02-06 | Mediatek Inc. | Dynamic current sink for stabilizing low dropout linear regulator (LDO) |
US10120436B2 (en) * | 2016-03-23 | 2018-11-06 | Intel Corporation | Apparatuses, systems, and methods for USB high-speed chirp detection |
US20180173666A1 (en) | 2016-12-16 | 2018-06-21 | Intel Corporation | APPARATUSES AND METHODS TO COUPLE AN EMBEDDED UNIVERSAL SERIAL BUS (eUSB) CIRCUIT TO A UNIVERSAL SERIAL BUS (USB) TRANSCEIVER INTERFACE CIRCUIT |
US10425124B1 (en) | 2018-03-14 | 2019-09-24 | Pericom Semiconductor Corporation | Repeaters with fast transitions from low-power standby to low-frequency signal transmission |
US10333473B1 (en) | 2018-04-26 | 2019-06-25 | Synaptics Incorporated | Stabilizing high performance audio amplifiers |
-
2019
- 2019-05-06 US US16/404,494 patent/US10762016B2/en active Active
- 2019-08-23 WO PCT/US2019/047877 patent/WO2020046741A1/en active Application Filing
- 2019-08-23 CN CN201980055643.7A patent/CN112840293B/zh active Active
-
2020
- 2020-07-27 US US16/939,725 patent/US10922255B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101931473A (zh) * | 2009-06-26 | 2010-12-29 | 日立乐金资料储存股份有限公司 | 信息检测装置及方法 |
CN101938316A (zh) * | 2009-06-29 | 2011-01-05 | 日立乐金资料储存股份有限公司 | 信息检测装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
US10922255B2 (en) | 2021-02-16 |
CN112840293A (zh) | 2021-05-25 |
US20200356507A1 (en) | 2020-11-12 |
US10762016B2 (en) | 2020-09-01 |
US20200073839A1 (en) | 2020-03-05 |
WO2020046741A1 (en) | 2020-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112840293B (zh) | 嵌入式通用串行总线2中继器 | |
CN112753027B (zh) | 嵌入式通用串行总线2中继器 | |
US8558577B1 (en) | Systems and methods for bidirectional signal separation | |
US20070030035A1 (en) | Host controller | |
JP3651411B2 (ja) | 信号受信回路、データ転送制御装置及び電子機器 | |
US11133802B2 (en) | Repeater for an open-drain communication system using a current detector and a control logic circuit | |
US10938385B2 (en) | Loss of signal detection circuit | |
CN112789605B (zh) | 嵌入式通用串行总线2中继器 | |
US6653870B2 (en) | Signal detection circuit, data transfer control device and electronic equipment | |
US7281151B2 (en) | Method of stopping data communication of a communication apparatus based on a detection of a power supply voltage drop | |
US7826402B2 (en) | Signal transfer systems and methods | |
US11356236B2 (en) | Bidirectional re-driver for half-duplex interfaces |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |