CN112736025B - Soi hyb边缘硅外延制造方法和终端设备 - Google Patents
Soi hyb边缘硅外延制造方法和终端设备 Download PDFInfo
- Publication number
- CN112736025B CN112736025B CN202011562993.3A CN202011562993A CN112736025B CN 112736025 B CN112736025 B CN 112736025B CN 202011562993 A CN202011562993 A CN 202011562993A CN 112736025 B CN112736025 B CN 112736025B
- Authority
- CN
- China
- Prior art keywords
- soi
- layer
- silicon
- hyb
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 95
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 95
- 239000010703 silicon Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000000407 epitaxy Methods 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000227 grinding Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 i.e. Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种SOI HYB边缘硅外延制造方法，包括：提供一SOI衬底；设置硬掩膜层刻蚀去除部分SOI衬底的BOX层、SOI SI层和OX层露出硅衬底，在露出硅衬底上形成硅外延；执行研磨工艺，使硅外延上表面与硬掩膜层上表面齐平；对硅外延执行刻蚀，使硅外延上表面位于SOI SI层的上表面和下表面之间；去除硬掩膜层、OX层和SIN层，使SOI SI层上表面和硅外延上表面齐平；执行STI trench刻蚀工及后续工艺。本发明能为后续STI trench刻蚀工艺提供平整的平面，彻底消除高度差，能够改善STI浅沟槽刻蚀负载效应以及扩大BARC刻蚀窗口降低刻蚀残留缺陷风险，进而提高产品的良品率。
Description
技术领域
本发明涉及集成电路制造领域，特殊涉及一种SOI HYB边缘硅外延制造方法。本发明还涉及一种用于执行所述SOI HYB边缘硅外延制造方法的终端设备。
背景技术
SOI全称为Silicon-On-Insulator，即绝缘衬底上的硅，该技术是在顶层硅和背衬底之间引入了一层埋氧化层。SOI是硅晶体管结构在绝缘体之上的意思，原理就是在Silicon(硅)晶体管之间，加入绝缘体物质，可使两者之间的寄生电容比原来的少上一倍。材料通过在绝缘体上形成半导体薄膜，SOI材料具有体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。此外，SOI材料还被用来制造MEMS光开关，如利用体微机械加工技术。
如图1所示，左侧为SOI区域右侧为HYB non-SOI区域，外延硅层生长时由于左侧SOI的存在导致边缘交界处硅生成速度较快在边界形成凸起。后续工艺会会在此处刻蚀形成STI沟槽区隔SOI/HYB bulk区域。受silicon凸起的影响在STI刻蚀过程中传导到最后形成沟槽负载效应，如图2所示。并且，在小尺寸HYB区域存在双边界凸起导致中间BARC相对厚度较厚，刻蚀窗口覆盖不足导致图形断线，造成产品良率不足。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种能避免SOI HYB边缘硅外延凸起造成STI刻蚀负载，并扩大BARC刻蚀窗口降低刻蚀残留缺陷的SOI HYB边缘硅外延制造方法和执行所述SOI HYB边缘硅外延制造方法的终端设备。
为解决上述技术问题，本发明提供的SOI HYB边缘硅外延制造方法，包括以下步骤：
S1，提供一SOI衬底；
S2，设置硬掩膜层刻蚀去除部分SOI衬底的BOX层、SOI SI层和OX层露出硅衬底，在露出硅衬底上形成硅外延；
S3，执行研磨工艺，使硅外延上表面与硬掩膜层上表面齐平；
S4，对硅外延执行刻蚀，使硅外延上表面位于SOI SI层的上表面和下表面之间；
S5，去除硬掩膜层、OX层和SIN层，使SOI SI层上表面和硅外延上表面齐平；
S6，执行STI trench刻蚀工及后续工艺。
可选择的，进一步改进所述的SOI HYB边缘硅外延制造方法，实施步骤S3时，以SIN层为硬掩膜层。
可选择的，进一步改进所述的SOI HYB边缘硅外延制造方法，实施步骤S3时，通过CMP工艺使硅外延与SIN层齐平
可选择的，进一步改进所述的SOI HYB边缘硅外延制造方法，实施步骤S4时，通过poly/SIN高选择比干法刻蚀使硅外延上表面位于SOI SI层的上表面和下表面之间。
可选择的，进一步改进所述的SOI HYB边缘硅外延制造方法，实施步骤S4时，通过poly/SIN高选择比湿法刻蚀使硅外延上表面位于SOI SI层的上表面和下表面之间。
可选择的，进一步改进所述的SOI HYB边缘硅外延制造方法，其能用于FDSOIwafer。
可选择的，进一步改进所述的SOI HYB边缘硅外延制造方法，其能用于大于等于130nm、90nm、65nm、55nm、45nm、40nm、32nm、28nm、22nm、20nm和小于等于16nm工艺。
可选择的，进一步改进所述的SOI HYB边缘硅外延制造方法，其能用于半导体逻辑器件、半导体存储器件和半导体射频器件的制造工艺。
本发明提供一种终端设备，其用于执行上述任意一项所述的SOI HYB边缘硅外延制造方法。
为了解决硅外延凸起影响在STI刻蚀过程中传导到最后形成沟槽负载效应，本发明在硅外延生长后加入CMP研磨工艺，以氮化硅掩膜层作为CMP研磨阻挡层和研磨终点探测层，研磨终点停在氮化硅层。再通过poly/SIN高选择比干法或湿法刻蚀调整外延生长硅高度到SOI硅层高度附近。最终在氮化硅掩膜层拔除之后SOI和HYB边缘交界处变得更为平整，为后续STI trench刻蚀工艺提供平整的平面，彻底消除高度差，能够改善STI浅沟槽刻蚀负载效应以及扩大BARC刻蚀窗口降低刻蚀残留缺陷风险，进而提高产品的良品率。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明的流程示意图。
图2是本发明中间结构示意图一。
图3是本发明中间结构示意图二。
图4是本发明中间结构示意图三。
图5是本发明中间结构示意图四。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
在全部附图中，相同的附图标记始终表示相同的元件。如在这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、参数、组件、区域、层和/或部分，但是这些元件、参数、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、参数、组件、区域、层或部分与另一个元件、参数、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、参数、组件、区域、层或部分也可以被称作第二元件、参数、组件、区域、层或部分。
第一实施例；
如图1所示，本发明提供一种SOI HYB边缘硅外延制造方法，包括以下步骤：
S1，提供一SOI衬底；
S2，设置硬掩膜层刻蚀去除部分SOI衬底的BOX层、SOI SI层和OX层露出硅衬底，在露出硅衬底上形成硅外延；
S3，执行研磨工艺，使硅外延上表面与硬掩膜层上表面齐平；
S4，对硅外延执行刻蚀，使硅外延上表面位于SOI SI层的上表面和下表面之间；
S5，去除硬掩膜层、OX层和SIN层，使SOI SI层上表面和硅外延上表面齐平；
S6，执行STI trench刻蚀工及后续工艺。
第二实施例；
继续参考图1所示，本发明提供一种SOI HYB边缘硅外延制造方法，包括以下步骤：
S1，提供一SOI衬底；
S2，设置硬掩膜层刻蚀去除部分SOI衬底的BOX层、SOI SI层和OX层露出硅衬底，在露出硅衬底上形成硅外延；
S3，以SIN层为硬掩膜层执行CMP研磨工艺，使硅外延上表面与SIN层上表面齐平；
S4，对硅外延执行刻蚀，通过poly/SIN高选择比干法刻蚀使硅外延上表面位于SOISI层的上表面和下表面之间。
S5，去除硬掩膜层、OX层和SIN层，使SOI SI层上表面和硅外延上表面齐平；
S6，执行STI trench刻蚀工及后续工艺。
第三实施例；
继续参考图1所示，本发明提供一种SOI HYB边缘硅外延制造方法，包括以下步骤：
S1，提供一SOI衬底；
S2，如图2所示，设置硬掩膜层刻蚀去除部分SOI衬底的BOX层、SOI SI层和OX层露出硅衬底，在露出硅衬底上形成硅外延；
S3，如图3所示，以SIN层为硬掩膜层执行CMP研磨工艺，使硅外延上表面与SIN层上表面齐平；
S4，如图4所示，对硅外延执行刻蚀，通过poly/SIN高选择比干法刻蚀使硅外延上表面位于SOI SI层的上表面和下表面之间；
S5，如图5所示，去除硬掩膜层、OX层和SIN层，使SOI SI层上表面和硅外延上表面齐平；
S6，执行STI trench刻蚀工及后续工艺。
上述第一～第四实施例任意一项所述的SOI HYB边缘硅外延制造方法，其能用于FDSOI wafer。
第四实施例；
本发明提供一种终端设备，例如半导体生产机台，其用于执行上述第一～第三实施例任意一项所述的SOI HYB边缘硅外延制造方法。
上述第一～第四实施例任意一项所述的SOI HYB边缘硅外延制造方法，其能用于大于等于130nm、90nm、65nm、55nm、45nm、40nm、32nm、28nm、22nm、20nm和小于等于16nm工艺。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种SOI HYB边缘硅外延制造方法，其特征在于，包括以下步骤：
S1，提供一SOI衬底；
S2，设置硬掩膜层刻蚀去除部分SOI衬底的BOX层、SOI SI层和OX层露出硅衬底，在露出硅衬底上形成硅外延；
S3，执行研磨工艺，使硅外延上表面与硬掩膜层上表面齐平；
S4，对硅外延执行刻蚀，使硅外延上表面位于SOI SI层的上表面和下表面之间；
S5，去除硬掩膜层、OX层和SIN层，使SOI SI层上表面和硅外延上表面齐平；
S6，执行STI trench刻蚀工及后续工艺。
2.如权利要求1所述的SOI HYB边缘硅外延制造方法，其特征在于：实施步骤S3时，以SIN层为硬掩膜层。
3.如权利要求2所述的SOI HYB边缘硅外延制造方法，其特征在于：实施步骤S3时，通过CMP工艺使硅外延与SIN层齐平。
4.如权利要求1所述的SOI HYB边缘硅外延制造方法，其特征在于：实施步骤S4时，通过poly/SIN高选择比干法刻蚀使硅外延上表面位于SOISI层的上表面和下表面之间。
5.如权利要求1所述的SOI HYB边缘硅外延制造方法，其特征在于：实施步骤S4时，通过poly/SIN高选择比湿法刻蚀使硅外延上表面位于SOISI层的上表面和下表面之间。
6.如权利要求1-5任意一项所述的SOI HYB边缘硅外延制造方法，其特征在于：其能用于FDSOI wafer。
7.如权利要求1-5任意一项所述的SOI HYB边缘硅外延制造方法，其特征在于：其能用于大于等于130nm、90nm、65nm、55nm、45nm、40nm、32nm、28nm、22nm、20nm和小于等于16nm工艺。
8.如权利要求1-5任意一项所述的SOI HYB边缘硅外延制造方法，其特征在于：其能用于半导体逻辑器件、半导体存储器件和半导体射频器件的制造工艺。
9.一种终端设备，其特征在于：其用于执行权利要求1-5任意一项所述的SOI HYB边缘硅外延制造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011562993.3A CN112736025B (zh) | 2020-12-25 | 2020-12-25 | Soi hyb边缘硅外延制造方法和终端设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011562993.3A CN112736025B (zh) | 2020-12-25 | 2020-12-25 | Soi hyb边缘硅外延制造方法和终端设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112736025A CN112736025A (zh) | 2021-04-30 |
| CN112736025B true CN112736025B (zh) | 2024-04-30 |
Family
ID=75616170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011562993.3A Active CN112736025B (zh) | 2020-12-25 | 2020-12-25 | Soi hyb边缘硅外延制造方法和终端设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112736025B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041381A (ja) * | 1996-07-22 | 1998-02-13 | Sharp Corp | 半導体装置の製造方法 |
| JP2000306994A (ja) * | 1999-04-26 | 2000-11-02 | Oki Electric Ind Co Ltd | Ｓｏｉ構造の半導体装置及びその製造方法 |
| KR20010003210A (ko) * | 1999-06-22 | 2001-01-15 | 김영환 | 에스오아이 웨이퍼의 제조방법 |
| CN102437129A (zh) * | 2011-08-29 | 2012-05-02 | 上海华力微电子有限公司 | 一种局部化soi和goi器件结构及其工艺集成方法 |
| CN103000519A (zh) * | 2011-09-09 | 2013-03-27 | 上海华虹Nec电子有限公司 | 去除超级结高压器件外延沉积过程中产生的硅脊的方法 |
| CN103794542A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体衬底的形成方法 |
| CN105448845A (zh) * | 2015-12-17 | 2016-03-30 | 中航（重庆）微电子有限公司 | 三层混合晶向绝缘体上半导体结构及其制作方法 |
| US10062712B1 (en) * | 2017-07-26 | 2018-08-28 | Newport Fab, Llc | Method to fabricate both FD-SOI and PD-SOI devices within a single integrated circuit |
| DE102018125373A1 (de) * | 2017-11-22 | 2019-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zur Bildung eines SOI-Substrats |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6949420B1 (en) * | 2004-03-12 | 2005-09-27 | Sony Corporation | Silicon-on-insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same |
-
2020
- 2020-12-25 CN CN202011562993.3A patent/CN112736025B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041381A (ja) * | 1996-07-22 | 1998-02-13 | Sharp Corp | 半導体装置の製造方法 |
| JP2000306994A (ja) * | 1999-04-26 | 2000-11-02 | Oki Electric Ind Co Ltd | Ｓｏｉ構造の半導体装置及びその製造方法 |
| KR20010003210A (ko) * | 1999-06-22 | 2001-01-15 | 김영환 | 에스오아이 웨이퍼의 제조방법 |
| CN102437129A (zh) * | 2011-08-29 | 2012-05-02 | 上海华力微电子有限公司 | 一种局部化soi和goi器件结构及其工艺集成方法 |
| CN103000519A (zh) * | 2011-09-09 | 2013-03-27 | 上海华虹Nec电子有限公司 | 去除超级结高压器件外延沉积过程中产生的硅脊的方法 |
| CN103794542A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体衬底的形成方法 |
| CN105448845A (zh) * | 2015-12-17 | 2016-03-30 | 中航（重庆）微电子有限公司 | 三层混合晶向绝缘体上半导体结构及其制作方法 |
| US10062712B1 (en) * | 2017-07-26 | 2018-08-28 | Newport Fab, Llc | Method to fabricate both FD-SOI and PD-SOI devices within a single integrated circuit |
| DE102018125373A1 (de) * | 2017-11-22 | 2019-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zur Bildung eines SOI-Substrats |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112736025A (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7427552B2 (en) | Method for fabricating isolation structures for flash memory semiconductor devices | |
| US7394131B2 (en) | STI formation in semiconductor device including SOI and bulk silicon regions | |
| US8936995B2 (en) | Methods of fabricating isolation regions of semiconductor devices and structures thereof | |
| US7119403B2 (en) | High performance strained CMOS devices | |
| US7687862B2 (en) | Semiconductor devices with active regions of different heights | |
| US8524587B2 (en) | Non-uniformity reduction in semiconductor planarization | |
| US7927968B2 (en) | Dual stress STI | |
| US6764908B1 (en) | Narrow width CMOS devices fabricated on strained lattice semiconductor substrates with maximized NMOS and PMOS drive currents | |
| US20030049893A1 (en) | Method for isolating semiconductor devices | |
| CN109119470B (zh) | 边界间隔物结构以及集成 | |
| US8138579B2 (en) | Structures and methods of forming SiGe and SiGeC buried layer for SOI/SiGe technology | |
| US20040113228A1 (en) | Semiconductor device comprising plurality of semiconductor areas having the same top surface and different film thicknesses and manufacturing method for the same | |
| CN112736025B (zh) | Soi hyb边缘硅外延制造方法和终端设备 | |
| CN109950207B (zh) | 栅极的制造方法 | |
| US8963280B1 (en) | Semiconductor devices and methods of manufacture | |
| US8642419B2 (en) | Methods of forming isolation structures for semiconductor devices | |
| US20060255389A1 (en) | Semiconductor device with decoupling capacitor and method of fabricating the same | |
| US20130214392A1 (en) | Methods of forming stepped isolation structures for semiconductor devices using a spacer technique | |
| US8853051B2 (en) | Methods of recessing an active region and STI structures in a common etch process | |
| CN113889433A (zh) | 半导体器件及其制备方法 | |
| KR100968305B1 (ko) | Ｓｏｉ 및 벌크 실리콘 영역을 포함하는 반도체 장치 내의ｓｔｉ 형성 | |
| CN114038790A (zh) | 保护半导体器件沟道的器件制作方法 | |
| CN117059575A (zh) | 改善高压器件隔离效果的方法 | |
| JP2001217307A (ja) | 浅いトレンチ絶縁内にｋの低い材料を有する半導体デバイスおよびその製造方法 | |
| WO2007096581A2 (en) | Radio frequency integrated circuit manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |