[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112420486A - 半导体薄膜的形成方法 - Google Patents

半导体薄膜的形成方法 Download PDF

Info

Publication number
CN112420486A
CN112420486A CN201910777885.9A CN201910777885A CN112420486A CN 112420486 A CN112420486 A CN 112420486A CN 201910777885 A CN201910777885 A CN 201910777885A CN 112420486 A CN112420486 A CN 112420486A
Authority
CN
China
Prior art keywords
precursor gas
substrate
deposition chamber
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910777885.9A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910777885.9A priority Critical patent/CN112420486A/zh
Publication of CN112420486A publication Critical patent/CN112420486A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种半导体薄膜的形成方法，包括：步骤一，提供基底，将所述基底置于沉积腔室中；步骤二，向沉积腔室中通入第一前驱气体，在所述基底的表面形成吸附层，所述通入第一前驱气体的持续时间为第一时间；步骤三，所述步骤二时通入沉积腔室的第一前驱气体在沉积腔室中继续停留第二时间；步骤四，停留第二时间后，排出残留的第一前驱气体；步骤五，向所述沉积腔室中通入第二前驱气体，所述第二前驱气体与吸附层反应，在基底表面形成单层膜层；步骤六，排出残留的第二前驱气体和反应副产物；重复进行步骤二到步骤六，直至在所述基底表面形成薄膜。本发明的方法提高了薄膜的厚度均匀性。

Description

半导体薄膜的形成方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体薄膜的形成方法。
背景技术
采用半导体工艺进行集成电路的制作时需要形成各种材料的薄膜。长期以来，人们发展了多种薄膜制备技术和方法，如真空蒸发沉积、磁控溅射沉积、离子束溅射沉积、金属有机物化学气相沉积(MOCVD)和分子束外延(MBE)等。上述方法各具特色，在一定的范围内得到大量的应用。尽管如此，随着人们对材料尺度进一步减小的需求，传统的薄膜材料制作方法由于其各自的局限性，已经越来越不能满足未来高质量纳米级薄膜材料及器件的制造需要。
原子层沉积(ALD，Atomic layer deposition)是一种新发展起来的高质量薄膜的形成工艺，原子层沉积(ALD，Atomic layer deposition)是通过高精度的在线控制，脉冲交替地将气相反应物通入反应腔，并在衬底上化学吸附且反应成膜。该工艺由于具有精确的厚度控制、沉积厚度均匀性和一致性等特点，可达到在单原子层水平上完全可控。
但是现有采用原子层沉积工艺形成的薄膜的厚度均匀性仍有待提升。
发明内容
本发明所要解决的技术问题是怎样提升原子层沉积工艺形成的薄膜的厚度均匀性。
本发明提供了一种半导体薄膜的形成方法，包括：
步骤一，提供基底，将所述基底置于沉积腔室中；
步骤二，向沉积腔室中通入第一前驱气体，在所述基底的表面形成吸附层，所述通入第一前驱气体的持续时间为第一时间；
步骤三，所述步骤二时通入沉积腔室的第一前驱气体在沉积腔室中继续停留第二时间；
步骤四，停留第二时间后，排出残留的第一前驱气体；
步骤五，向所述沉积腔室中通入第二前驱气体，所述第二前驱气体与吸附层反应，在基底表面形成单层膜层；
步骤六，排出残留的第二前驱气体和反应副产物；
重复进行步骤二到步骤六，直至在所述基底表面形成薄膜。
可选的，所述通入第二前驱气体的持续时间为第三时间，通入第二前驱气体的同时，施加射频，以电离所述第二前驱气体。
可选的，所述薄膜的材料为氧化硅。
可选的，所述第一前驱气体为硅源气体，所述第二前驱气体为氧源气体。
可选的，所述单层膜层的厚度为0.1nm-0.25nm，所述薄膜的厚度为1-100nm。
可选的，所示硅源气体的流量为0.1-15slm，氧源气体的流量为0.1-15slm，沉积腔室压力为1000mtorr-2000mtorr，温度为20℃～80℃。
可选的，所述硅源气体为SiH3N(C3H7)2、SiH[N(CH3)2]3、HCDS、SiH2(NHtBu)2、SAM-24或H2Si[N(C2H5)2]2；所述氧源气体为O2或O3。
可选的，所述第一时间为0.1S～50S，第二时间为1S～50S。
可选的，所述薄膜的材料为氮化硅、氮化镓或氮化钛。
可选的，所述薄膜材料为氮化硅时，所述第一前驱气体为硅源气体，所述第二前驱气体为氮源气体；所述薄膜材料为氮化镓时，所述第一前驱气体为镓源气体，所述第二前驱气体为氮源气体；所述薄膜材料为氮化钛时，所述第一前驱气体为钛源气体，所述第二前驱气体为氮源气体。
可选的，所述基底表面上具有若干凸起的半导体图形，所述薄膜覆盖所述凸起的半导体图形和基底。
与现有技术相比，本发明技术方案具有以下优点：
本发明的半导体薄膜的形成方法，包括步骤：步骤一，提供基底，将所述基底置于沉积腔室中；步骤二，向沉积腔室中通入第一前驱气体，在所述基底的表面形成吸附层，所述通入第一前驱气体的持续时间为第一时间；步骤三，所述步骤二时通入沉积腔室的第一前驱气体在沉积腔室中继续停留第二时间；步骤四，停留第二时间后，排出残留的第一前驱气体；步骤五，向所述沉积腔室中通入第二前驱气体，所述第二前驱气体与吸附层反应，在基底表面形成单层膜层；步骤六，排出残留的第二前驱气体和反应副产物；重复进行步骤二到步骤六，直至在所述基底表面形成薄膜。进行完步骤二后，进行步骤三，进行步骤三时已停止向沉积腔室中供入第一前驱气体，进行步骤三时，使得步骤二时通入沉积腔室中的第一前驱气体继续在沉积腔室中停留第二时间，增加吸附的时间，以使得剩下的第一前驱气体可以继续吸附在基底表面上，，因而第一前驱气体材料能过饱和的吸附在基底的表面上，从而使得基底表面形成吸附层中的原子间吸附过饱和，形成最密堆叠，后续在排出残留的第一前驱气体后，所述基底上形成的吸附层能均匀致密的吸附在基底表面上，使得吸附层的厚度较为均匀，后续通入第二前驱气体与吸附层反应形成的单层的薄膜的厚度也比较均匀，从而使得后续在所述比较均匀的单层的薄膜上形成每一层单层薄膜的速率能保持一致，使得每一层单层薄膜的厚度均匀性都提高，从而提高了最终形成的薄膜的厚度均匀性。
并且步骤二中，由于通入第一前驱气体的持续时间第一时间较短(一般为零点几秒到几秒)，因而可以减少制程成本(第一时间下第一前驱气体通入量有限)，但是通过步骤三(不通入第一前驱气体，使得步骤二时通入沉积腔室中的第一前驱气体继续在沉积腔室中停留第二时间停留第二时间)可以解决薄膜厚度不均匀的问题，即本发明中通过步骤二和步骤三的结合，在解决薄膜厚度不均匀的问题的同时，能减少制程成本。
进一步，步骤三持续的第二时间为1S～50S，使得第一前驱气体材料能更饱和的吸附在基底表面上形成吸附层。
附图说明
图1为本发明实施例半导体薄膜的形成方法的流程示意图；
图2-9为本发明实施例半导体薄膜的形成过程的结构示意图。
具体实施方式
如背景技术所言，现有采用原子层沉积工艺形成的薄膜的厚度均匀性仍有待提升。
研究发现，现有的原子层沉积工艺形成薄膜的过程包括：在晶圆置于沉积腔室中；向所述沉积腔室中通入第一前驱气体，在所述晶圆表面吸附形成吸附层；排除处理腔室中残留的第一前驱气体；向所述沉积腔室中通入第二前驱气体，所述第二前驱气体与吸附层反应，在所述晶圆表面形成一单层薄膜；排除残留的第二前驱气体和反应副产物；重复前述过程，直至在晶圆表面上形成一定厚度薄膜。
现有通入第一前驱气体维持一定时间段，在该时间段内第一前驱气体一直通入以形成吸附层，停止通入第一前驱气体后，直接排除沉积腔室中残留的第一前驱气体，由于通入第一前驱气体的时间有限，第一前驱气体在沉积腔室中的停留时间有限，使得第一前驱气体材料并不能完全的吸附在晶圆的表面上，因而晶圆表面上不同位置形成的吸附层的厚度存在差异，即形成的吸附层的厚度均匀性较差，因而后续在通入第二前驱气体形成的单层薄膜的厚度均匀性也较差，影响了最终形成的薄膜的厚度均匀性。特别是在晶圆的表面形成有凸起的半导体图形时，形成覆盖所述半导体图形和晶圆的薄膜时，通过前述工艺形成的薄膜的厚度均匀性会更差。
为此，本发明提供了一种半导体薄膜的形成方法，包括步骤：步骤一，提供基底，将所述基底置于沉积腔室中；步骤二，向沉积腔室中通入第一前驱气体，在所述基底的表面形成吸附层，所述通入第一前驱气体的持续时间为第一时间；步骤三，所述步骤二时通入沉积腔室的第一前驱气体在沉积腔室中继续停留第二时间；步骤四，停留第二时间后，排出残留的第一前驱气体；步骤五，向所述沉积腔室中通入第二前驱气体，所述第二前驱气体与吸附层反应，在基底表面形成单层膜层；步骤六，排出残留的第二前驱气体和反应副产物；重复进行步骤二到步骤六，直至在所述基底表面形成薄膜。进行完步骤二后，进行步骤三，进行步骤三时已停止向沉积腔室中供入第一前驱气体，进行步骤三时，使得步骤二时通入沉积腔室中的第一前驱气体继续在沉积腔室中停留第二时间，增加吸附的时间，以使得剩下的第一前驱气体可以继续吸附在基底表面上，因而第一前驱气体材料能过饱和的吸附在基底的表面上，从而使得基底表面形成吸附层中的原子间吸附过饱和，形成最密堆叠，后续在排出残留的第一前驱气体后，所述基底上形成的吸附层能均匀致密的吸附在基底表面上，使得吸附层的厚度较为均匀，后续通入第二前驱气体与吸附层反应形成的单层的薄膜的厚度也比较均匀，从而使得后续在所述比较均匀的单层的薄膜上形成每一层单层薄膜的速率能保持一致，使得每一层单层薄膜的厚度均匀性都提高，从而提高了最终形成的薄膜的厚度均匀性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1为本发明实施例半导体薄膜的形成方法的流程示意图；图2-9为本发明实施例半导体薄膜的形成过程的结构示意图。
参考图1，所述半导体薄膜的形成方法包括步骤：
步骤一，提供基底，将所述基底置于沉积腔室中；
步骤二，向沉积腔室中通入第一前驱气体，在所述基底的表面形成吸附层，所述通入第一前驱气体的持续时间为第一时间；
步骤三，所述步骤二时通入沉积腔室的第一前驱气体在沉积腔室中继续停留第二时间；
步骤四，停留第二时间后，排出残留的第一前驱气体；
步骤五，向所述沉积腔室中通入第二前驱气体，所述第二前驱气体与吸附层反应，在基底表面形成单层膜层；
步骤六，排出残留的第二前驱气体和反应副产物；
重复进行步骤二到步骤六，直至在所述基底表面形成薄膜。
下面结合附图对前述过程进行详细描述。
参考图2，进行步骤一，提供基底201，将所述基底201置于沉积腔室(图中未示出)中。
所述沉积腔室为原子层沉积设备的沉积腔室，在进行后续工艺之前，将基底201传送至所述沉积腔室中。
在一实施例中，所述基底201为半导体衬底，所述半导体衬底的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
在另一实施例中，所述基底201包括半导体衬底和位于半导体衬底上的一层或多层介质层。所述介质层材料可以为氧化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、低K(K小于3)介质材料或超低K(K小于2.5)介质材料。
在另一实施例中，所述基底201表面上具有凸起的半导体图形，所述凸起的半导体图形可以为掩膜图形，后续形成的薄膜覆盖所述半导体图形和基底的表面。
参考图3，进行步骤二，向沉积腔室中通入第一前驱气体21，在所述基底201的表面形成吸附层202，所述通入第一前驱气体21的持续时间为第一时间。
所述第一前驱气体21通入沉积腔室中时，第一前驱气体材料吸附在基底201的表面，形成吸附层202。步骤二中，由于通入第一前驱气体21的持续时间第一时间较短(一般为零点几秒到几秒)，因而形成的吸附层202跟现有技术一样并不能完全的吸附在基底201的表面，基底201上部分位置不会有吸附层材料原子覆盖，吸附层202的厚度不均匀。
所述第一前驱气体21的通入时间呈脉冲分布，请参考图9，进行步骤二时，所述第一前驱气体的通入时间为第一时间t1，即在第一时间t1的持续时间内向沉积腔室中一直通入第一前驱气体，以在基底表面上形成吸附层，第一时间t1后停止向沉积腔室中通入第一前驱气体。在具体的实施例中，所述第一前驱气体通入沉积腔室的时间受控制阀的控制，控制阀打开时，第一前驱气体通入沉积腔室中，控制阀关闭时，停止向沉积腔室中通入第一前驱气体。
继续参考图3，根据形成薄膜材料的不同，所述第一前驱气体21的材料不同。本实施例中，所述形成薄膜的材料为氧化硅。
在一实施例中，所述第一前驱气体为硅源气体，所述硅源气体的流量为0.1-15slm，所述第一时间为0.1S～50S，可以为0.1S-5S，0.1S-10S、，沉积腔室压力为1000mtorr-2000mtorr，温度为20℃～80℃。
在具体的实施例中，所述硅源气体为SiH3N(C3H7)2、SiH[N(CH3)2]3、HCDS、SiH2(NHtBu)2、SAM-24或H2Si[N(C2H5)2]2。
在其他的实施例中，所述薄膜的材料为氮化硅、氮化镓或氮化钛。当所述薄膜材料为氮化硅时，所述第一前驱气体为硅源气体；所述薄膜材料为氮化镓时，所述第一前驱气体为镓源气体；所述薄膜材料为氮化钛时，所述第一前驱气体为钛源气体。
参考图4，进行步骤三，所述步骤二时通入沉积腔室的第一前驱气体在沉积腔室中继续停留第二时间。
进行完步骤二后，进行步骤三，进行步骤三时已停止向沉积腔室中供入第一前驱气体，进行步骤三时，使得步骤二时通入沉积腔室中的第一前驱气体继续在沉积腔室中停留第二时间，增加吸附的时间，以使得剩下的第一前驱气体可以继续吸附在基底201表面上，因而第一前驱气体材料能过饱和的吸附在基底201的表面上，从而使得基底201表面形成的吸附层202中的原子间吸附过饱和，形成最密堆叠，后续在排出残留的第一前驱气体后，所述基底上形成的吸附层202能均匀致密的吸附在基底201表面上，使得吸附层202的厚度较为均匀，后续通入第二前驱气体与吸附层202反应形成的单层的薄膜203(参考图6)的厚度也比较均匀，从而使得后续在所述比较均匀的单层的薄膜203(参考图6)上形成每一层单层薄膜的速率能保持一致，使得每一层单层薄膜的厚度均匀性都提高，从而提高了最终形成的薄膜204(参考图8)的厚度均匀性。并且步骤二中，由于通入第一前驱气体21的持续时间第一时间较短(一般为零点几秒到几秒)，因而可以减少制程成本(第一时间下第一前驱气体通入量有限)，但是通过步骤三(不通入第一前驱气体，使得步骤二时通入沉积腔室中的第一前驱气体继续在沉积腔室中停留第二时间停留第二时间)可以解决薄膜厚度不均匀的问题，即本发明中通过步骤二和步骤三的结合，在解决薄膜厚度不均匀的问题的同时，能减少制程成本。
参考图9，步骤三直接在步骤二后进行，即步骤二在持续第一时间t1后，直接进行步骤三，使所述步骤二时通入沉积腔室的第一前驱气体在沉积腔室中继续停留第二时间t2，步骤三的持续时间为t2。
研究发现，第二时间不能过短，过短的话，吸附未完全，第二时间也不能过长，吸附达到一定时间后，吸附达到过饱和，吸附效果就会大大降低，即使增加时间，吸附层的均匀性也不会有太大改善，且增加了制程的时间。在一实施例中，所述第二时间为1S～50S，使得第一前驱气体材料能更饱和的吸附在基底表面上形成吸附层202(参考图4)。
参考图5，进行步骤四，停留第二时间t2后，排出残留的第一前驱气体。
可以通过与处理腔室连接的泵排除残留的第一前驱气体，所述步骤四的持续时间为t3(参考图9)。
进行步骤四时，可以向沉积腔室中通入N2，或者进行抽气。
参考图6，进行步骤五，向所述沉积腔室中通入第二前驱气体22，所述第二前驱气体22与吸附层202(参考图5)反应，在基底201表面形成单层膜层203。
所述通入第二前驱气体22的持续时间为第三时间t4(参考图9)，通入第二前驱气体的同时，施加射频，施加射频的持续时间也为t4(参考图9)，以电离所述第二前驱气体，形成等离子体，所述等离子体与吸附层202反应，形成单层膜层203。
所述第二前驱气体22的通入通过控制阀控制，控制阀打开时，所述第二前驱气体22通入沉积腔室中，控制阀关闭时，停止向处理腔室中通入第二前驱气体22。第二前驱气体22和第一前驱气体的通入是通过不同的控制阀控制。
本实施例中，所述形成的薄膜的材料为氧化硅，所述第二前驱气体为氧源气体，所述氧源气体被解离为氧等离子体与吸附层反应，形成单层膜层203。
在一实施例中，所述氧源气体的流量为0.1-15slm，沉积腔室压力为1000mtorr-2000mtorr，温度为20℃～80℃，所述氧源气体为O2或O3，所述形成的单层膜层203厚度为1nm-0.25nm。
在其他实施例中，所述薄膜材料为氮化硅时，所述第二前驱气体为氮源气体；所述薄膜材料为氮化镓时，所述第二前驱气体为氮源气体；所述薄膜材料为氮化钛时，所述第二前驱气体为氮源气体。
参考图7，进行步骤六，排出残留的第二前驱气体和反应副产物。
可以通过与处理腔室连接的泵排除残留的第一前驱气体，所述步骤四的持续时间为t5(参考图9)。
从步骤二到步骤6为形成单层膜层203的一个循环，后续通过进行若干次这种循环，最终形成满足厚度要求的薄膜。
参考图8，重复进行步骤二到步骤六，直至在所述基底表面形成薄膜204。
所述步骤二到步骤六的重复次数为10-500次。
本发明中通过前述步骤能形成厚度均匀的薄膜204，特别是在基底的表面具有若干凸起的半导体图形，形成覆盖所述凸起的半导体图形和基底201的薄膜也能具有均匀的厚度。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种半导体薄膜的形成方法，其特征在于，包括：
步骤一，提供基底，将所述基底置于沉积腔室中；
步骤二，向沉积腔室中通入第一前驱气体，在所述基底的表面形成吸附层，所述通入第一前驱气体的持续时间为第一时间；
步骤三，所述步骤二时通入沉积腔室的第一前驱气体在沉积腔室中继续停留第二时间；
步骤四，停留第二时间后，排出残留的第一前驱气体；
步骤五，向所述沉积腔室中通入第二前驱气体，所述第二前驱气体与吸附层反应，在基底表面形成单层膜层；
步骤六，排出残留的第二前驱气体和反应副产物；
重复进行步骤二到步骤六，直至在所述基底表面形成薄膜。
2.如权利要求1所述的半导体薄膜的形成方法，其特征在于，所述通入第二前驱气体的持续时间为第三时间，通入第二前驱气体的同时，施加射频，以电离所述第二前驱气体。
3.如权利要求1或2所述的半导体薄膜的形成方法，其特征在于，所述薄膜的材料为氧化硅。
4.如权利要求3所述的半导体薄膜的形成方法，其特征在于，所述第一前驱气体为硅源气体，所述第二前驱气体为氧源气体。
5.如权利要求4所述的半导体薄膜的形成方法，其特征在于，所述单层膜层的厚度为0.1nm-0.25nm，所述薄膜的厚度为1-100nm。
6.如权利要求4或5所述的半导体薄膜的形成方法，其特征在于，所述硅源气体的流量为0.1-15slm，氧源气体的流量为0.1-15slm，沉积腔室压力为1000mtorr-2000mtorr，温度为20℃～80℃。
7.如权利要求6所述的半导体薄膜的形成方法，其特征在于，所述硅源气体为SiH3N(C3H7)2、SiH[N(CH3)2]3、HCDS、SiH2(NHtBu)2、SAM-24或H2Si[N(C2H5)2]2；所述氧源气体为O2或O3。
8.如权利要求6所述的半导体薄膜的形成方法，其特征在于，所述第一时间为0.1S～50S，第二时间为1S～50S。
9.如权利要求1所述的半导体薄膜的形成方法，其特征在于，所述薄膜的材料为氮化硅、氮化镓或氮化钛。
10.如权利要求9所述的半导体薄膜的形成方法，其特征在于，所述薄膜材料为氮化硅时，所述第一前驱气体为硅源气体，所述第二前驱气体为氮源气体；所述薄膜材料为氮化镓时，所述第一前驱气体为镓源气体，所述第二前驱气体为氮源气体；所述薄膜材料为氮化钛时，所述第一前驱气体为钛源气体，所述第二前驱气体为氮源气体。
11.如权利要求1所述的半导体薄膜的形成方法，其特征在于，所述基底表面上具有若干凸起的半导体图形，所述薄膜覆盖所述凸起的半导体图形和基底。
CN201910777885.9A 2019-08-22 2019-08-22 半导体薄膜的形成方法 Pending CN112420486A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910777885.9A CN112420486A (zh) 2019-08-22 2019-08-22 半导体薄膜的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910777885.9A CN112420486A (zh) 2019-08-22 2019-08-22 半导体薄膜的形成方法

Publications (1)

Publication Number Publication Date
CN112420486A true CN112420486A (zh) 2021-02-26

Family

ID=74780362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910777885.9A Pending CN112420486A (zh) 2019-08-22 2019-08-22 半导体薄膜的形成方法

Country Status (1)

Country Link
CN (1) CN112420486A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228153B (en) * 2001-06-08 2005-02-21 Jusung Eng Co Ltd Method of forming a thin film using atomic layer deposition method
JP2006245089A (ja) * 2005-03-01 2006-09-14 Mitsui Eng & Shipbuild Co Ltd 薄膜形成方法
US20110021033A1 (en) * 2009-07-22 2011-01-27 Tokyo Electron Limited Batch cvd method and apparatus for semiconductor process
CN101974734A (zh) * 2010-11-30 2011-02-16 上海纳米技术及应用国家工程研究中心有限公司 具有多层复合防护膜的基底材料的制备方法
US20120190215A1 (en) * 2010-07-29 2012-07-26 Tokyo Electron Limited Film deposition method and film deposition apparatus
CN105154853A (zh) * 2015-09-11 2015-12-16 兰州空间技术物理研究所 一种在管状基底内表面沉积薄膜的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228153B (en) * 2001-06-08 2005-02-21 Jusung Eng Co Ltd Method of forming a thin film using atomic layer deposition method
JP2006245089A (ja) * 2005-03-01 2006-09-14 Mitsui Eng & Shipbuild Co Ltd 薄膜形成方法
US20110021033A1 (en) * 2009-07-22 2011-01-27 Tokyo Electron Limited Batch cvd method and apparatus for semiconductor process
US20120190215A1 (en) * 2010-07-29 2012-07-26 Tokyo Electron Limited Film deposition method and film deposition apparatus
CN101974734A (zh) * 2010-11-30 2011-02-16 上海纳米技术及应用国家工程研究中心有限公司 具有多层复合防护膜的基底材料的制备方法
CN105154853A (zh) * 2015-09-11 2015-12-16 兰州空间技术物理研究所 一种在管状基底内表面沉积薄膜的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
冯丽萍，刘正堂: "《薄膜技术与应用》", 28 February 2016 *
阮勇，尤政: "《硅MEMS工艺与设备基础》", 31 December 2018 *

Similar Documents

Publication Publication Date Title
TWI781143B (zh) 用於在基板上形成氮化矽膜之方法及相關半導體裝置結構
US11901175B2 (en) Method for selective deposition of silicon nitride layer and structure including selectively-deposited silicon nitride layer
TWI787492B (zh) 使用矽氫鹵化物前驅物沉積SiN的方法
KR102280318B1 (ko) 주기적인 알루미늄 산질화물 퇴적
US20190081072A1 (en) Method of processing a substrate and a device manufactured by using the method
US9947549B1 (en) Cobalt-containing material removal
US11515170B2 (en) 3D NAND etch
US20180358229A1 (en) Diamond-Like Carbon As Mandrel
CN111799167A (zh) 制造半导体装置的方法
TWI794551B (zh) 形成氮化矽膜之方法
CN110678981A (zh) 3d-nand器件中用于字线分离的方法
US20190148144A1 (en) Enhanced selective deposition process
US10964587B2 (en) Atomic layer deposition for low-K trench protection during etch
US20070077356A1 (en) Method for atomic layer deposition of materials using an atmospheric pressure for semiconductor devices
US11830741B2 (en) Method for forming film
CN112420486A (zh) 半导体薄膜的形成方法
TWI689989B (zh) 單層膜介導的精密材料蝕刻
US10340137B2 (en) Monolayer film mediated precision film deposition
US20230143204A1 (en) Plasma Enhanced Film Formation Method
US20220076945A1 (en) Amorphous carbon for gap fill
JP2024541810A (ja) プラズマエンハンスト膜形成方法
CN118382912A (zh) 具有增强选择性的氮化硅沉积
CN117832079A (zh) 膜层沉积方法、半导体结构及其形成方法
CN117418214A (zh) 层沉积方法和层沉积装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210226

RJ01 Rejection of invention patent application after publication