[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112352405B - 基于集成电路的交流耦合拓扑 - Google Patents

基于集成电路的交流耦合拓扑 Download PDF

Info

Publication number
CN112352405B
CN112352405B CN201980042588.8A CN201980042588A CN112352405B CN 112352405 B CN112352405 B CN 112352405B CN 201980042588 A CN201980042588 A CN 201980042588A CN 112352405 B CN112352405 B CN 112352405B
Authority
CN
China
Prior art keywords
impedance
input
path
capacitor
impedance matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980042588.8A
Other languages
English (en)
Other versions
CN112352405A (zh
Inventor
B.阮
S.德阿戈斯蒂诺
T.欧姆里
A.K.弗马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mindspeed Technologies LLC
Original Assignee
Mindspeed Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mindspeed Technologies LLC filed Critical Mindspeed Technologies LLC
Publication of CN112352405A publication Critical patent/CN112352405A/zh
Application granted granted Critical
Publication of CN112352405B publication Critical patent/CN112352405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/564Power control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

一种集成电路中的耦合系统,用于阻隔放大器中的直流成分,而无需高成本的外部耦合电容器。输入接收具有直流分量的输入信号。第一阻抗元件接收输入信号并阻隔DC分量,而第二阻抗元件连接在第一阻抗匹配元件的输出与接地节点之间。第二阻抗元件和第一阻抗元件形成分压器网络。第一和第二阻抗元件是集成元件。直流分量被阻隔后,放大器接收输入信号。第一阻抗元件和第二阻抗元件可以包括与电容器串联的电阻器。在差分对配置中,阻抗匹配元件在第一路径与第二路径之间互连,以使放大器与数据源阻抗匹配。

Description

基于集成电路的交流耦合拓扑
技术领域
本发明涉及交流(AC)耦合拓扑,尤其涉及一种位于集成电路上的交流耦合装置。
背景技术
光通信系统常见于数据中心中,并且用于长距离(long haul)应用,用以在两个位置之间以高数据速率传输数据。光通信系统的基础是要传输的数据,以及将光调制器上的调制信号放大的驱动器放大器。数据源与驱动器之间的接口必须阻隔直流(DC)信号分量以实现优选的操作。这通常是通过使用片外隔直电容器来实现的。
图1A示出了示例性使用环境(即光信号发射器)的框图。这仅是一种可能的使用环境,并且可以预期其他的使用环境也是可能的。如图1A所示,数据源104提供用于通过光纤108进行传输的数据。在一个实施例中,数据源是DSP。为了实现驱动器的偏置,提供了电源电压源112,以将电力输送到系统。电源电压源112可以是包括硬线公用事业供应的电源、供电源、电池或任何其他源的任何电源。电源电压源112向偏置电路(驱动器放大器120的一部分)提供电源电压,偏置电路又向驱动器放大器120提供偏置电压。驱动器放大器120还从数据源104接收要以光学格式传输的数据。驱动器放大器120包括一个或多个放大器,该放大器被配置为将数据放大并调制到适合于驱动光调制器或激光二极管124的电平。响应于来自驱动器、光调制器或激光二极管124的信号而产生光信号128,该光信号128被呈递到光纤电缆108,从而传输到远程位置(诸如数据中心中的另一个设备,或者传输到长距离应用中的远程位置)。操作频率范围可以高达几十千兆赫(例如,50GHz)或更高,并且可以低至100KHz。
图1B示出了数据源104与包括DC隔直电容器的驱动器放大器120之间的接口的框图。在该实施例中,存在四个通道(C1、C2、C3、C4),并且每个通道是包括两个导电路径(即正路径174和负路径176)的差分对170。如图所示,在每个路径中串联有DC隔直电容器182。隔直电容器182的作用是阻隔来自从数据源104传递到驱动器放大器120的信号中的DC分量。此外,电容必须足够大以允许最低的操作频率(例如,各种实施例中可为1MHz或100KHz)而不使其衰减。此外,电容器需要具有低寄生效应,从而不影响高频成分。
由于前述原因,隔直电容器通常在集成电路的外部,从而导致使用表面安装组件。作为现有技术的缺点,隔直电容器尺寸大,这是由于要求隔直电容器阻隔DC信号分量,而低通频率为1MHz的。由于隔直电容器在形成数据源的集成电路的外部,所以隔直电容器在尺寸方面并不期望很大。在一些实施例中,电容器可以与专用于与隔直电容器相关联的通道的集成电路一样大。由于隔直电容器的尺寸,这些组件的占位面积大,而导致在电路板上消耗了宝贵的基板面,这与趋于更小、更紧凑(而非更大)的配置的技术趋势截然相反。
外部隔直电容器的另一个缺点在于:具有良好的频率性能的高保真度的表面安装组件的成本较高。在图1B所示的差分输入和四个通道的情况下,需要八个电容器。这些隔直电容器的示例大小为100纳法拉(nf)电容,每个电容的成本在1到2美元之间,或者对于所有四个通道而言,成本高达16美元。这进一步增加了空间需求且增加了成本,然后成本又转嫁给了消费者和/或降低了利润。另一个缺点是这些电容器还增添了制造成本,并且由于附加组件而增加了故障率。集成电路之外的任何组件都需要转换、连接至组件的传输线以及组装处理,从而导致更多的寄生效应、降低性能,并且增加组装复杂度。
发明内容
为了克服现有技术中的这些缺点并提供附加的益处,公开了一种电容式耦合系统。在一个实施例中,系统被配置为集成电路的一部分,以阻隔来自放大器的DC分量。系统包括输入,该输入被配置为接收输入信号的,使得输入信号具有DC分量。还提供了分压器网络,其具有输入、输出、至少一个电阻器和至少一个电容器。输入被配置为接收具有DC分量的信号,使得分压器网络阻隔DC分量。提供了放大器,其输入连接至分压器网络的输出。
在一种配置中,分压器网络包括第一阻抗元件和第二阻抗元件。这样,第一阻抗元件和第二阻抗元件可以包括与电容器串联的电阻器。在一个实施例中,放大器包括偏置元件,并且该偏置元件被配置为接收没有DC分量的输入信号。偏置元件包括连接至电源电压的第一电阻器和接地的第二电阻器。
电容式耦合系统可以被配置用于差分信号,并且到目前为止所描述的系统与正路径相关联。系统可以进一步包括负路径输入,该负路径输入被配置为接收具有连接有DC分量的负路径信号。系统还包括具有输入和输出的负路径第一阻抗元件。输入被配置为接收具有DC分量的负路径信号,使得负路径第一阻抗元件阻隔DC分量。负路径还包括第二阻抗元件,该第二阻抗元件被配置为连接在负路径第一阻抗匹配元件的输出与接地节点之间。负路径第二阻抗元件在与负路径第一阻抗元件组合时,形成分压器网络。提供阻抗匹配元件,并将其连接在正路径的输入与负路径的输入之间。阻抗匹配元件被配置为将放大器的输入阻抗匹配到数据源。阻抗匹配元件可以由串联连接在正路径的输入与负路径的输入之间的一个或多个电阻器以及接地的电容器形成。
本文还公开了一种电容式耦合系统,其被配置为用于差分对的集成电路的一部分,以将差分输入耦合至放大器。在一实施例中,系统包括正路径和负路径。正路径包括输入,该输入被配置为接收正路径输入信号,使得正路径输入信号具有DC分量。正路径的另一部分是具有输入和输出的第一阻抗元件,该输入被配置为接收正路径输入信号,使得第一阻抗元件阻隔直流分量。正路径的另一部分是第二阻抗元件,该第二阻抗元件被配置为连接在第一阻抗匹配元件的输出与地之间。第二阻抗元件在与第一阻抗元件组合时,形成分压器网络。提供了放大器,该放大器具有连接至正路径第一阻抗元件的输出的输入。负路径包括输入,该输入被配置为接收具有DC分量的负路径输入信号。负路径的另一部分是具有输入和输出的第一阻抗元件。输入被配置为接收负路径输入信号,使得第一阻抗元件阻隔DC分量。还提供了第二阻抗元件,并将其配置为连接在第一阻抗匹配元件的输出与地之间。第二阻抗元件在与第一阻抗元件组合时,形成分压器网络。放大器具有连接至负路径第一阻抗元件的输出的输入。系统的另一部分是连接在正路径输入与负路径输入之间的阻抗匹配元件。阻抗匹配元件被配置为将放大器的输入阻抗匹配到数据源。
在一个实施例中,正路径第一阻抗元件包括至少电阻器和至少一个电容器。可以预期,至少一个电阻器与至少一个电容器是串联的。在一种配置中,正路径第二阻抗元件包括至少电阻器和至少一个电容器。正路径第二阻抗元件中的至少一个电阻器和至少一个电容器可以串联并且连接至接地节点。
可以预期,阻抗匹配元件可以包括至少一个电阻器和至少一个电容器,使得电容器接地。在该实施例中,至少一个电阻器包括串联连接在正路径输入与负路径输入之间的两个电阻器,从而在两个电阻器之间形成中间节点,并且电容器连接至中间节点并接地。
还公开了一种用于将连接至数据源的输入信号耦合至驱动器并阻隔输入信号的DC分量的方法。方法包括从数据源接收输入信号,使得输入信号具有DC分量。方法还将输入信号提供至第一阻抗元件。第一阻抗元件被配置为集成电路的一部分。接下来,用第一阻抗元件阻隔输入信号的DC分量,然后将输出从第一阻抗元件提供至第二阻抗元件。第二阻抗元件被配置为集成电路的一部分。方法还利用第二阻抗元件和第一阻抗元件建立输入阻抗,以生成阻抗匹配信号,然后将阻抗匹配信号提供至驱动器。
在一个实施例中,输入信号是差分信号对,其包括在第一路径上的第一信号和在第二路径上的第二信号,第二路径通常与第一路径相同。第一路径和第二路径各自均具有第一阻抗元件和第二阻抗元件,并且该实施例还包括利用连接在第一路径与第二路径之间的阻抗匹配元件将驱动器的输入阻抗匹配到数据源。
在一种配置中,第一阻抗元件和第二阻抗元件各自均包括至少一个电阻器和至少一个电容器。可以预期,阻抗匹配元件可以包括在第一路径与第二路径之间的互连,互连具有两个或更多个电阻器和电容器,该两个或更多个电阻器是串联的,该电容器将互连的地接地。在一个实施例中,方法不包括利用位于数据源与驱动器之间、在集成电路外部的电容器来阻隔DC分量。方法可以进一步包括利用偏置元件偏置驱动器,使得DC分量被第一阻抗元件与偏置元件阻隔。
通过检查以下附图和详细描述,本发明的其他系统、方法、特征和优点对于本领域技术人员将是显而易见的。旨在将所有这样的附加系统、方法、特征和优点包括在本说明书内、且在本发明的范围内,并且受所附权利要求保护。
附图说明
附图中的组件不一定按比例绘制,而是将重点放在说明本发明的原理上。在附图中,相同的附图标记在不同的视图中指示相对应的部分。
图1A是示出了本文所公开的创新的示例性使用环境的框图。
图1B是示出耦合电容器的框图。
图2A是位于集成电路中用于差分信号的耦合电容器布置的示例实施例的框图。
图2B是位于集成电路中用于单端信号的耦合电容器布置的示例实施例的框图。
图3A是位于集成电路中用于差分信号的耦合电容器布置的电路图。
图3B是位于集成电路中用于单端信号的耦合电容器布置的电路图。
图4示出了信号和回波损耗的信号曲线图。
具体实施方式
图2A示出了避免使用外部隔直电容器的电容器耦合系统的框图。这仅是一种可能的框图配置,并且可以预期的是,在不脱离所要求保护的创新或相对于现有技术的改进范围的情况下,其他元件布置也是可能的。这是差分对配置,因此将详细讨论上部信号路径。下部信号路径通常与上部路径相同且对称。如图所示,两个输入Vin+208A和Vin-208B被示出为接收输入的差分信号。一个或多个阻抗匹配元件212连接至每个输入端子208A、208B。在一个实施例中,这些元件包括一个或多个电阻器和一个或多个电容器。在其他实施例中,可以包括或省略其他元件。阻抗匹配元件212被配置为将驱动器放大器120的输入阻抗匹配到数据源104,从而将信号提供至输入Vin+208A和Vin-208B,以避免反射并使回波损耗最小。在一些实施例中,输入阻抗可以是50欧姆。在Vin+208A处看到的输入阻抗取决于阻抗匹配元件212以及第一阻抗元件216A和第二阻抗元件220A的组合,并且将这三个元件共同被调谐以提供期望的直通响应(through-response)和输入阻抗。
第一阻抗元件216A也连接至输入Vin+208A。第一阻抗元件216A的输出连接至第二阻抗元件220A和偏置元件224。第二阻抗元件220A的相对端子接地。第一阻抗元件216A和第二阻抗元件220A形成阻抗网络,可具体为分压器或电容器分压器。第一阻抗元件216A和第二阻抗元件220A的组合,当这两者如图所示组合时,替代了大的外部隔直电容器(也称为耦合电容器)。由于硅更加经济实惠,因此,将隔直电容器与硅驱动器集成在一起可以降低总成本和尺寸。
提供至输入Vin+的输入信号通过第一电容性元件216A传向第二电容性元件220A。输入信号的一部分通过第二电容性元件220A传至地。电容器216A对输入信号的DC分量表现为开路,从而阻止不想要的DC信号分量到达以及可能扰乱驱动器的放大器部分的偏置元件。电容器分压器网络216A、220A在所有频率上工作。例如,将第一阻抗元件216A定义为Z1,将第二阻抗元件220A定义为Z2,以下等式定义了电容式分压器网络的输出为:Vout=Z2/(Z1+Z2)。当Z1=Z2时,此等式可以简化为:Z2/2Z2,然后可以进一步简化为1/2。本发明的基础是电容式分压器的构思,这种电容式分压器以其理想形式工作在精确地除DC以外的所有频率下。电容式分压器背后的数学计算表明,电容器在整个频率上的阻抗为:Z=-j/[2*π*f*C]。因此,上述示例可以写为:
从最终的等式中可以看出,Vout仅取决于电容的比率,因此与频率无关,这意味着理想情况下,该电路工作在尽可能低的DC(精确地排除未定义的DC)。此外,请注意,电容器的实际大小并不重要,而重要的是电容的比率。例如,如果C1=C2=100nF,则比率变为1/2。但即使C1=C2=1pF,该比率仍将是1/2。两者都能同样好地通过除DC以外的所有频率。因此,对于低于1MHz的操作频率,作为单个元件的外部隔直电容器需要大于100nF,而电容器分压器拓扑结构(作为片上集成比率)则可以以小得多的电容值实现相同的低频性能。实际上,电容器中的寄生效应和电容式分压器输出上的负载限制了电容式分压器工作。然而,现代半导体工艺使该网络能够在1MHz以下工作。
偏置元件224连接至电源电压Vcc和接地端子,以将偏置提供至驱动器的放大器部分230。输入208A、208B上接收的任何DC信号分量会干扰偏置元件输出,反过来也会干扰数据源104。因此,优选地利用AC耦合电容器(也称为DC隔直电容器)来阻隔DC分量。偏置元件224A、224B通常是公知的,因此在此不详细描述。偏置元件224A的输出连接至驱动器120的放大器部分230。放大器部分230将信号放大到适合于驱动诸如激光器或二极管的光学调制器和光学信号发生器的电平。尽管示出为单个放大器,但是可以预期,每个路径(上部路径和下部路径)可以具有分立的放大器。下部路径通常与上部路径相似,因此不再详细描述。
图2B是位于集成电路中用于单端信号的耦合电容器布置的示例实施例的框图。与图2A相比,相似的元件标有相同的附图标记。该实施例是单端配置,因此,提供了单个输入208A。阻抗匹配元件212可以包括有源或无源元件的任何组合,以将驱动器的输入阻抗匹配到数据源。在其他实施例中,其他单端配置也是可能的,这些配置也受益于集成的分压器网络,该分压器网络会阻隔DC信号分量,从而避免使用外部电容器。
图3A示出了图2A的电路图的一个示例实施例。这只是一种可能的电路级配置,并且可以预期,不脱离本发明范围的其他实施例和配置也是可能的。在该实施例中,输入Vin+208A连接至第一阻抗匹配电阻器304和电阻器316A。阻抗匹配电阻器304的相对端子连接至第二阻抗匹配电阻器308和电容器312。第二阻抗匹配电阻器308的相对端子连接至下部信号路径,该下部信号路径通常被配置为与上部信号路径相似或相同。
电阻器316A的相对端子与电容器320A串联连接。电容器320A的相对端子连接至三个不同的电阻器,即,电阻器324A和偏置元件的两个电阻器334A、338A。如图所示,电阻器324A的相对端子连接至电容器328A,该电容器328A又接地。电阻器316A和电容器320A形成DC阻隔的一个阻抗元件,并且电阻器324A和电容器328A形成DC阻隔的第二个阻抗元件。
如图所示,偏置元件的偏置电阻器334A也连接至电源电压节点Vcc,而偏置电阻器338A连接至接地端子。放大器部分230连接至偏置电阻器334A、338A,并且被配置为放大接收到的信号。
电阻器304、308建立低频输入阻抗。电阻器304、308与电阻器316A和324A(以及电阻器316B和324B)一起建立高频输入阻抗。在该实施例中,电阻器316A和电容器320A形成第一电容性元件,并且电阻器324A和电容器328A形成第二电容性元件,并且用作电容器分压器网络,以阻隔DC信号分量,同时还使感兴趣的频带中(诸如1MHz或更低(100KHz)到40至50GHz或更高)的信号通过。
响应于DC或低频信号,电容器320A表现为开路,从而防止DC信号分量到达偏置元件和电容性元件组324A、328A。因此,进入输入208A、208B的低频阻抗由电阻器304、308确定,该电阻器304、308在一个实施例中被配置为100欧姆,而在另一实施例中被配置为50欧姆。响应于高频信号,电容器320A、328A表现为短路,从而将输入信号传递到放大器部分230。在一些实施例中可以出现分压器,而在其他实施例中,输入信号的全部幅值被提供至放大器230。该分压器可以增加线性度,因此在某些实施例中,这是基于该附加灵活性的本发明的另一个优点。电阻器304、308仍作为高频信号的电路的一部分,并且建立了阻抗匹配的一部分。输入支路208A的高频输入阻抗匹配表现为电阻器304并联于电阻器316A与电阻器324A的串联,或为:Z208A=R304||(R316A+R324A)。对于输入208B和电阻308、316B和324B,具有类似的关系,其中Z208B=R308||(R316B+R324B)。此示例的一个特定实施例可以是:如果R304=100Ω、R316A=50Ω、R324A=50Ω,其中Z208A=100Ω||(50Ω+50Ω)=50Ω。
图3B是位于集成电路中用于单端信号的耦合电容器布置的示例实施例的电路级图。与图2A相比,相似的元件标有相同的附图标记。该实施例是单端配置,因此,提供了单个输入208A。阻抗匹配元件312可以包括有源或无源元件的任何组合,以将驱动器的输入阻抗匹配到数据源。在该实施例中,阻抗匹配元件312是电容器。在其他实施例中,其他单端配置也是可能的,这些配置也受益于集成的分压器网络,该分压器网络会阻隔DC信号分量,从而避免使用外部电容器。
图4示出了示出图3A和3B实施例的性能的信号曲线图。在该曲线图中,水平轴404表示频率,垂直轴408表示以dB为单位的电压比率。信号线412表示通过位于集成电路中的耦合电容器的信号。可以看出,电路在低频下具有良好的AC响应,在本实施例中,使低至400kHz(-3dB截止)的信号通过。因此,该创新实现了在感兴趣的频带中通过低频分量,而阻隔在低于感兴趣带的频率处的DC信号分量的目标。因此,系统起到了成功的信号阻隔的作用,该系统使用本文所述的电容式分压器网络,而无需大的外部隔直电容器。信号曲线图416表示图2A和3A中所示的用于差分信号/结构的创新的电容结构的回波损耗和阻抗匹配特征。信号曲线图420表示图2B和3B中所示的单端信号/结构的电容结构的回波损耗和阻抗匹配特征。
低回波损耗是优选的,并且是阻抗匹配质量的指示。可以看出,回波损耗S11在低频时是可接受的,通过了约90%的信号功率并反射了约10%(反射系数S11为-10dB或为输入功率的1/10th),而在较高频时则非常低。因此,从回波损耗的角度来看,这种创新的设计表现良好。
通过检查以下附图和详细描述,本发明的其他系统、方法、特征和优点对于本领域技术人员将是显而易见的。旨在将所有这样的附加系统、方法、特征和优点包括在本说明书内、且在本发明的范围内,并且受所附权利要求书保护。
尽管已经描述了本发明的各种实施例,但是对于本领域的普通技术人员将显而易见的是,在本发明的范围内的更多的实施例和实现方式也是可能的。另外,本文所描述的各种特征、元件和实施例可以要求权利或以任何组合或布置来组合。

Claims (12)

1.一种电容耦合系统,被配置为集成电路的一部分,以阻断来自放大器的DC分量,包括:
输入,被配置为接收输入信号,所述输入信号具有DC分量;
分压器网络,具有输入、输出、至少一个电阻器和至少一个电容器,所述输入被配置为接收具有DC分量的信号,使得分压器网络阻断DC分量;
放大器,具有连接到分压器网络的输出的输入,
其中所述分压器网络包括第一阻抗元件和第二阻抗元件,其中所述第一阻抗元件和所述第二阻抗元件分别包括与第一电容器串联的第一阻抗匹配电阻器和第二阻抗匹配电阻器,所述输入连接到所述第一阻抗匹配电阻器和第一电阻器,所述第一阻抗匹配电阻器的相对端连接到所述第二阻抗匹配电阻器和第一电容器,所述第一电容器的另一端接地,所述第二阻抗匹配电阻器的相对端连接到负路径,第一电阻器的相对端与第二电容器串联,所述第二电容器的相对端连接到所述放大器中的偏置元件。
2.根据权利要求1所述的系统,其中所述放大器包括的偏置元件被配置为接收没有DC分量的输入信号。
3.根据权利要求2所述的系统,其中所述偏置元件包括连接到电源电压的第二电阻器和接地的第三电阻器。
4.根据权利要求1所述的系统,其中所述电容耦合系统被配置为用于差分信号,并且权利要求1所述的系统与正路径相关联,所述系统还包括:
负路径输入,被配置为接收连接有DC分量的负路径信号;
负路径第一阻抗元件,具有输入和输出,所述输入被配置为接收具有DC分量的负路径信号,使得负路径第一阻抗元件阻断DC分量;
负路径第二阻抗元件,被配置为连接在负路径第一阻抗匹配元件的输出和接地节点之间,当与负路径第一阻抗元件结合时,负路径第二阻抗元件形成分压器网络;
阻抗匹配元件,连接在正路径输入和负路径输入之间,所述阻抗匹配元件被配置为将放大器的输入阻抗匹配到数据源。
5.根据权利要求4所述的系统,其中所述阻抗匹配元件包括串联在正路径的输入和负路径的输入之间的一个或多个电阻器,以及接地的电容器。
6.一种电容耦合系统,被配置为用于差分对的集成电路的一部分,以将差分输入耦合到放大器,所述系统包括:
正路径包括:
正路径输入,被配置为接收正路径输入信号,所述正路径输入信号具有DC分量;
正路径第一阻抗元件,具有输入和输出,所述输入被配置为接收正路径输入信号,使得正路径第一阻抗元件阻断DC分量;
正路径第二阻抗元件,被配置为连接在正路径第一阻抗匹配元件的输出和地之间,当与正路径第一阻抗元件结合时,正路径第二阻抗元件形成分压器网络;
放大器,具有连接到正路径第一阻抗元件的输出的输入,
负路径包括:
输入,被配置为接收负路径输入信号,所述负路径输入信号具有DC分量;
负路径第一阻抗元件,具有输入和输出,所述输入被配置为接收负路径输入信号,使得负路径第一阻抗元件阻断DC分量;
负路径第二阻抗元件,被配置为连接在负路径第一阻抗匹配元件的输出和地之间,当与负路径第一阻抗元件结合时,负路径第二阻抗元件形成分压器网络;
所述放大器具有连接到负路径第一阻抗元件的输出的输入;以及
阻抗匹配元件,连接在正路径输入和负路径输入之间,所述阻抗匹配元件被配置为将放大器的输入阻抗匹配到数据源,
其中,所述正路径第一阻抗元件和所述正路径第二阻抗元件分别包括与第一电容器串联的第一阻抗匹配电阻器和第二阻抗匹配电阻器,所述输入连接到所述第一阻抗匹配电阻器和第一电阻器,所述第一阻抗匹配电阻器的相对端连接到所述第二阻抗匹配电阻器和第一电容器,所述第一电容器的另一端接地,所述第二阻抗匹配电阻器的相对端连接到负路径,第一电阻器的相对端与第二电容器串联,所述第二电容器的相对端连接到偏置元件。
7.根据权利要求6所述的系统,其中所述第一阻抗匹配电阻器和第二阻抗匹配电阻器串联连接在正路径输入和负路径输入之间,在两个电阻器之间形成中间节点,并且所述第一电容器连接到中间节点和地。
8.一种用于将连接到数据源的输入信号耦合到驱动器并阻断输入信号的DC分量的方法,包括:
从数据源接收输入信号,所述输入信号具有DC分量;
向第一阻抗元件提供输入信号,所述第一阻抗元件被配置为集成电路的一部分;
用第一阻抗元件阻断输入信号的DC分量;
从第一阻抗元件向第二阻抗元件提供输出,所述第二阻抗元件被配置为集成电路的一部分;
用第二阻抗元件和第一阻抗元件建立输入阻抗,以产生阻抗匹配信号;
向驱动器提供阻抗匹配信号,
其中,所述第一阻抗元件和所述第二阻抗元件分别包括与第一电容器串联的第一阻抗匹配电阻器和第二阻抗匹配电阻器,所述输入连接到所述第一阻抗匹配电阻器和第一电阻器,所述第一阻抗匹配电阻器的相对端连接到所述第二阻抗匹配电阻器和第一电容器,所述第一电容器的另一端接地,所述第二阻抗匹配电阻器的相对端连接到负路径,第一电阻器的相对端与第二电容器串联,所述第二电容器的相对端连接到偏置元件。
9.根据权利要求8所述的方法,其中所述输入信号是差分信号对,包括第一路径上的第一信号和第二路径上的第二信号,所述第二路径通常与所述第一路径相同,所述第一和第二路径各自具有第一阻抗元件和第二阻抗元件,并且还包括利用连接在所述第一路径和所述第二路径之间的阻抗匹配元件将所述驱动器的输入阻抗匹配到数据路线。
10.根据权利要求9所述的方法,其中所述第一阻抗匹配电阻器和第二阻抗匹配电阻器在所述第一路径和所述第二路径之间串联以形成互连,以及所述第一电容器将互连的地接地。
11.根据权利要求8所述的方法,其中,该方法不包括用位于数据线路和驱动器之间,存在于集成电路外部的电容器来阻断DC分量。
12.根据权利要求8所述的方法,还包括用偏置元件偏置驱动器,使得DC分量从偏置元件阻断。
CN201980042588.8A 2018-05-30 2019-05-30 基于集成电路的交流耦合拓扑 Active CN112352405B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862678164P 2018-05-30 2018-05-30
US62/678,164 2018-05-30
PCT/US2019/034730 WO2019232260A1 (en) 2018-05-30 2019-05-30 Integrated circuit based ac coupling topology

Publications (2)

Publication Number Publication Date
CN112352405A CN112352405A (zh) 2021-02-09
CN112352405B true CN112352405B (zh) 2024-10-11

Family

ID=68697685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980042588.8A Active CN112352405B (zh) 2018-05-30 2019-05-30 基于集成电路的交流耦合拓扑

Country Status (5)

Country Link
US (1) US20210211204A1 (zh)
EP (1) EP3804247B1 (zh)
JP (1) JP2021525984A (zh)
CN (1) CN112352405B (zh)
WO (1) WO2019232260A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6941080B2 (en) * 2002-07-15 2005-09-06 Triquint Technology Holding Co. Method and apparatus for directly modulating a laser diode using multi-stage driver circuitry
EP3570374B1 (en) * 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
US8576928B2 (en) * 2009-05-08 2013-11-05 Intersil Americas Inc. Capacitive divider transmission scheme for improved communications isolation
JP2011121545A (ja) * 2009-12-14 2011-06-23 Denso Corp 車載制御装置
US8279019B2 (en) * 2010-05-10 2012-10-02 Mediatek Singapore Pte. Ltd. Millimeter-wave switches and attenuators
US8248164B2 (en) * 2010-09-02 2012-08-21 Fairchild Semiconductor Corporation Integrated circuit single ended-to-differential amplifier
US8461896B2 (en) * 2010-11-29 2013-06-11 Advanced Micro Devices, Inc. Compensating for wander in AC coupling data interface
US8599966B2 (en) * 2011-06-30 2013-12-03 International Business Machines Corporation Coupling system for data receivers
US8760131B2 (en) * 2012-01-06 2014-06-24 Micrel, Inc. High bandwidth PSRR power supply regulator
ITMI20120640A1 (it) * 2012-04-18 2013-10-19 St Microelectronics Srl Amplificatore a trans-impedenza per interfaccia ottico-elettrica ad alta velocità
US9685915B2 (en) * 2012-10-31 2017-06-20 Nxp Usa, Inc. Amplification stage and wideband power amplifier
US9491008B2 (en) * 2014-07-11 2016-11-08 Rambus Inc. On-chip AC coupled receiver with real-time linear baseline-wander compensation
US9602315B2 (en) * 2014-12-12 2017-03-21 Intel Corporation Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction
CN105897208B (zh) * 2016-04-06 2019-10-25 江苏星宇芯联电子科技有限公司 一种高增益自偏置无电感的低噪声放大器

Also Published As

Publication number Publication date
CN112352405A (zh) 2021-02-09
WO2019232260A8 (en) 2021-01-14
US20210211204A1 (en) 2021-07-08
EP3804247A4 (en) 2022-04-20
EP3804247A1 (en) 2021-04-14
JP2021525984A (ja) 2021-09-27
WO2019232260A1 (en) 2019-12-05
EP3804247B1 (en) 2024-08-14

Similar Documents

Publication Publication Date Title
EP1276230B1 (en) Cascode distributed amplifier
US7899409B2 (en) Apparatus for controlling impedance
CN101409695B (zh) 共模干扰信号下无接触传输差动信号的方法及电路装置
JP2008510383A5 (zh)
US10340855B2 (en) Doherty amplifier
WO1991008580A1 (en) Fiber optic transimpedance receiver
KR20140019245A (ko) C-멀티플라이어를 이용한 공통 모드 종단
US12113483B2 (en) DC coupled amplifier having pre-driver and bias control
US11329729B2 (en) Optical receiver circuit, optical receiver, optical terminal device, and optical communication system
CN112352405B (zh) 基于集成电路的交流耦合拓扑
US6769133B1 (en) Termination circuitry for dual forward and reverse test points for amplifiers
CN110943781B (zh) 一种单模光纤和多模光纤的模式转换设备
US12066735B2 (en) Optical modulator module
US6177832B1 (en) High frequency differential to single-ended converter
US20190051783A1 (en) Resonance avalanche photodiodes for dynamic biasing
US10897653B2 (en) Power passing termination tap
US7093276B2 (en) CATV trunk amplifier, upward signal amplifier, and bi-directional CATV system
US20230244094A1 (en) Optical communication device
JP2000124748A (ja) インタフェ―ス装置及び光電子レシ―バ―
US10171112B2 (en) RF multiplexer with integrated directional couplers
JP2000307314A (ja) 電力分配器
US20240114109A1 (en) Cable network device with low loss measurement port
US8207791B2 (en) Amplifier circuit with a first and a second output line
JP2002198855A (ja) 送受信制御回路
GB2613600A (en) Cable network device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant