[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112310164A - 显示装置及制作显示装置的方法 - Google Patents

显示装置及制作显示装置的方法 Download PDF

Info

Publication number
CN112310164A
CN112310164A CN202010732862.9A CN202010732862A CN112310164A CN 112310164 A CN112310164 A CN 112310164A CN 202010732862 A CN202010732862 A CN 202010732862A CN 112310164 A CN112310164 A CN 112310164A
Authority
CN
China
Prior art keywords
layer
gate
disposed
pad
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010732862.9A
Other languages
English (en)
Inventor
金璱基
孙升锡
尹甲洙
李禹根
郑守正
崔升夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112310164A publication Critical patent/CN112310164A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及一种显示装置及制作显示装置的方法，显示装置包括：具有显示区和焊盘区的基板；设置在基板上的栅极导电层，包括栅极导电金属层和栅极覆层，并形成在显示区中的栅极电极和在焊盘区中的被焊盘开口暴露的布线焊盘；设置在栅极导电层上的层间绝缘膜，覆盖栅极电极；在显示区中设置在层间绝缘膜上的数据导电层，包括源极电极和漏极电极；设置在数据导电层上的钝化层，覆盖源极电极和漏极电极；通路层，设置在钝化层上；像素电极，设置在通路层上，通过穿透通路层和钝化层的接触孔连接到源极电极；通路层包括在显示区中与像素电极交叠的第一区域和在显示区中与像素电极不交叠且具有比第一区域的高度小的高度的第二区域。

Description

显示装置及制作显示装置的方法
相关申请的交叉引用
本申请要求于2019年7月29日在韩国知识产权局提交的第10-2019-0091444号韩国专利申请的优先权，上述韩国专利申请的公开内容通过引用全部并入本文。
技术领域
本公开涉及显示装置及制作显示装置的方法。
背景技术
许多电子装置包括用于向观看者显示图像的显示装置，例如电视机(TV)、智能电话、平板个人计算机(PC)、数码相机、笔记本计算机、导航装置等。显示装置可以包括多个像素和用于驱动像素的多个像素电路。像素电路包括形成在绝缘基板上的布线和薄膜晶体管(TFT)。像素电路还可以包括设置在布线的端部处的布线焊盘。外部装置可以安装在布线焊盘上。
显示装置可以通过多个掩模工艺形成。掩模工艺对于图案化布线或绝缘膜会是有用的。然而，随着掩模工艺的数量增加，制造工艺的工艺效率会降低。另外，在掩模工艺中使用的反应性化学物质可能导致其接触的导电层的腐蚀。因此，由于暴露于反应性化学物质的布线焊盘的腐蚀，显示装置的可靠性会降低。
发明内容
本发明构思的示例性实施例提供了一种包括具有高可靠性的布线焊盘的显示装置。
本发明构思的示例性实施例还提供了一种改善工艺效率的制作显示装置的方法。
然而，本发明构思的示例性实施例不限于本文阐述的那些内容。通过参考下面提供的对本发明构思的示例性实施例的详细描述，本发明构思的上面和其他实施例对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本发明构思的示例性实施例，一种显示装置包括：具有显示区和焊盘区的基板；栅极导电层，设置在所述基板上，所述栅极导电层包括栅极导电金属层和设置在所述栅极导电金属层上的栅极覆层，所述栅极导电层形成设置在所述显示区中的栅极电极和设置在所述焊盘区中的布线焊盘；层间绝缘膜，设置在所述栅极导电层上并覆盖所述栅极电极，所述布线焊盘被焊盘开口暴露；数据导电层，在所述显示区中设置在所述层间绝缘膜上，所述数据导电层包括源极电极和漏极电极；钝化层，设置在所述数据导电层上并覆盖所述源极电极和所述漏极电极；通路层，设置在所述钝化层上；以及像素电极，设置在所述通路层上，所述像素电极通过穿透所述通路层和所述钝化层的接触孔连接到所述源极电极；所述通路层包括在所述显示区中与所述像素电极交叠的第一区域和在所述显示区中与所述像素电极不交叠且具有比所述第一区域的高度小的高度的第二区域。
在示例性实施例中，所述焊盘开口由所述层间绝缘膜和所述通路层形成，并且形成所述焊盘开口的内侧壁的所述层间绝缘膜和所述通路层彼此对齐。
在示例性实施例中，所述钝化层不设置在所述焊盘区中。
在示例性实施例中，在所述焊盘区中，所述通路层直接设置在所述层间绝缘膜上。
在示例性实施例中，所述通路层还包括设置在所述焊盘区中的第三区域，并且所述第三区域具有比所述第二区域的高度小的高度。
在示例性实施例中，所述层间绝缘膜包括设置在所述显示区中的第一部分和设置在所述焊盘区中并具有比所述第一部分的厚度小的厚度的第二部分，并且所述第二部分与所述通路层的所述第三区域交叠。
在示例性实施例中，所述焊盘开口由所述层间绝缘膜和所述钝化层形成，并且形成所述焊盘开口的内侧壁的所述层间绝缘膜和所述钝化层彼此对齐。
在示例性实施例中，所述通路层不设置在所述焊盘区中。
在示例性实施例中，所述钝化层包括设置在所述显示区中的第三部分和设置在所述焊盘区中并具有比所述第三部分的厚度小的厚度的第四部分。
在示例性实施例中，所述显示装置还包括设置在所述像素电极上的像素限定膜，其中，所述像素限定膜填充所述通路层的所述第二区域。
在示例性实施例中，所述栅极覆层包括氧化锌铟(ZIO)膜、氧化铟锌(IZO)膜、氧化铟锡(ITO)膜或钛(Ti)/钼(Mo)/氧化铟锡(ITO)膜。
在示例性实施例中，所述栅极导电金属层包括从所述栅极覆层下方与所述栅极覆层接触并包括铜(Cu)的栅极主金属层。
根据本发明构思的示例性实施例，一种制作显示装置的方法包括：形成包括显示区和焊盘区的基板；在所述基板上形成栅极导电层，所述栅极导电层包括栅极导电金属层和沉积在所述栅极导电金属层上的栅极覆层，所述栅极导电层形成设置在所述显示区中的栅极电极和设置在所述焊盘区中的布线焊盘；在所述栅极导电层上形成层间绝缘膜；在所述层间绝缘膜上形成数据导电层，所述数据导电层包括设置在所述显示区中的源极电极和漏极电极；在所述数据导电层上形成钝化层；在所述钝化层上形成通路层，所述通路层包括在所述显示区中与所述源极电极交叠的第一开口和在所述焊盘区中与所述布线焊盘交叠的第二开口；在所述通路层上形成用于形成像素电极的第一材料层，在所述第一材料层上形成第一掩模图案，通过使用所述第一掩模图案来蚀刻所述第一材料层；以及，通过利用所述第一掩模图案的剩余部分来蚀刻与所述布线焊盘交叠的所述层间绝缘膜，暴露所述布线焊盘。
在示例性实施例中，所述利用所述第一掩模图案的所述剩余部分来蚀刻所述层间绝缘膜包括执行“整个表面”蚀刻工艺。
在示例性实施例中，由于所述“整个表面”蚀刻工艺，蚀刻所述通路层的未被所述第一掩模图案覆盖的部分，使得所述通路层被分为与所述像素电极交叠的第一区域和与所述像素电极不交叠且具有比所述第一区域的高度小的高度的第二区域。
在示例性实施例中，形成所述钝化层包括：在所述数据导电层上形成用于形成所述钝化层的第二材料层；在所述第二材料层上形成第二掩模图案，以暴露所述焊盘区和所述第二材料层的与所述源极电极交叠的部分；以及通过使用所述第二掩模图案来蚀刻所述钝化层。
在示例性实施例中，在所述蚀刻所述钝化层期间，蚀刻所述层间绝缘膜的位于所述焊盘区中的部分，使得所述层间绝缘膜分为设置在所述显示区中的第一部分和设置在所述焊盘区中并具有比所述第一部分的厚度小的厚度的第二部分。
在示例性实施例中，所述方法还包括：在所述钝化层的未被蚀刻的部分上形成所述通路层；以及通过执行“整个表面”蚀刻工艺来去除所述钝化层的被所述通路层的所述第二开口暴露的部分。
在示例性实施例中，所述栅极覆层包括氧化锌铟(ZIO)膜、氧化铟锌(IZO)膜、氧化铟锡(ITO)膜或钛(Ti)/钼(Mo)/氧化铟锡(ITO)膜。
在示例性实施例中，所述栅极导电金属层包括从所述栅极覆层下方与所述栅极覆层接触并包括铜(Cu)的栅极主金属层。
根据本发明构思的前述和其他实施例，可以防止形成布线焊盘的导电层与反应性材料直接接触，并且因此可以改善可靠性。
另外，栅极覆层可以用作布线焊盘的接触电极。因此，由于无需附加的掩模工艺用于形成布线焊盘的接触电极，所以可以改善工艺效率。
根据下文的详细描述、附图和权利要求，其他特征和实施例会是显而易见的。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的上面和其他实施例及特征将变得更加显而易见，在附图中：
图1是根据本发明构思的示例性实施例的显示装置的俯视图；
图2是根据本发明构思的示例性实施例的图1的显示装置的截面图；
图3是根据本发明构思的示例性实施例的图1的显示装置的第一显示基板的电路层的布局图；
图4是根据本发明构思的示例性实施例的图1的显示装置的像素的等效电路图；
图5是根据本发明构思的示例性实施例的图1的显示装置的第一显示基板的截面图；
图6至图15是示出根据本发明构思的示例性实施例的制作图5的显示装置的方法的工艺的截面图；
图16是根据本发明构思的另一示例性实施例的显示装置的第一显示基板的截面图；以及
图17至图21是示出根据本发明构思的示例性实施例的制作图16的显示装置的方法的工艺的截面图。
具体实施方式
现在将在下文中参考附图更全面地描述本发明构思，在附图中示出了本发明构思的示例性实施例。然而，本发明构思可以以不同的形式体现，并且不应被解释为限于本文阐述的示例性实施例。
还将理解的是，当层被称为“在”另一层或基板“上”时，该层可以直接在另一层或基板上，或者也可以存在一个或多个中间层。在整个说明书中，相同的附图标记指示相同的组件。
将理解的是，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语可以仅用于将一个元件与另一元件区分开。比如，在不脱离本发明构思的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中将参照附图描述本发明构思的示例性实施例。
图1是根据本发明构思的示例性实施例的显示装置的俯视图。
参照图1，显示装置1可以是提供显示屏幕的任何类型的电子装置。例如，在图1中所示的示例性实施例中，显示装置1被示为是TV。然而，本发明构思的示例性实施例不限于此。例如，在其他示例性实施例中，显示装置1可以是笔记本计算机、监视器、广告牌、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、移动通信终端、电子记事本、电子书阅读器、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、物联网(IoT)装置等。在示例性实施例中，显示装置1可以具有4K或8K等的高清晰度或超高清晰度。
显示装置1可以根据装置的图像生成元件以各种方式进行分类。例如，显示装置1可以是有机发光二极管(OLED)显示装置、无机电致发光(EL)显示装置、量子点发光二极管(QED)显示装置、微米尺度发光二极管(micro-LED)显示装置、等离子体显示面板(PDP)显示装置、场发射显示(FED)装置、阴极电极射线管(CRT)显示装置、液晶显示(LCD)装置或电泳显示(EPD)装置。然而，本发明构思的示例性实施例不限于此。为了便于说明，显示装置1将在下文中被描述为OLED显示装置。然而，在不脱离本发明构思的范围的情况下，显示装置1也可以应用于除了OLED显示装置之外的各种显示装置。
如在图1的示例性实施例中所示，在平面图中(例如，当从第三方向DR3观察时)，显示装置1可以具有矩形形状。然而，在其他示例性实施例中，显示装置1可以具有各种其他形状，例如其他多边形形状、球形形状等。在其中显示装置1为TV的示例性实施例中，显示装置1可以布置为使得相对长边在水平方向上对齐(例如，在第一方向DR1上延伸)并且相对短边在竖直方向上对齐(例如，在第二方向DR2上延伸)。然而，本发明构思的示例性实施例不限于此。例如，显示装置1可以布置为使得其相对长边在竖直方向上对齐(例如，在第二方向DR2上延伸)并且其相对短边在水平方向上对齐(例如，在第一方向DR1上延伸)。可替换地，显示装置1可以可旋转地安装，使得其相对长边可以或者在水平方向上或者在竖直方向上可变地对齐。
显示装置1可以包括显示区DPA和非显示区NDA。显示区DPA可以是在其中显示图像的有效区域。类似于显示装置1，显示区DPA在平面图中可以具有矩形形状。
显示区DPA可以包括多个像素PX。像素PX可以在行方向和列方向上布置。在平面图中(例如，当从第三方向DR3观察时)，像素PX可以具有矩形或正方形形状。然而，本发明构思的示例性实施例不限于此。例如，在另一示例性实施例中，在平面图中(例如，在第三方向DR3上)，像素PX可以具有菱形形状，使得像素PX的每一个的边相对于显示装置1的边是倾斜的(例如，倾斜地延伸)。像素PX可以包括显示不同颜色的多组像素PX。例如，在示例性实施例中，像素PX可以包括为红色像素的第一颜色像素PX、为绿色像素的第二颜色像素PX和为蓝色像素的第三颜色像素PX。然而，本发明构思的示例性实施例不限于此。在示例性实施例中，像素PX可以以条纹或PenTile方式交替地布置。
非显示区NDA可以设置在显示区DPA的周边上。非显示区NDA可以(例如，在第一方向DR1和/或第二方向DR2上)围绕整个显示区DPA或显示区DPA的一部分。显示区DPA可以具有矩形形状，并且非显示区NDA可以设置为(例如，在第一方向DR1和/或第二方向DR2上)相邻于显示区DPA的所有四条边。非显示区NDA可以形成显示装置1的边框。
用于驱动显示区DPA的驱动电路或驱动元件可以设置在非显示区NDA中。例如，在显示装置1的分别与第一相对长边和第二相对长边相邻的第一非显示区NDA和第二非显示区NDA(例如，非显示区的在第二方向DR2上在显示装置1的下边和上边上的部分)中，焊盘单元可以设置在显示装置1的显示基板上。外部装置EXD可以安装在焊盘单元的焊盘电极上。外部装置EXD的示例可以包括连接膜、印刷电路板(PCB)、驱动集成芯片DIC、连接器、布线连接膜等。然而，外部装置EXD的示例不限于此。在示例性实施例中，在与显示装置1的第一相对短边相邻的第三非显示区NDA(例如，非显示区的在第一方向DR1上在显示装置1的左边的部分)中，扫描驱动单元SDR可以直接形成在显示装置1的显示基板上。
图2是图1的显示装置的截面图。
在图2中所示的示例性实施例包括在远离其处形成发射层EML(例如，在朝向第二基板210的方向上)的第一基板110的方向上(例如，在第三方向DR3上)发射光L的顶发射型显示装置。然而，本发明构思的示例性实施例不限于此。例如，在其他示例性实施例中，显示装置1可以是底发射型显示装置或双发射型显示装置。
参照图2，显示装置1可以包括发射层EML、覆盖发射层EML的封装结构170和设置在封装结构170上的颜色控制结构。在示例性实施例中，颜色控制结构可以包括波长转换层WCL、(多个)光透射层TPL和滤色器层CFL。显示装置1还可以包括第一显示基板100和与第一显示基板100相对的第二显示基板200。例如，第一显示基板100和第二显示基板200可以在第三方向DR3上隔开，填充层300设置在它们之间。发射层EML、封装结构170和颜色控制结构(例如，波长转换层WCL、光透射层TPL和滤色器层CFL)可以被包括在第一显示基板100和第二显示基板200的其中一个中。
例如，在示例性实施例中，第一显示基板100可以包括第一基板110、设置在第一基板110的第一表面(例如，第一基板的在第三方向DR3上的顶表面)上的发射层EML和(例如，在第三方向DR3上)设置在发射层EML上的封装结构170。例如，在示例性实施例中，第二显示基板200可以包括第二基板210和设置在第二基板210的面对第一基板110的第一表面(例如，第二基板的在第三方向DR3上的底表面)上的颜色控制结构(例如，波长转换层WCL、光透射层TPL和滤色器层CFL)。颜色控制结构可以包括滤色器层CFL和波长转换层WCL。颜色控制结构还可以包括在一些像素中设置成与波长转换层WCL位于同一水平(例如，在第三方向DR3上与第二基板210的距离)的光透射层TPL。
填充层300可以(例如，在第三方向DR3上)设置在封装结构170和颜色控制结构之间。填充层300可以将第一显示基板100和第二显示基板200结合，同时填充第一显示基板100和第二显示基板200之间的空间。
在示例性实施例中，第一显示基板100的第一基板110可以为绝缘基板。第一基板110可以包括透明材料。例如，第一基板110可以包括诸如玻璃、石英等的透明绝缘材料。在示例性实施例中，第一基板110可以为刚性基板。然而，本发明构思的示例性实施例不限于此。可替换地，第一基板110可以包括诸如聚酰亚胺的塑料材料并可以具有柔性，并且第一基板110可以是可弯曲的、可折叠的或可卷曲的。
多个像素电极PXE可以设置在第一基板110的第一表面(例如，第一基板的在第三方向DR3上的顶表面)上。像素电极PXE可以设置在相应的像素PX中。相邻的像素PX的像素电极PXE可以是分开的。例如，像素电极PXE可以在第一方向DR1和/或第二方向DR2上隔开。驱动像素PX的电路层CCL可以设置在第一基板110上。在示例性实施例中，电路层CCL可以(例如，在第三方向DR3上)设置在第一基板110和像素电极PXE之间。稍后将详细描述电路层CCL。
像素电极PXE可以为发光元件的第一电极，例如阳极电极。在示例性实施例中，像素电极PXE可以具有下述层的堆叠件：诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟(In2O3)的高功函数材料的层；以及诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的混合物的反射材料的层。高功函数材料层可以设置在反射材料层上，从而比反射材料层更靠近发射层EML。像素电极PXE可以具有ITO/Mg、ITO/MgF、ITO/Ag或ITO/Ag/ITO的多层结构。然而，本发明构思的示例性实施例不限于此。
像素限定膜PDL可以沿着像素PX之间的边界设置在第一基板110的第一表面上。像素限定膜PDL可以设置在像素电极PXE上，并可以包括暴露像素电极PXE以限定发射区EMA的开口。非发射区NEM可以限定在其中像素限定膜PDL覆盖像素电极PXE的区域(例如，不包括开口的区域)中。在示例性实施例中，像素限定膜PDL可以包括有机绝缘材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。像素限定膜PDL可以包括无机材料。然而，本发明构思的示例性实施例不限于此。
发射层EML设置在由像素限定膜PDL暴露的像素电极PXE上。例如，如在图2的示例性实施例中所示，发射层EML的底表面可以直接设置在像素电极PXE的顶表面上。在其中显示装置1为OLED显示装置的示例性实施例中，发射层EML可以包括有机层，有机层包括有机材料。有机层可以包括有机发光层，并且还可以包括作为用于辅助光发射的辅助层的空穴注入/传输层和/或电子注入/传输层。在其中显示装置1为micro-LED显示装置或纳米尺度LED(nano-LED)显示装置的实施例中，发射层EML可以包括诸如无机半导体的无机材料。
在一些示例性实施例中，发射层EML的每一个可以具有纵列结构，其中多个有机发光层在厚度方向(例如，第三方向DR3)上堆叠，电荷产生层设置在它们之间。在示例性实施例中，有机发光层可以发射相同波长的光，或可以发射不同波长的光。相邻的像素PX的发射层EML的每一个中的至少一些层可以是分开的。
发射层EML可以均在所有像素PX中发射相同颜色的光。例如，发射层EML可以发射蓝光或紫外(UV)光，并且颜色控制结构的波长转换层WCL可以转换像素PX的光以显示不同的颜色。
可替换地，由发射层EML的每一个发射的光的波长可以从一个像素PX到另一像素PX而不同。例如，在示例性实施例中，发射层EML可以在第一颜色像素PX中发射第一颜色的光，在第二颜色像素PX中发射第二颜色的光，并在第三颜色像素PX中发射第三颜色的光。
公共电极CME可以设置在发射层EML上。公共电极CME不仅可以与发射层EML接触，而且还可以与像素限定膜PDL的顶表面接触。例如，如在图2的示例性实施例中所示，公共电极CME的底表面可以直接设置在发射层EML的顶表面和像素限定膜PDL的顶表面上。
公共电极CME可以贯穿像素PX而连接。例如，在示例性实施例中，公共电极CME可以贯穿每个像素PX沿着第一基板110的整个表面(例如，在第一方向DR1上)延伸。公共电极CME可以是每个发光元件的第二电极(例如，阴极电极)。然而，本发明构思的示例性实施例不限于此。
在示例性实施例中，公共电极CME可以包括诸如Li、Ca、LiF/Ca、LiF/Al、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF、Ba或其化合物或混合物(例如，Ag和Mg的混合物)的低功函数材料的层。公共电极CME还可以包括设置在低功函数材料层上的透明金属氧化物层。
像素电极PXE、发射层EML和公共电极CME可以形成发光元件(例如，OLED)。光可以从发射层EML通过公共电极CME向上发射。
封装结构170可以设置在公共电极CME上。例如，如在图2的示例性实施例中所示，封装结构170的底表面可以(例如，在第三方向DR3上)直接设置在公共电极CME的顶表面上。封装结构170可以包括至少一个薄膜封装层。例如，封装结构170可以包括第一无机膜171、有机膜172和第二无机膜173。例如，如在图2的示例性实施例中所示，第一无机膜171、有机膜172和第二无机膜173可以(例如，在第三方向DR3上)彼此顺序地堆叠。在示例性实施例中，第一无机膜171和第二无机膜173可以包括氮化硅、氧化硅或氮氧化硅。有机膜172可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或BCB的有机绝缘材料。然而，本发明构思的示例性实施例不限于此。
第二显示基板200可以(例如，在第三方向DR3上)设置在封装结构170上以面对封装结构170。在示例性实施例中，第二显示基板200的第二基板210可以包括透明材料。例如，第二基板210可以包括诸如玻璃或石英的透明绝缘材料。第二基板210可以是刚性结构。然而，本发明构思的示例性实施例不限于此。例如，在可替换的示例性实施例中，第二基板210可以包括诸如聚酰亚胺的塑料材料并可以具有柔性，并且第二基板210因此可以是可弯曲的、可折叠的或可卷曲的。
第二基板210的材料、厚度和透射率可以与第一基板110的材料、厚度和透射率相同或可以与第一基板110的材料、厚度和透射率不同。例如，在示例性实施例中，第二基板210可以具有比第一基板110的透射率高的透射率并可以比第一基板110厚或薄(例如，在第三方向DR3上的在其顶表面和底表面之间的距离)。
光阻挡构件BML可以沿着像素PX的边界设置在第二基板210的第一表面(例如，第二基板210的在第三方向DR3上的底表面)上。光阻挡构件BML可以与像素限定膜PDL(例如，在第三方向DR3上)交叠并可以位于非发射区NEM中。光阻挡构件BML可以包括开口，开口暴露第二基板210的第一表面的与发射区EMA交叠的部分。在平面图中(例如，当从第三方向DR3观察时)，光阻挡构件BML可以以格栅形状形成。
在示例性实施例中，光阻挡构件BML可以包括有机材料。光阻挡构件BML吸收外部光，并且因此可以减小由外部光的反射可能引起的颜色失真。光阻挡构件BML还可以防止从发射层EML发射的光渗入到相邻的像素PX中，以提高图像清晰度。
光阻挡构件BML可以吸收所有可见波长。光阻挡构件BML可以包括光吸收材料。例如，光阻挡构件BML可以由用作黑矩阵的材料形成。
可替换地，光阻挡构件BML可以吸收特定可见波长的光，并可以通过其透射其他波长的光。例如，光阻挡构件BML可以包括与滤色器层CFL的材料相同的材料。例如，光阻挡构件BML可以由与蓝色滤色器层CFL3的材料相同的材料形成。在一些示例性实施例中，光阻挡构件BML可以与蓝色滤色器层CFL3一体地形成。
在一些示例性实施例中，显示装置1可以不包括光阻挡构件BML。
如在图2的示例性实施例中所示，滤色器层CFL可以设置在第二基板210的第一表面的由光阻挡构件BML的开口暴露的部分上。在示例性实施例中，滤色器层CFL也可以设置在光阻挡构件BML上。
滤色器层CFL可以包括设置在第一颜色像素PX中的第一滤色器层CFL1、设置在第二颜色像素PX中的第二滤色器层CFL2和设置在第三颜色像素PX中的第三滤色器层CFL3。第一滤色器层CFL1、第二滤色器层CFL2和第三滤色器层CFL3的每一个可以包括能够吸收除了特定波长之外的所有波长的着色剂，诸如颜料或染料。例如，第一滤色器层CFL1、第二滤色器层CFL2和第三滤色器层CFL3可以分别为红色滤色器、绿色滤色器和蓝色滤色器层。在在图2中所示的示例性实施例中，相邻的滤色器层CFL被示为在光阻挡构件BML上方(例如，在第一方向DR1上)彼此隔开。然而，在一些示例性实施例中，相邻的滤色器层CFL可以在光阻挡构件BML上方彼此部分地交叠。
第一覆层220可以设置在滤色器层CFL上。例如，如在图2的示例性实施例中所示，第一覆层220(例如，在第三方向DR3上)的顶表面可以直接接触滤色器层CFL的底表面。第一覆层220可以防止诸如湿气、空气和其他污染物的杂质穿透并污染滤色器层CFL。第一覆层220可以防止滤色器层CFL的着色剂的扩散。
第一覆层220可以与滤色器层CFL的第一表面(例如，滤色器层的在第三方向DR3上的底表面)直接接触。在示例性实施例中，第一覆层220可以由无机材料形成。例如，第一覆层220可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡或氮氧化硅。然而，本发明构思的示例性实施例不限于此。
阻挡壁PTL可以设置在第一覆层220上。阻挡壁PTL可以设置在非发射区NEM中。例如，如在图2的示例性实施例中所示，阻挡壁PTL的(例如，在第三方向DR3上)顶表面可以直接接触在非发射区NEM中的第一覆层220的(例如，在第三方向DR3上)底表面。阻挡壁PTL可以设置为与光阻挡构件BML(例如，在第三方向DR3上)交叠。阻挡壁PTL可以包括暴露滤色器层CFL的(例如，在第一方向DR1上延伸的)开口。在示例性实施例中，阻挡壁PTL可以包括光敏有机材料。然而，本发明构思的示例性实施例不限于此。阻挡壁PTL还可以包括光屏蔽材料。
波长转换层WCL和/或光透射层TPL可以设置在由阻挡壁PTL的开口暴露的空间中。在示例性实施例中，波长转换层WCL和光透射层TPL可以通过使用阻挡壁PTL作为堤坝通过喷墨印刷来形成。然而，本发明构思的示例性实施例不限于此。
在其中发射层EML发射第三颜色的光的示例性实施例中，波长转换层WCL可以包括分别设置在第一颜色像素PX和第二颜色像素PX中的第一波长转换图案WCL1和第二波长转换图案WCL2。光透射层TPL可以设置在第三颜色像素PX中。
第一波长转换图案WCL1可以包括第一基体树脂BRS1和设置在第一基体树脂BRS1中的第一波长转换材料WCP1。第二波长转换图案WCL2可以包括第二基体树脂BRS2和设置在第二基体树脂BRS2中的第二波长转换材料WCP2。光透射层TPL可以包括第三基体树脂BRS3和设置在第三基体树脂BRS3中的散射体SCP。
第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以包括光透射有机材料。例如，在示例性实施例中，第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以包括环氧树脂、丙烯酸树脂、卡多树脂(cardo resin)或酰亚胺树脂。然而，本发明构思的示例性实施例不限于此。第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以由相同的材料形成。然而，本发明构思的示例性实施例不限于此。
散射体SCP可以是金属氧化物的颗粒或有机材料的颗粒。在示例性实施例中，金属氧化物可以为氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)，并且有机材料可以为丙烯酸树脂或氨基甲酸乙酯树脂。
第一波长转换材料WCP1可以将第三颜色转换为第一颜色，并且第二波长转换材料WCP2可以将第三颜色转换为第二颜色。第一波长转换材料WCP1和第二波长转换材料WCP2可以为量子点、量子棒或磷光体。在示例性实施例中，量子点可以包括IV族纳米晶体材料、II-VI族化合物纳米晶体材料、III-V族化合物纳米晶体材料、IV-VI族化合物纳米晶体材料或它们的组合。第一波长转换图案WCL1和第二波长转换图案WCL2的每一个还可以包括改善第一波长转换图案WCL1和第二波长转换图案WCL2的波长转换效率的散射体SCP。
设置在第三颜色像素PX中的光透射层TPL使从发射层EML入射在其上的第三颜色的光通过其透射，同时保持入射光的波长。光透射层TPL的散射体SCP可以控制通过光透射层TPL发射的光的路径。光透射层TPL可以不包括波长转换材料。
第二覆层230可以设置在波长转换层WCL和光透射层TPL上。例如，如在图2的示例性实施例中所示，第二覆层230的(例如，在第三方向DR3上)顶表面可以直接接触波长转换层WCL和光透射层TPL的(例如，在第三方向DR3上)底表面。在示例性实施例中，第二覆层230可以由无机材料形成。第二覆层230可以包括从用于形成第一覆层220的前述无机材料中选择的一种。例如，第二覆层230可以由与第一覆层220的材料相同的材料形成。然而，本发明构思的示例性实施例不限于此。
填充层300可以(例如，在第三方向DR3上)设置在第一显示基板100和第二显示基板200之间。填充层300可以填充第一显示基板100和第二显示基板200之间的空间，并可以将第一显示基板100和第二显示基板200彼此结合。填充层300可以设置在第一显示基板100的封装结构170和第二显示基板200的第二覆层230之间。例如，如在图2的示例性实施例中所示，第二覆层230(例如，在第三方向DR3上)的底表面可以直接接触填充层300的(例如，在第三方向DR3上)顶表面，并且封装结构170的(例如，在第三方向DR3上)顶表面可以直接接触填充层300的(例如，在第三方向DR3上)底表面。在示例性实施例中，填充层300可以由Si基有机材料或环氧基有机材料形成。然而，本发明构思的示例性实施例不限于此。
在下文中将描述显示装置1的电路层CCL。
图3是图1的显示装置的第一显示基板的电路层的布局图。
参照图3，多条布线设置在第一基板110上。布线包括扫描线SCL、感测信号线SSL、数据线DTL、参考电压线RVL和第一电源线ELVDL。
扫描线SCL和感测信号线SSL可以在第一方向DR1上延伸。扫描线SCL和感测信号线SSL可以连接到扫描驱动单元SDR。扫描驱动单元SDR可以包括包含电路层CCL的驱动电路系统。在示例性实施例中，扫描驱动单元SDR可以设置在第一基板110的第三非显示区NDA(例如，非显示区NDA的在第一方向DR1上位于显示装置1的左边上的部分)中。然而，本发明构思的示例性实施例不限于此。可替换地，扫描驱动单元SDR可以设置在第四非显示区NDA(例如，非显示区NDA的在第一方向DR1上位于显示装置1的右边上的部分)中或者设置在第三非显示区NDA和第四非显示区NDA二者中。扫描驱动单元SDR可以连接到信号连接布线CWL，并且信号连接布线CWL的至少第一端可以在第一非显示区NDA中和/或在第二非显示区NDA中形成焊盘WPD_CW，并且因此可以连接到图1的外部装置EXD。
数据线DTL和参考电压线RVL可以在与第一方向DR1相交的第二方向DR2上延伸。第一电源线ELVDL可以包括在第一方向DR1上延伸的部分。第一电源线ELVDL还可以包括在第二方向DR2上延伸的部分。在示例性实施例中，第一电源线ELVDL可以具有网格结构。然而，本发明构思的示例性实施例不限于此。
除设置在信号连接布线CWL的至少第一端的焊盘WPD_CW之外，布线焊盘WPD还可以至少包括设置在数据线DTL的第一端的布线焊盘WPD_DT、设置在参考电压线RVL的第一端的布线焊盘WPD_RV和设置在第一电源线ELVDL的第一端的布线焊盘WPD_ELVD。布线焊盘WPD可以设置在非显示区NDA中。在在图3中所示的示例性实施例中，数据线DTL的布线焊盘WPD_DT(在下文中，数据焊盘WPD_DT)可以设置在第一非显示区NDA中，并且参考电压线RVL的布线焊盘WPD_RV(在下文中，参考电压焊盘WPD_RV)和第一电源线ELVDL的布线焊盘WPD_ELVD(在下文中，第一电源焊盘WPD_ELVD)可以设置在第二非显示区NDA中。然而，本发明构思的示例性实施例不限于此。例如，在另一示例性实施例中，数据焊盘WPD_DT、参考电压焊盘WPD_RV和第一电源焊盘WPD_ELVD可以均设置在相同的区中(例如，在第一非显示区NDA中)。图1的外部装置EXD可以安装在布线焊盘WPD上。在示例性实施例中，外部装置EXD可以经由各向异性导电膜或经由超声结合安装在布线焊盘WPD上。
位于第一基板110上的像素PX包括像素驱动电路。前述布线可以穿过或围绕像素PX，以将驱动信号施加到像素驱动电路。像素驱动电路的每一个可以包括至少一个晶体管和至少一个电容器。设置在像素驱动电路的每一个中的晶体管和电容器的数目可以改变。像素驱动电路将在下文中被描述为具有“3T1C”结构，其具有三个晶体管和一个电容器。然而，本发明构思的示例性实施例不限于此，并且布线焊盘WPD的定位可以改变。例如，像素PX的像素驱动电路可以包括各种其他结构，诸如“2T1C”结构(例如，具有两个晶体管和一个电容器)、“7T1C”结构(例如，具有七个晶体管和一个电容器)、“6T1C”结构(例如，具有六个晶体管和一个电容器)等。
图4是图1的显示装置的像素的等效电路图。
参照图4，显示装置1的像素PX包括发光元件EMD、三个晶体管(例如，驱动晶体管DTR、第一开关晶体管STR1和第二开关晶体管STR2)和存储电容器CST。
发光元件EMD根据经由驱动晶体管DTR供应到其的电流而发光。在示例性实施例中，发光元件EMD可以实现为OLED、micro-LED或nano-LED。
发光元件EMD的第一电极(例如，阳极电极)可以连接到驱动晶体管DTR的源极电极，并且发光元件EMD的第二电极(例如，阴极电极)可以连接到低电位电压(例如，第二电源电压)被供应到其的第二电源线ELVSL。第二电源电压可以比施加到第一电源线ELVDL的高电位电压(例如，第一电源电压)低。
驱动晶体管DTR根据驱动晶体管DTR的栅极电极和源极电极之间的电压差来控制从第一电源线ELVDL流到发光元件EMD的电流。驱动晶体管DTR的栅极电极可以连接到第一开关晶体管STR1的第一源极/漏极电极。驱动晶体管DTR的源极电极可以连接到发光元件EMD的第一电极，并且驱动晶体管DTR的漏极电极可以连接到第一电源电压被供应到其的第一电源线ELVDL。
第一开关晶体管STR1通过来自扫描线SCL的扫描信号而导通，以将数据线DTL连接到驱动晶体管DTR的栅极电极。第一开关晶体管STR1的栅极电极可以连接到扫描线SCL。第一开关晶体管STR1的第一源极/漏极电极可以连接到驱动晶体管DTR的栅极电极，并且第一开关晶体管STR1的第二源极/漏极电极可以连接到数据线DTL。
第二开关晶体管STR2通过来自感测信号线SSL的感测信号而导通，以将参考电压线RVL连接到驱动晶体管DTR的源极电极。第二开关晶体管STR2的栅极电极可以连接到感测信号线SSL。第二开关晶体管STR2的第一源极/漏极电极可以连接到参考电压线RVL，并且第二开关晶体管STR2的第二源极/漏极电极可以连接到驱动晶体管DTR的源极电极。
在示例性实施例中，第一开关晶体管STR1和第二开关晶体管STR2的第一源极/漏极电极可以为源极电极，并且第一开关晶体管STR1和第二开关晶体管STR2的第二源极/漏极电极可以为漏极电极。然而，本发明构思的示例性实施例不限于此。例如，在可选的实施例中，第一开关晶体管STR1和第二开关晶体管STR2的第一源极/漏极电极可以为漏极电极，并且第一开关晶体管STR1和第二开关晶体管STR2的第二源极/漏极电极可以为源极电极。
存储电容器CST形成在驱动晶体管DTR的栅极电极和源极电极之间。存储电容器CST存储驱动晶体管DTR的栅极电极和源极电极之间的差分电压。
驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2可以形成为薄膜晶体管(TFT)。图4示出了驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2为N型金属氧化物半导体场效应晶体管(MOSFET)。然而，本发明构思的示例性实施例不限于此。例如，在可选的实施例中，驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2可以形成为P型MOSFET。在另一示例性实施例中，驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2中的至少一种可以形成为N型MOSFET，并且其他晶体管可以形成为P型MOSFET。
图5是图1的显示装置的第一显示基板的截面图。具体地，图5是示出了显示区DPA的一部分(具体地，像素PX的晶体管区域TRR和电容器区域CPR)和非显示区NDA的一部分(具体地，焊盘区PDA)的截面图。图5的晶体管区域TRR是其中设置驱动晶体管DTR的区域。图5主要示出了第一显示基板100的电路层CCL，并且为了方便起见，仅仅示出了直到第一显示基板100的像素限定膜PDL。
参照图5，电路层CCL可以包括设置在第一基板110上的半导体层150、多个导电层和多个绝缘层。在示例性实施例中，半导体层150可以包括氧化物半导体。在示例性实施例中，多个导电层可以包括下金属层120、栅极导电层130、数据导电层140和像素电极PXE。在示例性实施例中，多个绝缘层可以包括缓冲层161、栅极绝缘膜162、层间绝缘膜163、钝化膜和通路层165。
下金属层120可以设置在第一基板110上。例如，如在图5的示例性实施例中所示，下金属层120可以(例如，在第三方向DR3上)直接设置在第一基板110上。下金属层120可以是保护半导体层150免受外部光影响的光屏蔽层。下金属层120可以具有图案化形状。下金属层120可以设置在晶体管区域TRR中。下金属层120可以设置为从半导体层150下方覆盖半导体层150的至少沟道区，或覆盖整个半导体层150。下金属层120可以经由第一接触孔CNT1电连接到驱动晶体管DTR的源极电极SEL，以抑制驱动晶体管DTR的电压的变化。在示例性实施例中，下金属层120可以形成为由钛(Ti)层和铜(Cu)层的堆叠件组成的双层。然而，本发明构思的示例性实施例不限于此。
缓冲层161设置在下金属层120上。缓冲层161可以设置为覆盖在其中形成有下金属层120的第一基板110的整个表面。例如，如在图5的示例性实施例中所示，缓冲层161可以(例如，在第三方向DR3上)直接设置在下金属层120的顶表面和第一基板110的顶表面上。在示例性实施例中，缓冲层161可以包括氮化硅、氧化硅或氮氧化硅。缓冲层161可以包括SiNx/SiOx的双层。然而，本发明构思的示例性实施例不限于此。
半导体层150设置在缓冲层161上。例如，如在图5的示例性实施例中所示，半导体层150可以(例如，在第三方向DR3上)直接设置在缓冲层161上。半导体层150设置在晶体管区域TRR中，并形成晶体管DTR的沟道。在示例性实施例中，半导体层150可以包括氧化物半导体。氧化物半导体可以包括包含例如铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、Ti、Al、铪(Hf)、锆(Zr)或镁(Mg)的二元化合物(ABx)、三元化合物(ABxCy)或四元化合物(ABxCyDz)。例如，半导体层150可以包括氧化铟锡锌(IGZO)。然而，本发明构思的示例性实施例不限于此。
栅极绝缘膜162设置在半导体层150上。在示例性实施例中，栅极绝缘膜162可以形成为与栅极导电层130的图案相同的图案。例如，栅极绝缘膜162的侧壁可以与栅极导电层130的侧壁基本上对齐。然而，本发明构思的示例性实施例不限于此。栅极绝缘膜162可以包括硅化合物或金属氧化物。例如，栅极绝缘膜162可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。例如，栅极绝缘膜162可以包括SiOx膜。然而，本发明构思的示例性实施例不限于此。
栅极导电层130设置在栅极绝缘膜162上。例如，如在图5的示例性实施例中所示，栅极导电层130可以(例如，在第三方向DR3上)直接设置在栅极绝缘膜162上。位于晶体管区域TRR中的栅极电极GEL、位于电容器区域CPR中的电容器CST的第一电极(或下电极)和位于焊盘区PDA中的布线焊盘WPD可以由栅极导电层130形成。图4的扫描线SCL和感测信号线SSL也可以由栅极导电层130形成。
栅极导电层130可以包括栅极导电金属层131和设置在栅极导电金属层131上的栅极覆层132。在示例性实施例中，栅极导电金属层131可以形成为单层膜或形成为多层膜。例如，栅极导电金属层131可以包括栅极主金属层131a和设置在栅极主金属层131a下方的栅极基体层131b。如在图5的示例性实施例中所示，栅极基体层131b的顶表面可以直接接触栅极主金属层131a的底表面。栅极覆层132的底表面可以直接接触栅极导电金属层131的顶表面。栅极基体层131b、栅极主金属层131a和栅极覆层132可以均由导电材料形成。在示例性实施例中，栅极基体层131b、栅极主金属层131a和栅极覆层132可以通过单个掩模工艺进行图案化。例如，栅极基体层131b的侧壁、栅极主金属层131a的侧壁和栅极覆层132的侧壁可以对齐。在一些示例性实施例中，栅极导电层130的上层可以不突出超过栅极导电层130的下层。例如，栅极导电层130可以不包括在顶部突出的尖端结构。在该实施例中，栅极导电层130的下层的侧壁可以与栅极导电层130的上层的相应侧壁对齐，或者(例如，在第一方向DR1上)向外突出超过栅极导电层130的上层的相应侧壁。栅极导电层130可以不包括布置在栅极导电层的在厚度方向上(例如，在第三方向DR3上)彼此交叠的层之间的绝缘层。
栅极基体层131b可以有助于栅极主金属层131a的膜形成特性(例如粘附)，或可以防止反应性材料从栅极绝缘膜162穿透栅极主金属层131a。栅极主金属层131a还可以防止栅极主金属层131a的材料(例如，Cu)扩散到设置在其下方的层中。在示例性实施例中，栅极基体层131b可以包括诸如Ti、钽(Ta)、Ca、Cr、Mg或Ni的材料。然而，本发明构思的示例性实施例不限于此。
栅极主金属层131a可以传输信号，并可以由低电阻材料形成。栅极主金属层131a可以具有比栅极基体层131b和栅极覆层132的厚度大的厚度(例如，在第三方向DR3上的长度)，并且可以由具有比栅极基体层131b和栅极覆层132的电阻低的电阻的材料形成。在示例性实施例中，栅极主金属层131a可以包括诸如Cu、Mo、Al或Ag的材料。然而，本发明构思的示例性实施例不限于此。
栅极覆层132从栅极主金属层131a上方覆盖和保护栅极主金属层131a。栅极覆层132可以保护栅极主金属层131a免受在栅极导电层130上方在形成层或元件中使用的蚀刻剂或其他化学品的影响。栅极覆层132还可以防止栅极主金属层131a的材料(例如，Cu)扩散到设置在其上方的层中。栅极覆层132可以与栅极主金属层131a直接接触。
栅极覆层132可以提供在焊盘区PDA中的布线焊盘WPD的接触电极。因此，栅极覆层132可以由适合于用作布线焊盘WPD的接触电极的材料形成。在示例性实施例中，栅极覆层132可以包括从氧化锌铟(ZIO)、IZO和ITO中选择的至少一种化合物。例如，栅极覆层132可以包括ZIO膜、IZO膜或ITO膜，或可以形成为Ti/Mo/ITO的多层膜。
例如，栅极导电层130可以包括包含Ti的栅极基体层131b、包含Cu的栅极主金属层131a和包含ZIO的栅极覆层132。因此，栅极导电层130可以包括Ti/Cu/ZIO的三层。在其中栅极覆层132由ZIO形成的实施例中，栅极覆层132和下方的Cu层可以一起被蚀刻而未产生任何上侧尖端，并且栅极覆层132可以适当地用作布线焊盘WPD的接触电极。在另一示例性实施例中，栅极导电层130可以形成为Ti/Mo/ITO的三层，在这种情况下栅极导电层130可以具有Ti/Cu/Ti/Mo/ITO的堆叠件。
因为栅极导电层130在顶部部分处包括栅极覆层132，所以可以防止栅极导电金属层131的栅极主金属层131a的腐蚀。因此，改善了布线焊盘WPD的可靠性。
层间绝缘膜163设置在栅极导电层130上。例如，如在图5的示例性实施例中所示，层间绝缘膜163直接设置在栅极导电层130上，栅极导电层130包括在晶体管区域TRR中的设置在栅极电极GEL上的栅极覆层132、在电容器区域CPR中的电容器CST的第一电极和在焊盘区PDA中的布线焊盘WPD的一部分。在示例性实施例中，层间绝缘膜163可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌。例如，层间绝缘膜163可以包括SiON。然而，本发明构思的示例性实施例不限于此。
层间绝缘膜163可以包括具有不同高度(例如，在第三方向DR3上从层间绝缘膜163的顶表面到第一基板110的顶表面的距离)的部分。例如，层间绝缘膜163可以包括位于显示区DPA中的第一部分163_1和位于非显示区NDA中的第二部分163_2。第二部分163_2可以具有比第一部分163_1的厚度小的厚度和比第一部分163_1的高度小的高度。层间绝缘膜163的第二部分163_2可以位于非显示区NDA中，诸如至少靠近在焊盘区PDA中的栅极导电层130的一部分。第一台阶部分STP1可以限定在第一部分163_1和第二部分163_2之间。第一台阶部分STP1可以与钝化层164的一边对齐。然而，本发明构思的示例性实施例不限于此。在其中层间绝缘膜163在焊盘区PDA的靠近栅极导电层130的部分中相对薄的示例性实施例中，可以容易地暴露布线焊盘WPD的接触电极，诸如栅极覆层132。层间绝缘膜163被示为在显示区DPA中具有平坦的顶表面(例如，在第一方向DR1上是平坦的)。然而，本发明构思的示例性实施例不限于此。可替换地，层间绝缘膜163可以具有反映任何下方的台阶结构的表面形状。在该实施例中，可以比较如从不存在任何下方的台阶结构的同一平坦参考表面(例如，第一基板110的顶表面)测量的层间绝缘膜163的各部分的厚度。
数据导电层140设置在层间绝缘膜163上。例如，如在图5的示例性实施例中所示，数据导电层140的底表面可以直接设置在层间绝缘膜163的顶表面上。在晶体管区域TRR中的源极电极SEL和漏极电极DEL以及在电容器区域CPR中的电容器CST的第二电极(或上电极)可以由数据导电层140构成。在晶体管区域TRR中的源极电极SEL和漏极电极DEL可以通过穿透层间绝缘膜163的第二接触孔CNT2连接到半导体层150。源极电极SEL可以经由穿透层间绝缘膜163和缓冲层161的第一接触孔CNT1连接到下金属层120。数据线DTL、参考电压线RVL和第一电源线ELVDL可以由数据导电层140构成。数据导电层140可以与栅极导电层130的位于焊盘区PDA中的部分不交叠(例如，在第三方向DR3上)。例如，如在图5的示例性实施例中所示，数据导电层140可以不形成在焊盘区PDA中。然而，本发明构思的示例性实施例不限于此。例如，在一些示例性实施例中，数据导电层140可以形成在焊盘区PDA中，但是与栅极导电层130的位于焊盘区PDA中的部分不交叠。
数据导电层140可以包括数据导电金属层141和设置在数据导电金属层141上的数据覆层142。数据导电金属层141可以形成为单层膜或形成为多层膜。例如，数据导电金属层141可以包括数据主金属层141a和设置在数据主金属层141a下方的数据基体层141b。数据基体层141b、数据主金属层141a和数据覆层142可以均由导电材料形成。如在图5的示例性实施例中所示，数据主金属层141a可以(例如，在第三方向DR3上)直接设置在数据基体层141b上，并且数据覆层142可以(例如，在第三方向DR3上)直接设置在数据主金属层141a上。在数据导电层140的在厚度方向上(例如，在第三方向DR3上)彼此交叠的层之间可以不布置绝缘层。在示例性实施例中，可以通过单个掩模工艺将数据基体层141b、数据主金属层141a和数据覆层142图案化。数据导电层140的侧壁的形状可以与栅极导电层130的侧壁的形状基本上相同。
数据基体层141b可以有助于数据主金属层141a的膜形成特性(例如粘附)，或可以防止反应性材料从层间绝缘膜163穿透数据主金属层141a。在示例性实施例中，数据基体层141b可以包括诸如Ti、Ta、Ca、Cr、Mg或Ni的材料。然而，本发明构思的示例性实施例不限于此。
数据主金属层141a可以传输信号，并可以由低电阻材料形成。在示例性实施例中，数据主金属层141a可以具有比数据基体层141b和数据覆层142的厚度大的厚度(例如，在第三方向DR3上的长度)，并且可以由具有比数据基体层141b和数据覆层142的电阻低的电阻的材料形成。在示例性实施例中，数据主金属层141a可以包括诸如Cu、Mo、Al或Ag的材料。然而，本发明构思的示例性实施例不限于此。
在示例性实施例中，数据覆层142从数据主金属层141a上方覆盖和保护数据主金属层141a。数据覆层142可以保护数据主金属层141a免受在数据导电层140上方在形成层或元件中(例如，在形成第三接触孔CNT3中)使用的蚀刻剂或其他化学品的影响。数据覆层142还可以防止通路层165与数据主金属层141a直接接触，并且因此可以防止数据主金属层141a被通路层165的材料腐蚀。数据覆层142还可以防止数据主金属层141a的材料(例如，Cu)扩散到设置在其上方的层中。数据覆层142可以与数据主金属层141a直接接触。
数据覆层142可以包括ZIO、IZO或ITO。例如，数据覆层142可以包括ZIO膜、IZO膜或ITO膜，或者可以形成为Ti/Mo/ITO的多层膜。
例如，数据导电层140可以包括Ti/Cu/ZIO的三层，或可以具有Ti/Cu/Ti/Mo/ITO的堆叠件。数据导电层140和栅极导电层130可以包括相同的材料，并且可以具相同的堆叠结构。然而，本发明构思的示例性实施例不限于此。
钝化层164设置在数据导电层140上。例如，如在图5的示例性实施例中所示，钝化层164可以(例如，在第三方向DR3上)直接设置在数据导电层140上。钝化层164覆盖和保护数据导电层140。在示例性实施例中，钝化层164可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌。然而，本发明构思的示例性实施例不限于此。在示例性实施例中，钝化层164可以形成在显示区DPA中，并且可以不形成在非显示区NDA的至少一部分中。钝化层164可以不形成在栅极导电层130的位于焊盘区PDA中的部分上，并且因此可以与栅极导电层130的位于焊盘区PDA中的部分不交叠。例如，钝化层164可以与层间绝缘膜163的在焊盘区PDA中相对薄的第二部分163_2不交叠。如在图5的示例性实施例中所示，钝化层164(例如，在第一方向DR1上)的横向端(或横向侧)可以与层间绝缘膜163的第一台阶部分STP1对齐。
通路层165设置在钝化层164上。通路层165可以设置为覆盖钝化层164的顶表面和钝化层164的与焊盘区PDA相邻的一侧。在焊盘区PDA中，通路层165可以(例如，在第三方向DR3上)直接设置在钝化层164上。如在图5的示例性实施例中所示，通路层165也可以在显示区DPA中(例如，在第三方向DR3上)直接设置在钝化层164上。
在示例性实施例中，通路层165可以包括有机绝缘材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或BCB。通路层165还可以包括光敏材料。例如，通路层165可以包括聚酰亚胺。然而，本发明构思的示例性实施例不限于此。
通路层165可以为台阶式。例如，通路层165可以具有在不同区域中具有不同高度(例如，在第三方向DR3上从通路层165的顶表面到第一基板110的顶表面的距离)的台阶结构。通路层165可以包括具有第一高度的第一区域165_1、具有比第一高度小的第二高度的第二区域165_2和具有比第二高度小的第三高度的第三区域165_3。可以从诸如第一基板110的顶表面的参考表面测量通路层165的高度。通路层165可以大体上具有平坦的表面，而不管在其下方形成的图案的存在和形状。通路层165可以在不同区域之间的每个边界处为台阶式。
通路层165的第一区域165_1和第二区域165_2可以位于显示区DPA中。通路层165的第一区域165_1可以(例如，在第三方向DR3上)与像素电极PXE交叠。通路层165的第二区域165_2可以位于显示区DPA的非发射区NEM中，并且可以与像素电极PXE(例如，在第三方向DR3上)不交叠。通路层165的第二区域165_2可以沿着像素电极PXE的周边设置，并且可以在显示区DPA中(例如，在从第三方向DR3的平面图中)形成格栅形状的凹槽。
通路层165的第三区域165_3可以位于非显示区NDA的焊盘区PDA中。因为通路层165在焊盘区PDA中相对薄，所以外部装置EXD可以容易地且有效地安装在由栅极导电层130构成的布线焊盘WPD上。通路层165的第三区域165_3可以设置为与层间绝缘膜163的第二部分163_2交叠。
通路层165可以与层间绝缘膜163一起形成焊盘开口PDOP，焊盘开口PDOP暴露栅极导电层130的位于焊盘区PDA中的部分，诸如栅极覆层132。如在图5的示例性实施例中所示，形成焊盘开口PDOP的内侧壁的通路层165和层间绝缘膜163可以在焊盘开口PDOP中彼此对齐。然而，本发明构思的示例性实施例不限于此。焊盘开口PDOP的内侧壁可以设置为(例如，在第三方向DR3上)与栅极导电层130交叠。
像素电极PXE设置在通路层165上。如在图5的示例性实施例中所示，像素电极PXE可以(例如，在第三方向DR3上)直接设置在通路层165上。像素电极PXE的材料为如上面参照图2所描述的。例如，像素电极PXE可以包括ITO/Ag/ITO的三层膜。
在示例性实施例中，像素电极PXE可以位于显示区DPA中，并且可以不位于非显示区NDA中。像素电极PXE可以与显示区DPA的晶体管区域TRR和电容器区域CPR(例如，在第三方向DR3上)交叠。然而，本发明构思的示例性实施例不限于此。像素电极PXE可以经由穿过通路层165和钝化层164的第三接触孔CNT3连接到驱动晶体管DTR的源极电极SEL。
像素限定膜PDL设置在像素电极PXE上。例如，如在图5的示例性实施例中所示，像素限定膜PDL可以(例如，在第三方向DR3上)直接设置在像素电极PXE上。像素限定膜PDL的材料为如上面参照图2所描述的。例如，像素限定膜PDL可以包括聚酰亚胺。
像素限定膜PDL可以位于显示区DPA中，并且可以不位于非显示区NDA中。像素限定膜PDL可以设置为与像素电极PXE的横向边缘(例如，在第三方向DR3上)交叠。像素限定膜PDL可以设置在第三接触孔CNT3上方，以与第三接触孔CNT3(例如，在第三方向DR3上)交叠。如在图5的示例性实施例中所示，像素限定膜PDL可以完全地填充第三接触孔CNT3的内部。像素限定膜PDL可以设置在通路层165的其中未形成像素电极PXE的部分上。像素限定膜PDL可以填充由通路层165的第一区域165_1和第二区域165_2之间的高度差形成的空间(或凹槽)。例如，像素限定膜PDL的与通路层165的第一区域165_1交叠的部分的高度可以与像素限定膜PDL的与通路层165的第二区域165_2交叠的部分的高度相同。然而，本发明构思的示例性实施例不限于此。
在下文中将描述制作图5的显示装置的方法。
图6至图15是示出了制作图5的显示装置的方法的工艺的截面图。
参照图6，在第一基板110上形成图案化的下金属层120。在示例性实施例中，可以通过掩模工艺来形成下金属层120。例如，可以在第一基板110的整个表面上沉积用于形成下金属层120的材料层，并且然后可以通过光刻图案化该材料层，由此形成下金属层120，如在图6中所示。
参照图7，可以在其中形成有下金属层120的第一基板110的整个表面上形成缓冲层161。如在图7的示例性实施例中所示，可以在显示区DPA和焊盘区PDA的整个表面上形成缓冲层161。在缓冲层161上形成半导体层150。在示例性实施例中，可以通过掩模工艺来形成半导体层150。例如，可以在缓冲层161的整个表面上沉积氧化物半导体，并且然后可以通过光刻图案化该氧化物半导体，由此形成半导体层150，如在图7中所示。
参照图8，在其中形成有半导体层150的缓冲层161上形成图案化的栅极绝缘膜162和栅极导电层130。可以通过单个掩模工艺来形成栅极绝缘膜162和栅极导电层130。例如，在示例性实施例中，在其中形成有半导体层150的缓冲层161的整个表面上沉积用于形成栅极绝缘膜162的材料层。然后，在用于形成栅极绝缘膜162的材料层上顺序地沉积用于形成栅极导电金属层131的材料层和用于形成栅极覆层132的材料层。在用于形成栅极覆层132的材料层上施加光致抗蚀剂层，并且然后使光致抗蚀剂层经受曝光和显影工艺，以形成光致抗蚀剂图案。通过使用光致抗蚀剂图案作为蚀刻掩模，顺序地蚀刻用于形成栅极覆层132的材料层、用于形成栅极导电金属层131的材料层和用于形成栅极绝缘膜162的材料层。然后，通过剥离或灰化工艺去除光致抗蚀剂图案。在可替换的示例性实施例中，代替只使用光致抗蚀剂图案作为蚀刻掩模来图案化栅极绝缘膜162，可以使用图案化的上层作为用于蚀刻下层的硬掩模。在该实施例中，光致抗蚀剂图案可以与硬掩模一起用作蚀刻掩模。在另一示例性实施例中，在形成硬掩模之后去除光致抗蚀剂图案，并且可以通过使用硬掩模作为蚀刻掩模来蚀刻下层。
参照图9，在其中形成有栅极导电层130的缓冲层161上堆叠层间绝缘膜163。形成暴露下金属层120的一部分的第一接触孔CNT1和暴露半导体层150的部分(例如，源极区和漏极区)的第二接触孔CNT2。在示例性实施例中，可以通过掩模工艺形成第一接触孔CNT1和第二接触孔CNT2。可以通过使用不同掩模顺序地形成第一接触孔CNT1和第二接触孔CNT2。例如，在其中形成有栅极导电层130的缓冲层161的整个表面上沉积用于形成层间绝缘膜163的绝缘层。在用于形成层间绝缘膜163的绝缘层上形成第一光致抗蚀剂图案以暴露下金属层120的一部分，并且通过使用第一光致抗蚀剂图案作为蚀刻掩模来蚀刻用于形成层间绝缘膜163的绝缘层和缓冲层161，以形成暴露下金属层120的一部分的第一接触孔CNT1。去除第一光致抗蚀剂图案，并且在用于形成层间绝缘膜163的绝缘层上形成形成第二光致抗蚀剂图案，以暴露半导体层150的一部分。通过使用第一光致抗蚀剂图案作为蚀刻掩模来蚀刻用于形成层间绝缘膜163的绝缘层，由此形成第二接触孔CNT2。
可以通过使用相同掩模来形成第一接触孔CNT1和第二接触孔CNT2。在该实施例中，在用于形成第一接触孔CNT1的缓冲层161的蚀刻期间，半导体层150可能暴露于蚀刻剂。然而，因为首先形成第一接触孔CNT1，并且然后通过使用单独的掩模形成第二接触孔CNT2，所以可以抑制或减小对半导体层150的表面的损坏。
在与位于焊盘区PDA中的栅极导电层130交叠的部分上可以不形成接触孔或开口，并且栅极导电层130的位于焊盘区PDA中的部分可以被层间绝缘膜163覆盖。
参照图10，在层间绝缘膜163上形成图案化的数据导电层140。在示例性实施例中，数据导电层140可以通过掩模工艺来形成。例如，在层间绝缘膜163的整个表面上顺序地沉积用于形成数据导电金属层141的材料层和用于形成数据覆层142的材料层。如在图10的示例性实施例中所示，可以甚至在第一接触孔CNT1中以及在第二接触孔CNT2中沉积用于形成数据导电金属层141的材料层和用于形成数据覆层142的材料层，使得下金属层120和半导体层150可以被连接。将光致抗蚀剂层施加到用于形成数据覆层142的材料层上，并且然后使光致抗蚀剂层经受曝光和显影工艺，以形成光致抗蚀剂图案。通过使用光致抗蚀剂图案作为蚀刻掩模来蚀刻用于形成数据导电金属层141的材料层和用于形成数据覆层142的材料层。然后，诸如通过剥离或灰化工艺去除光致抗蚀剂图案，以形成数据导电层140，如图10所示。
可以执行数据导电层140的图案化，并且层间绝缘膜163覆盖和保护栅极导电层130的位于焊盘区PDA中的部分。因此，防止栅极导电层130的位于焊盘区PDA中的部分与在数据导电层140的图案化中使用的蚀刻剂反应。
参照图11，在其中形成有数据导电层140的层间绝缘膜163上形成钝化层164，并且在钝化层164上形成光致抗蚀剂图案。
在其中形成有数据导电层140的层间绝缘膜163的整个表面上沉积钝化层164。在示例性实施例中，可以在显示区DPA和焊盘区PDA的整个上表面上沉积钝化层164。之后，在钝化层164上形成光致抗蚀剂层，并且然后使光致抗蚀剂层经受曝光和显影工艺，以形成光致抗蚀剂图案PR1。光致抗蚀剂图案PR1包括暴露钝化层164的与在晶体管区域TRR中的源极电极SEL交叠的部分的第一开口OP1以及暴露焊盘区PDA的第二开口OP2。如在图11的示例性实施例中所示，第二开口OP2可以形成在显示区DPA的一部分中，并可以延伸到焊盘区PDA。例如，第一开口OP1的宽度(例如，在与第一基板110的顶表面平行的方向上的长度)可以小于或等于源极电极SEL的宽度，并且第二开口OP2的宽度可以大于栅极导电层130的位于焊盘区PDA中的部分的宽度。然而，本发明构思的示例性实施例不限于此。
参照图12，通过使用光致抗蚀剂图案PR1作为蚀刻掩模来蚀刻钝化层164。因此，钝化层164的被第一开口OP1暴露的部分被蚀刻掉，使得形成接触孔以暴露在晶体管区域TRR中的源极电极SEL。钝化层164的被第二开口OP2暴露的部分也被去除，使得层间绝缘膜163在栅极导电层130的位于焊盘区PDA中的部分上被暴露。钝化层164至少在栅极导电层130的位于焊盘区PDA中的部分上未被暴露，并且栅极导电层130的位于焊盘区PDA中的部分在厚度方向上与钝化层164不交叠。
在一些示例性实施例中，层间绝缘膜163的被第二开口OP2暴露的部分可以进一步被蚀刻，使得可以在焊盘区PDA中减小层间绝缘膜163的厚度(例如，可以形成第一部分163_1和第二部分163_2)。由于图12的蚀刻工艺，与在栅极导电层130的位于晶体管区域TRR中或位于电容器区域CPR的部分上相比，层间绝缘膜163在栅极导电层130的位于焊盘区PDA中的部分上可以变得更薄。然而，栅极导电层130的位于焊盘区PDA中的部分仍被层间绝缘膜163覆盖，并且未被蚀刻工艺暴露。层间绝缘膜163的位于焊盘区PDA中的厚度的减小允许用于暴露栅极导电层130的位于焊盘区PDA中的部分的后续“整个表面”蚀刻工艺被有效地执行。
参照图13，在钝化层164以及显示区DPA和焊盘区PDA的已经去除了钝化层164的顶部部分上形成图案化的通路层165。通路层165可以大体上具有平坦的表面，并且可以在不同区域中具有不同高度。例如，通路层165的高度在焊盘区PDA中比在显示区DPA中小。
通路层165可以包括第三开口OP3和第四开口OP4，第三开口OP3暴露钝化层164的暴露源极电极SEL的接触孔，第四开口OP4暴露层间绝缘膜163的在栅极导电层130的位于焊盘区PDA中的部分上的一部分。第三开口OP3可以与钝化层164的暴露源极电极SEL的接触孔一起形成第三接触孔CNT3。例如，如在图13的示例性实施例中所示，第三开口OP3的宽度(例如，第三开口的在与第一基板110的顶表面平行的方向上的长度)可以大于钝化层164的暴露源极电极SEL的接触孔的宽度；并且第四开口OP4的宽度可以小于层间绝缘膜163的位于焊盘区PDA中的具有减小的厚度的部分的宽度，且还可以小于栅极导电层130的位于焊盘区PDA中的部分的宽度。然而，本发明构思的示例性实施例不限于此。
在示例性实施例中，通路层165可以包含例如有机材料，该有机材料包括光敏材料。在该实施例中，可以通过施加用于形成通路层165的有机材料层并且使有机材料层经受曝光和显影工艺以形成第三开口OP3和第四开口OP4，形成通路层165。在示例性实施例中，可以通过使用半色调掩模或狭缝掩模来形成在不同区域中具有不同高度的通路层165。
当正在施加通路层165时，通路层165可能与数据导电层140接触。然而，因为将数据覆层142形成为数据导电层140的上层，所以防止了通路层165和数据导电金属层141彼此直接接触。因此，可以防止当通路层165和数据导电金属层141彼此直接接触时可能导致的任何腐蚀缺陷。
参照图14，在通路层165上形成图案化的像素电极PXE。在示例性实施例中，像素电极PXE可以通过掩模工艺来形成。在通路层165的整个表面上沉积用于形成像素电极PXE的材料层。用于形成像素电极PXE的材料可以甚至沉积在第三接触孔CNT3中，并且因此可以连接到源极电极SEL。
在用于形成像素电极PXE的材料层上施加光致抗蚀剂层，并且然后使光致抗蚀剂层经受曝光和显影工艺，以形成具有用于形成像素电极PXE的形状的光致抗蚀剂图案PR2。然后，通过使用光致抗蚀剂图案PR2作为蚀刻掩模来蚀刻用于形成像素电极PXE的材料层。在示例性实施例中，可以通过湿蚀刻来蚀刻用于形成像素电极PXE的材料层。然而，本发明构思的示例性实施例不限于此。栅极导电层130的位于焊盘区PDA中的部分被层间绝缘膜163的具有减小的厚度的部分覆盖和保护。因此，防止了栅极导电层130的位于焊盘区PDA中的部分与在像素电极PXE的蚀刻中使用的蚀刻剂接触和被其损坏。
参照图15，利用留在像素电极PXE上的光致抗蚀剂图案PR2执行“整个表面”蚀刻工艺(例如，针对暴露的上表面的整体的蚀刻工艺)，由此从栅极导电层130的位于焊盘区PDA中的部分上方去除层间绝缘膜163，以暴露栅极导电层130，例如栅极覆层132。因此，形成暴露栅极导电层130的一部分的焊盘开口PDOP。形成焊盘开口PDOP的通路层165和层间绝缘膜163可以在焊盘开口PDOP中彼此对齐。因此，焊盘开口PDOP的侧壁可以是基本上平坦的。栅极导电层130的被焊盘开口PDOP暴露的部分可以用作布线焊盘WPD。在图6至图15的示例性实施例中，通过单个掩模工艺与栅极导电金属层131一起形成的栅极覆层132可以用作布线焊盘WPD的接触电极。因此，无需用于形成布线焊盘WPD的接触电极的附加掩模工艺，并且因此可以改善工艺效率。
在“整个表面”蚀刻工艺期间，像素电极PXE被光致抗蚀剂图案PR2覆盖和保护。然而，通路层165的未被光致抗蚀剂图案PR2覆盖的部分可以被暴露，并可以与层间绝缘膜163一起被部分地蚀刻。因此，可以减小通路层165的被暴露部分的高度或厚度。因此，通路层165可以具有在不同区域中具有不同高度的台阶结构。例如，通路层165的被在显示区DPA中的像素电极PXE覆盖的第一区域165_1可以保持第一高度，并且通路层165的未被像素电极PXE覆盖的第二区域165_2可以具有比第一高度小的第二高度。通路层165的高度在焊盘区PDA中也可以减小，使得可以形成具有第三高度的第三区域165_3。然后，诸如通过灰化或剥离工艺去除光致抗蚀剂图案PR2。
参照图5，在其中形成有像素电极PXE的通路层165上形成图案化的像素限定膜PDL。在示例性实施例中，像素限定膜PDL可以包括包含光敏材料的有机材料。在该实施例中，可以通过施加用于形成像素限定膜PDL的有机材料层并且使有机材料层经受曝光和显影工艺来形成像素限定膜PDL。
像素限定膜PDL可以沿着像素PX的边界形成，并且可以与像素电极PXE部分地交叠。像素限定膜PDL可以形成为与第三接触孔CNT3交叠。在其中像素电极PXE未完全地填充第三接触孔CNT3而是仅部分地填充第三接触孔CNT3的实施例中，像素限定膜PDL可以完全地填充第三接触孔CNT3。像素限定膜PDL还可以填充通路层165的具有相对小的高度的第二区域165_2，并且因此可以补偿通路层165的第二区域165_2中的高度差。
根据图6至图15的示例性实施例，无需用于形成布线焊盘WPD的接触电极的附加掩模工艺。因此，减少了所需的掩模工艺的数量，并且改善了制造工艺的工艺效率。
在下文中将描述本发明构思的其他示例性实施例，主要集中于与图1至图15的示例性实施例的差异。
图16的显示装置与图6的显示装置的不同之处在于数据导电层140_1的结构。图16的显示装置与图6的显示装置的不同之处还在于位于焊盘区PDA中的绝缘层的堆叠结构。
参照图16，数据导电层140_1不包括数据覆层142。数据导电层140_1包括数据导电金属层141，数据导电金属层141包括数据基体层141b和数据主金属层141a。如在图16的示例性实施例中所示，数据主金属层141a可以直接设置在数据基体层141b上。然而，数据导电层140_1不包括设置在数据导电金属层141上的数据覆层142。数据导电层140_1的顶表面由数据主金属层141a形成。
层间绝缘膜163a不具有台阶结构。例如，层间绝缘膜163a的厚度在焊盘区PDA和显示区DPA二者中基本上相同。
钝化层164a设置在显示区DPA上并设置在焊盘区PDA中。钝化层164a具有在不同区域中具有不同厚度的台阶结构。例如，在示例性实施例中，钝化层164a可以包括位于显示区DPA中的第三部分164a_3和位于焊盘区PDA中的第四部分164a_4。如在图16的示例性实施例中所示，第四部分164a_4可以具有比第三部分164a_3的厚度小的厚度。钝化层164a的第四部分164a_4可以位于非显示区NDA中，诸如至少靠近栅极导电层130的位于焊盘区PDA中的部分。第二台阶部分STP2可以限定在第三部分164a_3和第四部分164a_4之间。
在其中钝化层164a在靠近栅极导电层130的位于焊盘区PDA中的部分处相对薄的示例性实施例中，可以容易地暴露布线焊盘WPD的接触电极。同时，由无机材料形成的钝化层164a可以具有反映任何下方的台阶结构的表面形状。在该实施例中，可以比较如从不存在任何下方的台阶结构的相同平坦参考表面(例如，层间绝缘膜163a的顶表面)测量的钝化层164a的部分的厚度。
通路层165a可以不设置在焊盘区PDA中。因此，通路层165a可以包括具有第一高度的第一区域165a_1和具有比第一高度小的第二高度的第二区域165a_2。如在图16的示例性实施例中所示，第二区域165a_2可以位于显示区DPA的与焊盘区PDA相邻的部分上，并且第一区域165a_1可以位于显示区DPA的其他部分上。然而，通路层165a通过不包括具有第三高度的第三区域而不同于图5的示例性实施例。通路层165的面对焊盘区PDA的一侧可以与钝化层164a的第二台阶部分STP2的对齐。此外，形成焊盘开口PDOP的钝化层164a和层间绝缘膜163a可以在焊盘开口PDOP中彼此对齐。
图17至图21是示出了制作图16的显示装置的方法的工艺的截面图。
在第一基板110上形成图案化的下金属层120，图案化的缓冲层161、半导体层150、栅极绝缘膜162和栅极导电层130，以及层间绝缘膜163a，并且形成第一接触孔CNT1和第二接触孔CNT2的工艺与图6至图9的它们相应的对应部分相同。
参照图17，在层间绝缘膜163a上形成图案化的数据导电层140_1。数据导电层140_1通过不包括数据覆层142(例如，设置在数据主金属层141a上方)而不同于图10的数据导电层140。数据主金属层141a形成数据导电层140的顶表面。数据导电层140_1以与图10的数据导电层140基本上相同的方式形成，并且因此将省略其详细描述。
参照图18，在其中形成有数据导电层140_1的层间绝缘膜163a上形成钝化层164a。如在图18的示例性实施例中所示，钝化层164a可以形成在整个显示区DPA和焊盘区PDA上。在钝化层164a上形成图案化的通路层165a。在图16至图21的示例性实施例中，与在图6至图15的示例性实施例中不同，直接在钝化层164a上形成通路层165a，而不蚀刻钝化层164a。因此，钝化层164a可以设置在整个焊盘区PDA以及整个显示区DPA上。
在示例性实施例中，通路层165a可以大体上具有平坦的表面，并且可以在不同区域中具有不同高度。例如，通路层165的高度可以在焊盘区PDA中比在显示区DPA中要小。
通路层165a可以包括第三开口OP3和第四开口OP4，第三开口OP3暴露钝化层164a的位于源极电极SEL上的部分，第四开口OP4暴露钝化层164a的位于栅极导电层130的位于焊盘区PDA中的部分上的一部分。
在示例性实施例中，通路层165a可以包含包括光敏材料的有机材料，并且可以通过施加用于形成通路层165a的有机材料层并且使有机材料层经受曝光和显影工艺以形成开口来形成。可以通过使用半色调掩模或狭缝掩模来形成在不同区域中具有不同高度的通路层165a。
数据导电层140_1不包括数据覆层。然而，因为数据导电层140_1被钝化层164a覆盖，所以当施加通路层165a时，通路层165a和数据导电层140_1不置为彼此直接接触。因此，可以防止当通路层165a和数据导电金属层141彼此直接接触时可能导致的任何腐蚀缺陷。
之后，参照图19，执行“整个表面”蚀刻工艺，以去除钝化层164a的被第三开口OP3暴露的部分，并去除钝化层164a的被第四开口OP4暴露的部分。因此，形成暴露源极电极SEL的表面的第三接触孔CNT3，并且暴露层间绝缘膜163a的位于第一栅极导电层130的位于焊盘区PDA中的部分上的一部分。在示例性实施例中，“整个表面”蚀刻工艺可以是干蚀刻工艺。通路层165a的被“整个表面”蚀刻工艺暴露的部分也可以与钝化层164a一起被蚀刻，使得可以减小通路层165a的高度或厚度。可以在层间绝缘膜163a的被第四开口OP4暴露的部分上进一步执行部分蚀刻工艺，使得在焊盘区PDA中可以进一步减小层间绝缘膜163a的厚度。例如，由于图19的“整个表面”和部分蚀刻工艺，层间绝缘膜163a可以变得在栅极导电层130的位于焊盘区PDA中的部分上比在栅极导电层130的位于显示区DPA中的部分上要薄。然而，栅极导电层130的位于焊盘区PDA中的部分仍被层间绝缘膜163a覆盖并且未被暴露。通过减小层间绝缘膜163a的位于焊盘区PDA中的厚度，可以进一步有效地执行用于暴露栅极导电层130的位于焊盘区PDA中的部分的后续“整个表面”蚀刻工艺。
参照图20，在通路层165a上形成图案化的像素电极PXE。像素电极PXE可以通过掩模工艺来形成。例如，在通路层165a的整个表面上沉积用于形成像素电极PXE的材料层。用于形成像素电极PXE的材料可以甚至沉积在第三接触孔CNT3中，并且因此可以连接到源极电极SEL。
在用于形成像素电极PXE的材料层上施加光致抗蚀剂层，并且然后使光致抗蚀剂层经受曝光和显影工艺，以形成具有用于形成像素电极PXE的形状的光致抗蚀剂图案PR3。之后，通过使用光致抗蚀剂图案PR3作为蚀刻掩模来蚀刻用于形成像素电极PXE的材料层。可以通过湿蚀刻来蚀刻用于形成像素电极PXE的材料层。然而，本发明构思的示例性实施例不限于此。栅极导电层130的位于焊盘区PDA中的部分由层间绝缘膜163a的具有减小的厚度的部分来覆盖和保护。因此，防止了栅极导电层130的位于焊盘区PDA中的部分与在蚀刻像素电极PXE中使用的蚀刻剂接触并被其损坏。
参照图21，利用留在像素电极PXE上的光致抗蚀剂图案PR3执行“整个表面”蚀刻工艺，由此从栅极导电层130的位于焊盘区PDA中的部分上方去除层间绝缘膜163，以暴露栅极导电层130，诸如栅极覆层132。
栅极导电层130的位于焊盘区PDA中的被暴露部分可以用作布线焊盘WPD。在图17至图21的示例性实施例中，通过单个掩模工艺与栅极导电金属层131一起形成的栅极覆层132可以用作布线焊盘WPD的接触电极。因此，无需用于形成布线焊盘WPD的接触电极的附加掩模工艺，并且因此改善了工艺效率。
同时，在“整个表面”蚀刻工艺期间，像素电极PXE被光致抗蚀剂图案PR3覆盖和保护。然而，未被光致抗蚀剂图案PR3覆盖的通路层165a可以被暴露，并且可以与层间绝缘膜163a一起被部分地蚀刻。因此，可以减小通路层165a的被暴露部分的高度或厚度。因此，通路层165a可以具有在不同区域中具有不同高度的台阶结构。通路层165a的被位于显示区DPA中的像素电极PXE覆盖的第一区域165a_1可以具有第一高度，并且通路层165a的未被像素电极PXE覆盖的第二区域165a_2可以具有比第一高度小的第二高度。可以通过“整个表面”蚀刻工艺从焊盘区PDA完全地去除在焊盘区PDA中具有相对小的厚度的通路层165a。一旦从焊盘区PDA去除了通路层165a，钝化层164a被暴露。由于图21的“整个表面”蚀刻工艺，钝化层164a的厚度也减小，使得钝化层164a可以分为第三部分164a_3和第四部分164a_4。如在图21的示例性实施例中所示，钝化层164a的第三部分164a_3可以设置在显示区DPA中，并且钝化层164a的第四部分164a_4可以设置在显示区DPA的边缘上以及焊盘区PDA的部分上。第二台阶部分STP2可以限定在第三部分164a_3和第四部分164a_4之间。诸如通过灰化或剥离工艺去除光致抗蚀剂图案PR3。
参照图16，在其中形成有像素电极PXE的通路层165a上形成图案化的像素限定膜PDL。像素限定膜PDL可以包含例如包括光敏材料的有机材料。在该实施例中，可以通过施加用于形成像素限定膜PDL的有机材料层并且使有机材料层经受曝光和显影工艺来形成像素限定膜PDL。
像素限定膜PDL可以沿着像素PX的边界形成，并且可以与像素电极PXE部分地交叠。像素限定膜PDL可以形成为与第三接触孔CNT3交叠。在其中像素电极PXE不是完全地填充第三接触孔CNT3而是仅部分地填充第三接触孔CNT3的实施例中，像素限定膜PDL可以完全地填充第三接触孔CNT3。像素限定膜PDL还可以填充通路层165a的具有相对小的高度的第二区域165a_2，并且因此可以补偿在通路层165a的第二区域165a_2中的高度差。
根据图17至图21的示例性实施例，无需用于形成布线焊盘WPD的接触电极的附加掩模工艺。另外，在其中不存在设置在数据导电层140_1中的数据覆层的示例性实施例中，防止数据导电层140_1的数据导电金属层141与通路层165a直接接触，并且因此可以防止腐蚀缺陷。另外，因为可以在无需使用附加掩模的情况下通过使用通路层165a的第三开口OP3来蚀刻钝化层164a，所以减少了所需的掩模工艺的数量，并且因此进一步改善了工艺效率。
在结束详细描述时，本领域技术人员将理解，可以在不实质上脱离本发明构思的原理的情况下对示例性实施例进行许多变型和修改。因此，本发明构思的所公开的示例性实施例仅在一般性和描述性意义上被使用，并且不是出于限制的目的被使用。

Claims (20)

1.一种显示装置，其中，所述显示装置包括：
基板，包括显示区和焊盘区；
栅极导电层，设置在所述基板上，所述栅极导电层包括：
栅极导电金属层和设置在所述栅极导电金属层上的栅极覆层；并且
所述栅极导电层形成设置在所述显示区中的栅极电极和设置在所述焊盘区中的布线焊盘；
层间绝缘膜，设置在所述栅极导电层上并覆盖所述栅极电极，其中，所述布线焊盘被焊盘开口暴露；
数据导电层，在所述显示区中设置在所述层间绝缘膜上，所述数据导电层包括源极电极和漏极电极；
钝化层，设置在所述数据导电层上并覆盖所述源极电极和所述漏极电极；
通路层，设置在所述钝化层上；以及
像素电极，设置在所述通路层上，所述像素电极通过穿透所述通路层和所述钝化层的接触孔连接到所述源极电极，
其中，
所述通路层包括在所述显示区中与所述像素电极交叠的第一区域和在所述显示区中与所述像素电极不交叠且具有比所述第一区域的高度小的高度的第二区域。
2.根据权利要求1所述的显示装置，其中：
所述焊盘开口由所述层间绝缘膜和所述通路层形成；并且
所述层间绝缘膜和所述通路层形成所述焊盘开口的对齐的内侧壁。
3.根据权利要求2所述的显示装置，其中，所述钝化层不设置在所述焊盘区中。
4.根据权利要求3所述的显示装置，其中，所述通路层在所述焊盘区中直接设置在所述层间绝缘膜上。
5.根据权利要求2所述的显示装置，其中：
所述通路层还包括设置在所述焊盘区中的第三区域；并且
所述第三区域具有比所述第二区域的所述高度小的高度。
6.根据权利要求5所述的显示装置，其中：
所述层间绝缘膜包括设置在所述显示区中的第一部分和设置在所述焊盘区中并具有比所述第一部分的厚度小的厚度的第二部分；并且
所述第二部分与所述通路层的所述第三区域交叠。
7.根据权利要求1所述的显示装置，其中：
所述焊盘开口由所述层间绝缘膜和所述钝化层形成；并且
所述层间绝缘膜和所述钝化层形成所述焊盘开口的对齐的内侧壁。
8.根据权利要求7所述的显示装置，其中，所述通路层不设置在所述焊盘区中。
9.根据权利要求7所述的显示装置，其中，所述钝化层包括设置在所述显示区中的第三部分和设置在所述焊盘区中并具有比所述第三部分的厚度小的厚度的第四部分。
10.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
像素限定膜，设置在所述像素电极上，并且填充所述通路层的所述第二区域。
11.根据权利要求1所述的显示装置，其中，所述栅极覆层包括从氧化锌铟膜、氧化铟锌膜、氧化铟锡膜和钛/钼/氧化铟锡膜中选择的至少一种。
12.根据权利要求11所述的显示装置，其中，所述栅极导电金属层包括从所述栅极覆层下方接触所述栅极覆层的栅极主金属层，所述栅极主金属层包括铜。
13.一种制作显示装置的方法，其中，所述方法包括：
形成包括显示区和焊盘区的基板；
在所述基板上形成栅极导电层，所述栅极导电层包括栅极导电金属层和沉积在所述栅极导电金属层上的栅极覆层，所述栅极导电层形成设置在所述显示区中的栅极电极和设置在所述焊盘区中的布线焊盘；
在所述栅极导电层上形成层间绝缘膜；
在所述层间绝缘膜上形成数据导电层，所述数据导电层包括设置在所述显示区中的源极电极和漏极电极；
在所述数据导电层上形成钝化层；
在所述钝化层上形成通路层，所述通路层包括在所述显示区中与所述源极电极交叠的第一开口和在所述焊盘区中与所述布线焊盘交叠的第二开口；
在所述通路层上形成用于形成像素电极的第一材料层，在所述第一材料层上形成第一掩模图案，并通过使用所述第一掩模图案来蚀刻所述第一材料层；以及
通过利用所述第一掩模图案的剩余部分来蚀刻与所述布线焊盘交叠的所述层间绝缘膜，暴露所述布线焊盘。
14.根据权利要求13所述的方法，其中，所述利用所述第一掩模图案的所述剩余部分来蚀刻所述层间绝缘膜是由整个表面蚀刻工艺执行。
15.根据权利要求14所述的方法，其中，通过所述整个表面蚀刻工艺来蚀刻所述通路层的未被所述第一掩模图案覆盖的部分，并且所述通路层被分为与所述像素电极交叠的第一区域和与所述像素电极不交叠且具有比所述第一区域的高度小的高度的第二区域。
16.根据权利要求13所述的方法，其中，所述形成所述钝化层包括：
在所述数据导电层上形成第二材料层；
在所述第二材料层上形成第二掩模图案，以暴露所述焊盘区和所述第二材料层的与所述源极电极交叠的部分；以及
通过使用所述第二掩模图案来蚀刻所述钝化层。
17.根据权利要求16所述的方法，其中，在所述蚀刻所述钝化层期间，蚀刻所述层间绝缘膜的位于所述焊盘区中的部分，以将所述层间绝缘膜分为设置在所述显示区中的第一部分和设置在所述焊盘区中并具有比所述第一部分的厚度小的厚度的第二部分。
18.根据权利要求13所述的方法，其中，所述方法还包括：
在所述钝化层的未被蚀刻的部分上形成所述通路层；以及
通过执行整个表面蚀刻工艺来去除所述钝化层的被所述通路层的所述第二开口暴露的部分。
19.根据权利要求13所述的方法，其中，所述栅极覆层包括从氧化锌铟膜、氧化铟锌膜、氧化铟锡膜和钛/钼/氧化铟锡膜中选择的至少一种。
20.根据权利要求19所述的方法，其中，所述栅极导电金属层包括从所述栅极覆层下方与所述栅极覆层接触并包括铜的栅极主金属层。
CN202010732862.9A 2019-07-29 2020-07-27 显示装置及制作显示装置的方法 Pending CN112310164A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0091444 2019-07-29
KR1020190091444A KR20210014233A (ko) 2019-07-29 2019-07-29 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN112310164A true CN112310164A (zh) 2021-02-02

Family

ID=74259270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010732862.9A Pending CN112310164A (zh) 2019-07-29 2020-07-27 显示装置及制作显示装置的方法

Country Status (3)

Country Link
US (1) US11574970B2 (zh)
KR (1) KR20210014233A (zh)
CN (1) CN112310164A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554696B (zh) * 2020-05-13 2024-03-29 京东方科技集团股份有限公司 全反射型显示基板及其制作方法、全发射型显示装置
KR20220010622A (ko) * 2020-07-16 2022-01-26 삼성디스플레이 주식회사 표시 장치
KR20220010681A (ko) * 2020-07-17 2022-01-26 삼성디스플레이 주식회사 표시 장치
KR20230016080A (ko) * 2021-07-22 2023-02-01 삼성디스플레이 주식회사 표시 장치
KR20240040138A (ko) * 2022-09-20 2024-03-28 삼성디스플레이 주식회사 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101177580B1 (ko) 2005-12-29 2012-08-27 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR101801974B1 (ko) 2009-12-31 2017-11-28 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 액정표시장치 및 이들의 제조방법
KR101815256B1 (ko) 2011-06-28 2018-01-08 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR101881895B1 (ko) 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102220787B1 (ko) 2014-09-17 2021-02-26 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN105929615B (zh) 2016-06-21 2019-05-03 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及液晶面板
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6698486B2 (ja) 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
KR102592857B1 (ko) 2016-12-16 2023-10-24 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
KR20210014233A (ko) 2021-02-09
US11574970B2 (en) 2023-02-07
US20210036076A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
CN112542437B (zh) 显示装置
CN112542087B (zh) 显示装置
CN112310164A (zh) 显示装置及制作显示装置的方法
CN113130548B (zh) 显示装置及其制造方法
EP4050654A1 (en) Display device
US12041830B2 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
CN112242423A (zh) 显示设备
CN113540160A (zh) 发光显示装置和发光显示装置的制造方法
US20230053184A1 (en) Display device and method of fabricating the same
CN113497108A (zh) 显示装置
CN114270523A (zh) 显示装置
US20250031525A1 (en) Display device and method of fabricating the same
US20250056978A1 (en) Display device and method for manufacturing the same
KR20230033058A (ko) 표시 장치 및 표시 장치의 제조 방법
US20240122006A1 (en) Display device and method of fabricating the same
CN117881233A (zh) 显示装置和制造其的方法
KR20240007844A (ko) 표시 장치
KR20240051008A (ko) 표시 장치 및 이의 제조 방법
KR20230050519A (ko) 표시 패널 및 이의 제조 방법
KR20240013945A (ko) 표시 장치 및 이의 제조 방법
KR20240036745A (ko) 표시 장치 및 이의 제조 방법
KR20230143218A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination