[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112289352B - 具有ecc功能的mram系统及其操作方法 - Google Patents

具有ecc功能的mram系统及其操作方法 Download PDF

Info

Publication number
CN112289352B
CN112289352B CN201910678832.1A CN201910678832A CN112289352B CN 112289352 B CN112289352 B CN 112289352B CN 201910678832 A CN201910678832 A CN 201910678832A CN 112289352 B CN112289352 B CN 112289352B
Authority
CN
China
Prior art keywords
data
mram
register set
ecc circuit
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910678832.1A
Other languages
English (en)
Other versions
CN112289352A (zh
Inventor
戴瑾
夏文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Information Technologies Co ltd
Original Assignee
Shanghai Information Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Information Technologies Co ltd filed Critical Shanghai Information Technologies Co ltd
Priority to CN201910678832.1A priority Critical patent/CN112289352B/zh
Publication of CN112289352A publication Critical patent/CN112289352A/zh
Application granted granted Critical
Publication of CN112289352B publication Critical patent/CN112289352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种具有ECC功能的MRAM系统，包括MRAM、ECC电路和寄存器组，寄存器组设置在MRAM和ECC电路之间，并与MRAM和ECC电路电连接，寄存器组，用于从MRAM读出数据，并将读出数据存入寄存器组中；ECC电路，用于与寄存器组同时从MRAM读出数据；在MRAM写回数据时，用于将写回数据与存入寄存器组中的数据进行比较，对数据错误进行检查和矫正。本发明能够在进行写操作的同时检测被写入比特的状态、MRAM可靠性高、降低写功耗并且对芯片速度、设计复杂性没有影响。

Description

具有ECC功能的MRAM系统及其操作方法
技术领域
本发明涉及MRAM技术领域，尤其涉及一种具有ECC功能的MRAM系统及其操作方法。
背景技术
MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容，MRAM可以和逻辑电路集成到一个芯片中。磁性隧道结的MRAM被认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。
MRAM的原理，是基于磁性隧道结(MTJ)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1和图2所示。下面的一层铁磁材料是具有固定磁化方向的参考层13，上面的铁磁材料是可变磁化方向的记忆层11，记忆层11的磁化方向可以和参考层13相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层12，但是磁性隧道结的电阻和可变磁化层的磁化方向有关。记忆层11和参考层13的磁化方向相平行时电阻低，如图1；反平行时电阻高，如图2。
读取MRAM的过程就是对磁性隧道结的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过磁性隧道结进行写操作。一个自下而上的电流把可变磁化层置成与固定层反平行的方向。自上而下的电流把它置成平行的方向。
MRAM的读出电路需要检测MRAM记忆单元的电阻。由于磁性隧道结的电阻可能会因为生产工艺、读写次数、温度等原因漂移，从而导致数据错误(读出的数据比特与之前最近一次写入的数据比特相反)。为解决这一问题，可以加入错误检测和矫正电路(ECC，ErrorChecking and Correcting)，对一个字的数据进行编码，加入一些校验位比特，从而对数据错误进行检测和矫正。
目前接近量产的各个厂家的MRAM技术，虽然读写功耗都比闪存低很多，但写入功耗仍然比较大，写电流偏高，如果取代DRAM或者SRAM还不太理想。特别是，现在的写入技术，能量的浪费非常之大：如果需要在某个比特写1，该比特有一半的可能性已经是一个1，不需要再耗费能量了。然而写电路无法知道该比特之前的状态，所以无论之前的状态是1还是0，一个常见的作法是作一次写操作。在统计学的意义上，一半的能量就这样浪费了。
为了减少写入能量浪费，业界已经开始研究写入状态检测电路，能够在进行写操作的同时检测被写入比特的状态，一旦检测到该比特的状态已经到达目标值，立即终止写操作。这样的写入状态检测电路，能够大幅度降低写功耗。
美国专利US20180061466是目前业界最先进的设想。它提出：在MRAM中增加一个写状态检测电路，当检测到被写入的比特已经达到目标状态时，提前终止写操作。需要一个参考单元，具有一个参考电阻。写检测电路，通过比较被写入单元的电阻和参考电阻，决定它当时的状态。具体的实施方法，是给参考单元施加被写入单元同样的电压，比较写入回路上相同的一个点的电位。被写入单元的电阻不同，必然导致电路分压不同，造成被检测点上点位的变化。上述专利实现过于复杂，且有漏洞。
因此，有必要设计一种能够支持MRAM、在进行写操作的同时检测被写入比特的状态、MRAM可靠性高、降低写功耗并且对芯片速度、设计复杂性没有影响的具有ECC功能的MRAM系统及其操作方法。
发明内容
针对现有技术的缺陷，本发明的目的是提供一种具有ECC功能的MRAM系统，本发明能够支持MRAM、在进行写操作的同时检测被写入比特的状态、MRAM可靠性高、降低写功耗并且对芯片速度、设计复杂性没有影响。
本发明公开了一种具有ECC功能的MRAM系统，包括MRAM、ECC电路和寄存器组，所述寄存器组设置在所述MRAM和所述ECC电路之间，并与所述MRAM和所述ECC电路电连接，
所述寄存器组，用于从所述MRAM读出数据，并将读出数据存入所述寄存器组中；
所述ECC电路，用于与所述寄存器组同时从所述MRAM读出数据；在所述MRAM写回数据时，用于将写回数据与存入寄存器组中的数据进行比较，对数据错误进行检查和矫正。
进一步地，所述ECC电路通过对一个字的数据进行编码并加入校验位比特，实现对数据错误进行检查和矫正。
进一步地，当写回数据与存入寄存器组中的数据一样，不需要将数据写回到MRAM中；当写回数据与存入寄存器组中的数据不一样，需要将数据写回到MRAM中。
相应地，本发明还公开了一种具有ECC功能的MRAM系统的操作方法，包括如下步骤：
步骤1：寄存器组，从所述MRAM读出数据，用于将读出数据存入所述寄存器组中；
步骤2：ECC电路，用于与所述寄存器组同时从所述MRAM读出数据，在MRAM写回数据时，将写回数据与存入寄存器组中的数据进行比较，对数据错误进行检查和矫正。
进一步地，所述步骤2中的所述ECC电路通过对一个字的数据进行编码并加入校验位比特，实现对数据错误进行检查和矫正。
进一步地，所述步骤2中，当写回数据与存入寄存器组中的数据一样，不需要将数据写回到MRAM中；
所述步骤2中，当写回数据与存入寄存器组中的数据不一样，需要将数据写回到MRAM中。
实施本发明，具有如下有益效果：
(1)本发明的具有ECC功能的MRAM系统的操作方法，能够支持磁性随机存储器，在进行写操作的同时检查被写入比特的状态，磁性随机存储器的可靠性高、降低写功耗；
(2)本发明的具有ECC功能的MRAM系统的操作方法，提高bit的可靠性，该写状态检测方法对芯片的速度，设计的复杂性没有影响；
(3)本发明的具有ECC功能的MRAM系统的操作方法，在写数据时，从错误检查和纠正电路编码后的数据与寄存器组中的数据进行比较，不相同的比特，真正地写回磁性随机存储器，该方法简单，能够有效地降低写磁性随机存储器的频率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为磁性随机存储器的记忆层和参考层的磁化方向相平行的结构示意图；
图2为磁性随机存储器的记忆层和参考层的磁化方向反平行的结构示意图；
图3为本发明的具有ECC功能的MRAM系统结构示意图。
其中，图中对应的附图标记为：11-记忆层，12-隧道势垒层，13-参考层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本发明实施例提供了一种具有ECC功能的MRAM系统，包括MRAM、ECC电路和寄存器组，所述寄存器组设置在所述MRAM和所述ECC电路之间，并与所述MRAM和所述ECC电路电连接，
所述寄存器组，用于从所述MRAM读出数据，并将读出数据存入所述寄存器组中；
所述ECC电路，用于与所述寄存器组同时从所述MRAM读出数据；在所述MRAM写回数据时，用于将写回数据与存入寄存器组中的数据进行比较，对数据错误进行检查和矫正。
所述ECC电路通过对一个字的数据进行编码并加入校验位比特，实现对数据错误进行检查和矫正。
当写回数据与存入寄存器组中的数据一样，不需要将数据写回到MRAM中；当写回数据与存入寄存器组中的数据不一样，需要将数据写回到MRAM中。
所述寄存器组可以设有控制参数和状态参数。
实施例2
在上述实施例1的基础上，本发明还提供了一种具有ECC功能的MRAM系统的操作方法，包括如下步骤：
步骤1：寄存器组，从所述MRAM读出数据，用于将读出数据存入所述寄存器组中；
步骤2：ECC电路，用于与所述寄存器组同时从所述MRAM读出数据，在MRAM写回数据时，将写回数据与存入寄存器组中的数据进行比较，对数据错误进行检查和矫正。
所述步骤2中的所述ECC电路通过对一个字的数据进行编码并加入校验位比特，实现对数据错误进行检查和矫正。
所述步骤2中，当写回数据与存入寄存器组中的数据一样，不需要将数据写回到MRAM中；
所述步骤2中，当写回数据与存入寄存器组中的数据不一样，需要将数据写回到MRAM中。
实施本发明，具有如下有益效果：本发明的具有ECC功能的MRAM系统的操作方法，能够支持磁性随机存储器，在进行写操作的同时检查被写入比特的状态，磁性随机存储器的可靠性高、降低写功耗；提高bit的可靠性，该写状态检测方法对芯片的速度，设计的复杂性没有影响；在写数据时，从错误检查和纠正电路编码后的数据与寄存器组中的数据进行比较，不相同的比特，真正地写回磁性随机存储器，该方法简单，能够有效地降低写磁性随机存储器的频率。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种具有ECC功能的MRAM系统，其特征在于，包括MRAM、ECC电路和寄存器组，所述寄存器组设置在所述MRAM和所述ECC电路之间，并与所述MRAM和所述ECC电路电连接，
所述寄存器组，用于从所述MRAM读出数据，并将读出数据存入所述寄存器组中；
所述ECC电路，用于与所述寄存器组同时从所述MRAM读出数据；在所述MRAM写回数据时，用于将写回数据与存入寄存器组中的数据进行比较，所述ECC电路通过对一个字的数据进行编码并加入校验位比特，实现对数据错误进行检查和矫正；
当写回数据与存入寄存器组中的数据一样，不需要将数据写回到MRAM中；当写回数据与存入寄存器组中的数据不一样，需要将数据写回到MRAM中。
2.一种具有ECC功能的MRAM系统的操作方法，其特征在于，包括如下步骤：
步骤1：寄存器组，从所述MRAM读出数据，用于将读出数据存入所述寄存器组中；
步骤2：ECC电路，用于与所述寄存器组同时从所述MRAM读出数据，在MRAM写回数据时，将写回数据与存入寄存器组中的数据进行比较，所述ECC电路通过对一个字的数据进行编码并加入校验位比特，实现对数据错误进行检查和矫正；当写回数据与存入寄存器组中的数据一样，不需要将数据写回到MRAM中；当写回数据与存入寄存器组中的数据不一样，需要将数据写回到MRAM中。
CN201910678832.1A 2019-07-25 2019-07-25 具有ecc功能的mram系统及其操作方法 Active CN112289352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910678832.1A CN112289352B (zh) 2019-07-25 2019-07-25 具有ecc功能的mram系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910678832.1A CN112289352B (zh) 2019-07-25 2019-07-25 具有ecc功能的mram系统及其操作方法

Publications (2)

Publication Number Publication Date
CN112289352A CN112289352A (zh) 2021-01-29
CN112289352B true CN112289352B (zh) 2023-10-03

Family

ID=74419370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910678832.1A Active CN112289352B (zh) 2019-07-25 2019-07-25 具有ecc功能的mram系统及其操作方法

Country Status (1)

Country Link
CN (1) CN112289352B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819054A (zh) * 2005-02-08 2006-08-16 尔必达存储器股份有限公司 半导体存储装置及其写入方法
CN102063340A (zh) * 2011-01-19 2011-05-18 西安交通大学 一种提高磁电阻随机存储器高速缓存抗错能力的方法
CN103268292A (zh) * 2013-06-13 2013-08-28 江苏大学 一种延长非易失外存寿命的方法及高速长寿外存系统
CN104503707A (zh) * 2014-12-24 2015-04-08 华为技术有限公司 读取数据的方法以及装置
CN107195329A (zh) * 2017-05-17 2017-09-22 西安紫光国芯半导体有限公司 在读操作时纠正dram中存储阵列的错误的方法以及dram
US10115444B1 (en) * 2017-08-09 2018-10-30 Qualcomm Incorporated Data bit inversion tracking in cache memory to reduce data bits written for write operations

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288311A (ja) * 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819054A (zh) * 2005-02-08 2006-08-16 尔必达存储器股份有限公司 半导体存储装置及其写入方法
CN102063340A (zh) * 2011-01-19 2011-05-18 西安交通大学 一种提高磁电阻随机存储器高速缓存抗错能力的方法
CN103268292A (zh) * 2013-06-13 2013-08-28 江苏大学 一种延长非易失外存寿命的方法及高速长寿外存系统
CN104503707A (zh) * 2014-12-24 2015-04-08 华为技术有限公司 读取数据的方法以及装置
CN107195329A (zh) * 2017-05-17 2017-09-22 西安紫光国芯半导体有限公司 在读操作时纠正dram中存储阵列的错误的方法以及dram
US10115444B1 (en) * 2017-08-09 2018-10-30 Qualcomm Incorporated Data bit inversion tracking in cache memory to reduce data bits written for write operations

Also Published As

Publication number Publication date
CN112289352A (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
US6704230B1 (en) Error detection and correction method and apparatus in a magnetoresistive random access memory
Kang et al. Yield and reliability improvement techniques for emerging nonvolatile STT-MRAM
CN102272847B (zh) 在磁性隧道结元件处读取及写入数据的系统及方法
US7688617B2 (en) MRAM and operation method of the same
US10868079B2 (en) Magnetic detection circuit, MRAM and operation method thereof
US8416612B2 (en) Memory and data processing method
CN107437435A (zh) 半导体存储器件及其操作方法
US10338835B2 (en) Memory device
US11600353B2 (en) Test method for memory device, operation method of test device testing memory device, and memory device with self-test function
Hong et al. Ternary cache: Three-valued MLC STT-RAM caches
US10204700B1 (en) Memory systems and methods of operating semiconductor memory devices
CN107516545A (zh) 一种mram芯片及其自测试方法
US9653182B1 (en) Testing method, manufacturing method, and testing device of memory device
CN107516539A (zh) 一种mram芯片及其自刷新方法
CN112289352B (zh) 具有ecc功能的mram系统及其操作方法
US7266732B2 (en) MRAM with controller
Wang et al. Adaptive MRAM write and read with MTJ variation monitor
JP2010080006A (ja) 磁気メモリの試験方法および試験装置
US11062788B2 (en) STT-MRAM failed address bypass circuit and STT-MRAM device including same
CN111899783B (zh) 一种利用写检测的高速mram芯片及其数据读写方法
CN110660422A (zh) 一种配合纠错磁性随机存储器使用的缓存系统
KR101773660B1 (ko) 메모리 내부의 자체 에러 검출을 통한 선택적 리프레시를 이용한 메모리 제어 방법, 장치 및 시스템
CN111951876B (zh) 具有写检测功能和动态冗余的mram芯片及其数据读写方法
CN111863059A (zh) 具有动态冗余功能的mram芯片
CN110097904B (zh) 使用打磨参考单元的mram电路及其读写方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant