[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112287633B - 一种面向模拟ic有源器件的对称约束检测方法及系统 - Google Patents

一种面向模拟ic有源器件的对称约束检测方法及系统 Download PDF

Info

Publication number
CN112287633B
CN112287633B CN202011160909.5A CN202011160909A CN112287633B CN 112287633 B CN112287633 B CN 112287633B CN 202011160909 A CN202011160909 A CN 202011160909A CN 112287633 B CN112287633 B CN 112287633B
Authority
CN
China
Prior art keywords
base block
initial layer
layer base
mos
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011160909.5A
Other languages
English (en)
Other versions
CN112287633A (zh
Inventor
李琳
刘浩杰
郭东辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University
Original Assignee
Xiamen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University filed Critical Xiamen University
Priority to CN202011160909.5A priority Critical patent/CN112287633B/zh
Publication of CN112287633A publication Critical patent/CN112287633A/zh
Application granted granted Critical
Publication of CN112287633B publication Critical patent/CN112287633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明给出了一种面向模拟IC有源器件的对称约束检测方法及系统,包括根据模拟IC的网表,对两个MOS器件之间的连接权重使用变量表示并对变量进行赋值,根据网表中两个MOS器件之间的连接状态使用所述变量进行编码,得到器件互连矢量,根据预设的初层基块互连矢量编码查找表识别出模拟IC初层基块的对称约束关系;根据得到的初层基块检测得到两两相邻的初层基块,求出两个相邻的初层基块的互连矢量,并根据预设的高层基块互连矢量编码查找表检测出模拟IC中高层基块中具有对称约束的器件组。本发明能在模拟IC网表层级中有效的检测出模拟IC中有源器件的对称约束,对于模拟IC版图设计提供了更加准确的对称约束指导。

Description

一种面向模拟IC有源器件的对称约束检测方法及系统
技术领域
本发明涉及集成电路技术领域,尤其是一种面向模拟IC有源器件的对称约束检测方法及系统。
背景技术
现如今大多数模拟集成电路(Integrated Circuit,IC)设计是由相关人员纯手工设计完成,并手工绘制版图,致使模拟IC设计的周期变长。无法满足如今微电子技术的发展需求。因此模拟IC要利用计算机辅助设计,实现模拟IC自动化过程。虽然在模拟IC领域中已经使用不少EDA方法来进行辅助设计,相较于数字IC而言存在较大的提升空间,模拟IC设计仍然是高度人工手动的工作。
模拟IC设计难度较高,主要表现为:抗干扰性差;电路性能灵活性高;性能指标繁琐。由于其复杂的过程,因此在设计模拟IC时,需要考虑的因素很多。相较于数字电路仅有“0”和“1”两个变量便可以表达出数字IC的性能,模拟IC的设计充满了不确定性,这也为模拟IC设计带来了很大的挑战以及漫长的周期。
在模拟IC设计中,通过电路分析获取约束条件和进行模拟IC版图是模拟IC自动化全流程中的基础步骤,约束条件主要有对称性、匹配性、规则性、电流路径和其他的一般布局约束。目前EDA社区提出的一些约束生成方法中,有以下几种方式:基于尺寸调整规则方法;分层布局规则生成结构信号流图;匹配驱动模拟尺寸调整方法;图匹配方法等。
现有的模拟IC设计约束生成方法,虽然可以有效进行电路层级的约束条件的生成,但大多是在电路拓扑图的层次上进行图匹配的检测。在此过程中由于不同的电路拓扑可能具有图同构表示,易产生子图同构的模糊性问题,影响约束检测的准确性,对后续模拟IC电路性能造成影响。
发明内容
本发明提出了一种面向模拟IC有源器件的对称约束检测方法及系统,以解决上文提到的现有技术的缺陷。
在一个方面,本发明提出了一种面向模拟IC有源器件的对称约束检测方法,该方法包括以下步骤:
S1:根据模拟IC的网表,对所述模拟IC中的两个MOS器件之间的连接权重使用变量表示并对变量进行赋值,根据网表中两个MOS器件之间的连接状态使用所述变量进行编码,得到所述两个MOS器件之间的器件互连矢量fvi,j
S2:为模拟IC中的每一种初层基块赋以唯一的器件互连矢量,构成初层基块查找表,利用所述步骤S1中得到的器件互连矢量fvi,j在所述初层基块查找表中进行匹配,若未匹配到与所述fvi,j相同的器件互连矢量,则所述两个MOS器件之间不存在对称约束,若匹配到与所述fvi,j相同的器件互连矢量,则判断所述器件互连矢量对应的初层基块是否能确定对称约束,若是,则输出初层基块对称约束和所述对应的初层基块,若否,则输出所述对应的初层基块;
S3:在所述步骤S2得到的初层基块中检测得到两个相邻的初层基块,利用所述两个相邻的初层基块的器件互连矢量求出所述两个相邻的初层基块之间的基块互连矢量HMX,Y;若未检测到相邻基块互连,则返回上一步的输出;
S4:为模拟IC中的每一种高层基块赋以唯一的基块互连矢量构成高层基块固定编码查找表,利用所述步骤S3中求出的HMX,Y在所述高层基块固定编码查找表中进行匹配,若所述高层基块固定编码查找表中存在某一基块互连矢量的值与所述HMX,Y相等,则判断与HMX,Y对应的高层基块中存在对称约束,并输出高层基块对称约束。
以上方法在模拟IC的网表层级上直接进行处理,避免了因不同的电路拓扑可能具有图同构表示,易产生子图同构的模糊性问题,能在模拟IC网表层级中有效的检测出模拟IC中有源器件的对称约束,对于模拟IC版图设计提供了更加准确的对称约束指导,有助于提高EDA辅助设计过程中的准确性并缩短了模拟IC设计的周期。
在具体的实施例中,所述步骤S1的具体步骤为:根据模拟IC的网表,对MOS器件Mi的p端到MOS器件Mj的q端的连接权重使用变量
Figure BDA0002744203720000031
进行表示,其中p∈{D、G、S},q∈{D、G、S},D、G和S表示MOS器件的D端、G端和S端,对每个所述变量
Figure BDA0002744203720000032
赋以权重值,
Figure BDA0002744203720000033
表示MOS器件Mi的p端到MOS器件Mj的q端的连接状态,当MOS器件Mi的p端到MOS器件Mj的q端存在连接时
Figure BDA0002744203720000034
当MOS器件Mi的p端到MOS器件Mj的q端不存在连接时
Figure BDA0002744203720000035
对MOS器件Mj的q端到MOS器件Mi的p端的连接权重使用变量
Figure BDA0002744203720000036
进行表示,其中q∈{D、G、S},p∈{D、G、S},D、G和S表示MOS器件的D端、G端和S端,对每个所述变量
Figure BDA0002744203720000037
赋以权重值,
Figure BDA0002744203720000038
表示MOS器件Mj的q端到MOS器件Mi的p端的连接状态,当MOS器件Mj的q端到MOS器件Mi的p端存在连接时
Figure BDA0002744203720000039
当MOS器件Mi的p端到MOS器件Mj的q端不存在连接时
Figure BDA00027442037200000310
将MOS器件Mi和MOS器件Mj之间的连接关系的特征向量记为MOS器件Mi和MOS器件Mj之间的器件互连矢量,表示为
fvi,j=(VCi→j,VCj→i)
其中,VCi→j为MOS器件Mi到MOS器件Mj的矢量编码,且
Figure BDA00027442037200000311
VCj→i为MOS器件Mj到MOS器件Mi的矢量编码,且
Figure BDA00027442037200000312
在具体的实施例中,所述步骤S2的具体步骤为:
取不同的器件互连矢量的值对应模拟IC中的不同初层基块,初层基块分为可调初层基块和固定初层基块,并使用可调初层基块与对应的器件互连矢量的值构成初层基块可调编码查找表,使用固定初层基块与对应的器件互连矢量的值构成初层基块固定编码查找表;
根据所述fvi,j=(VCi→j,VCj→i)得到MOS器件Mi和MOS器件Mj之间的器件互连矢量,若fvi,j与所述初层基块固定编码查找表和所述初层基块可调编码查找表中的器件互连矢量的值都不相等,则输出MOS器件Mi和MOS器件Mj之间不对称;
若fvi,j与所述初层基块可调编码查找表中的某个器件互连矢量的值相等,则MOS器件Mi和MOS器件Mj之间的对称约束无法判定,并输出与fvi,j对应的初层基块为MOS器件Mi和MOS器件Mj之间的初层基块;
若fvi,j与所述初层基块固定编码查找表中的某个器件互连矢量的值相等,则MOS器件Mi和MOS器件Mj之间存在对称约束,输出与fvi,j对应的初层基块为MOS器件Mi和MOS器件Mj之间的初层基块,并输出MOS器件Mi和MOS器件Mj的对称约束,记为初层基块对称约束。
在具体的实施例中,所述步骤S3的具体步骤为:利用所述步骤S1-S2检测出所述模拟IC中的固定和可调初层基块后,取初层基块X,在初层基块X的基础上使用相邻初层基块互连检测方法检测与初层基块X相邻的初层基块Y,若存在所述相邻的初层基块Y,根据初层基块X和初层基块Y之间的基块互连矢量的计算公式
Figure BDA0002744203720000041
计算出HMX,Y,其中,MOS器件Mi和MOS器件Mj组成初层基块X,MOS器件Mm和MOS器件Mn组成初层基块Y,fvm,n表示MOS器件Mm和MOS器件Mn之间的器件互连矢量,α为互连参数。
在具体的实施例中,所述初层基块可调编码查找表中包括:电压基准单元I、电压基准单元II、电流镜负载和共源共栅对及其对应的器件互连矢量。
在具体的实施例中,所述初层基块固定编码查找表中包括:电流镜、电平转换单元、差分对和交叉耦合对及其对应的器件互连矢量。
在具体的实施例中,所述高层基块固定编码查找表中包括:共源共栅电流镜、增强型威尔逊电流镜、4-晶体管电流镜和宽摆幅电流镜及其对应的基块互连矢量。
在具体的实施例中,所述使用相邻初层基块互连检测方法检测与初层基块X相邻的初层基块Y的具体方法包括:对已检测到的初层基块中的器件的端口连接进行检索,若检测到初层基块X中的器件Mi的端口与初层基块Y中的器件Mm或Mn有连接关系,且初层基块X中的另一器件Mj的端口与初层基块Y中的另一器件Mn或Mm也有连接关系,则判断初层基块Y为初层基块X的相邻的初层基块。
在具体的实施例中,所述互连参数α的取值方法包括:
当初层基块X中有源器件的S端与初层基块Y中有源器件的D端互连时α=1;
当初层基块X中有源器件的D端与初层基块Y中有源器件的S端互连时α=1;
当初层基块X中有源器件的G端与初层基块Y中有源器件的G端互连时α=1;
除以上三种情况外,α=0。
在具体的实施例中,所述对每个所述变量
Figure BDA0002744203720000051
赋以权重值根据公式
Figure BDA0002744203720000052
其中,p∈{D、G、S},q∈{D、G、S},给端口赋值为D=0,G=1,S=2。
根据本发明的第二方面,提出了一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被计算机处理器执行时实施上述方法。
根据本发明的第三方面,提出一种面向模拟IC有源器件的对称约束检测系统,该系统包括:
初层基块矢量编码单元:配置用于根据模拟IC的网表,对所述模拟IC中的两个MOS器件之间的连接权重使用变量表示并对变量进行赋值,根据网表中两个MOS器件之间的连接状态使用所述变量进行编码,得到所述两个MOS器件之间的器件互连矢量fvi,j
初层基块对称约束检测单元:配置用于为模拟IC中的每一种初层基块赋以唯一的器件互连矢量,构成初层基块查找表,利用所述初层基块矢量编码单元中得到的器件互连矢量fvi,j在所述初层基块查找表中进行匹配,若未匹配到与所述fvi,j相同的器件互连矢量,则所述两个MOS器件之间不存在对称约束,若匹配到与所述fvi,j相同的器件互连矢量,则判断所述器件互连矢量对应的初层基块是否能确定对称约束,若是,则输出初层基块对称约束和所述对应的初层基块,若否,则输出所述对应的初层基块;
高层基块互连矢量计算单元:配置用于在所述初层基块对称约束检测单元得到的初层基块中检测得到两个相邻的初层基块,利用所述两个相邻的初层基块的器件互连矢量求出所述两个相邻的初层基块之间的基块互连矢量HMX,Y;若未检测到相邻基块互连,则返回上一步的输出;
高层基块对称约束检测单元:配置用于为模拟IC中的每一种高层基块赋以唯一的基块互连矢量构成高层基块固定编码查找表,利用所述高层基块互连矢量计算单元中求出的HMX,Y在所述高层基块固定编码查找表中进行匹配,若所述高层基块固定编码查找表中存在某一基块互连矢量的值与所述HMX,Y相等,则判断与HMX,Y对应的高层基块中存在对称约束,并输出高层基块对称约束。
本发明根据模拟IC的网表,对两个MOS器件之间的连接权重使用变量表示并对变量进行赋值,根据网表中两个MOS器件之间的连接状态使用所述变量进行编码,得到器件互连矢量,根据预设的初层基块互连矢量编码查找表识别出模拟IC初层基块的对称约束关系;根据得到的初层基块检测得到两两相邻的初层基块,求出两个相邻的初层基块的互连矢量,并根据预设的高层基块互连矢量编码查找表检测出模拟IC中高层基块中具有对称约束的器件组。本发明能在模拟IC网表层级中有效的检测出模拟IC中有源器件的对称约束,对于模拟IC版图设计提供了更加准确的对称约束指导,有助于提高EDA辅助设计过程中的准确性并缩短了模拟IC设计的周期。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本发明的原理。将容易认识到其它实施例和实施例的很多预期优点,因为通过引用以下详细描述,它们变得被更好地理解。通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1是本发明的一个实施例的一种面向模拟IC有源器件的对称约束检测方法的流程图;
图2是本发明的一个具体的实施例的差分放大器的电路图;
图3是本发明的一个具体的实施例的差分放大器的模拟IC网表;
图4是本发明的一个具体的实施例的初层基块可调编码查找表;
图5是本发明的一个具体的实施例的初层基块固定编码查找表;
图6是本发明的一个具体的实施例的高层基块固定编码查找表;
图7是本发明的一个具体的实施例的两个初层基块组合成一个高层基块的示意图;
图8是本发明的一个实施例的一种面向模拟IC有源器件的对称约束检测系统的框架图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关发明相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
根据本发明的一个实施例的一种面向模拟IC有源器件的对称约束检测方法,图1示出了根据本发明的实施例的一种面向模拟IC有源器件的对称约束检测方法的流程图。如图1所示,该方法包括以下步骤:
S101:根据模拟IC的网表,对所述模拟IC中的两个MOS器件之间的连接权重使用变量表示并对变量进行赋值,根据网表中两个MOS器件之间的连接状态使用所述变量进行编码,得到所述两个MOS器件之间的器件互连矢量fvi,j
在具体的实施例中,步骤S101的具体步骤为:根据模拟IC的网表,对MOS器件Mi的p端到MOS器件Mj的q端的连接权重使用变量
Figure BDA0002744203720000071
进行表示,其中p∈{D、G、S},q∈{D、G、S},D、G和S表示MOS器件的D端、G端和S端,对每个所述变量
Figure BDA0002744203720000081
赋以权重值,
Figure BDA0002744203720000082
表示MOS器件Mi的p端到MOS器件Mj的q端的连接状态,当MOS器件Mi的p端到MOS器件Mj的q端存在连接时
Figure BDA0002744203720000083
当MOS器件Mi的p端到MOS器件Mj的q端不存在连接时
Figure BDA0002744203720000084
对MOS器件Mj的q端到MOS器件Mi的p端的连接权重使用变量
Figure BDA0002744203720000085
进行表示,其中q∈{D、G、S},p∈{D、G、S},D、G和S表示MOS器件的D端、G端和S端,对每个所述变量
Figure BDA0002744203720000086
赋以权重值,
Figure BDA0002744203720000087
表示MOS器件Mj的q端到MOS器件Mi的p端的连接状态,当MOS器件Mj的q端到MOS器件Mi的p端存在连接时
Figure BDA0002744203720000088
当MOS器件Mi的p端到MOS器件Mj的q端不存在连接时
Figure BDA0002744203720000089
将MOS器件Mi和MOS器件Mj之间的连接关系的特征向量记为MOS器件Mi和MOS器件Mj之间的器件互连矢量,表示为
fvi,j=(VCi→j,VCj→i)
其中,VCi→j为MOS器件Mi到MOS器件Mj的矢量编码,且
Figure BDA00027442037200000810
VCj→i为MOS器件Mj到MOS器件Mi的矢量编码,且
Figure BDA00027442037200000811
在优选的实施例中,对每个所述变量
Figure BDA00027442037200000812
赋以权重值根据公式
Figure BDA00027442037200000813
其中,p∈{D、G、S},q∈{D、G、S},给端口赋值为D=0,G=1,S=2。
以图2所示的差分放大器为例来说明本方案的具体流程,图3示出了图2所示的差分放大器的网表,其中,type表示器件类型,器件M1和M2的类型为PMOS,器件M3、M4和M5的类型为NMOS,width表示晶体管沟道宽度,length表示晶体管沟道长度,Terminal(D,G,S)中的三列分别表示各器件的D、G和S三个端口的连接名称,例如:器件M1三个端口的连接名称分别为VDD,net1,net1。
在本实施例中,将三个端口D、G、S分别赋值为0、1、2后,根据公式
Figure BDA00027442037200000814
可得到两个MOS器件M1和M2的互连矢量:
Figure BDA0002744203720000091
Figure BDA0002744203720000092
Figure BDA0002744203720000093
Figure BDA0002744203720000094
Figure BDA0002744203720000095
Figure BDA0002744203720000096
Figure BDA0002744203720000097
Figure BDA0002744203720000098
分别表示M1的D端、G端和S端分别到M2的互连矢量,
Figure BDA0002744203720000099
Figure BDA00027442037200000910
分别表示M2的D端、G端和S端分别到M1的互连矢量。
在本实施例中,根据
Figure BDA00027442037200000911
的定义,得到
Figure BDA00027442037200000912
Figure BDA00027442037200000913
Figure BDA00027442037200000914
Figure BDA00027442037200000915
Figure BDA00027442037200000916
Figure BDA00027442037200000917
根据互连矢量的公式
fvi,j=(VCi→j,VCj→i)
Figure BDA00027442037200000918
Figure BDA00027442037200000919
得到fv1,2=(274,280),同理fv3,4=(256,256),fv3,5=(4,64),fv4,5=(4,64)。
S102:为模拟IC中的每一种初层基块赋以唯一的器件互连矢量,构成初层基块查找表,利用所述步骤S101中得到的器件互连矢量fvi,j在所述初层基块查找表中进行匹配,若未匹配到与所述fvi,j相同的器件互连矢量,则所述两个MOS器件之间不存在对称约束,若匹配到与所述fvi,j相同的器件互连矢量,则判断所述器件互连矢量对应的初层基块是否能确定对称约束,若是,则输出初层基块对称约束和所述对应的初层基块,若否,则输出所述对应的初层基块。
在具体的实施例中,步骤S102的具体步骤为:
取不同的器件互连矢量的值对应模拟IC中的不同初层基块,设置初层基块分为可调初层基块和固定初层基块,并使用可调初层基块与对应的器件互连矢量的值构成初层基块可调编码查找表,使用固定初层基块与对应的器件互连矢量的值构成初层基块固定编码查找表;
根据所述fvi,j=(VCi→j,VCj→i)得到MOS器件Mi和MOS器件Mj之间的器件互连矢量,若fvi,j与所述初层基块固定编码查找表和所述初层基块可调编码查找表中的器件互连矢量的值都不相等,则输出MOS器件Mi和MOS器件Mj之间不对称;
若fvi,j与所述初层基块可调编码查找表中的某个器件互连矢量的值相等,则MOS器件Mi和MOS器件Mj之间的对称约束无法判定,并输出与fvi,j对应的初层基块为MOS器件Mi和MOS器件Mj之间的初层基块;
若fvi,j与所述初层基块固定编码查找表中的某个器件互连矢量的值相等,则MOS器件Mi和MOS器件Mj之间存在对称约束,输出与fvi,j对应的初层基块为MOS器件Mi和MOS器件Mj之间的初层基块,并输出MOS器件Mi和MOS器件Mj的对称约束,记为初层基块对称约束。
图4示出了本发明的一个具体的实施例的初层基块可调编码查找表,图中初层基块可调编码查找表中包括:电压基准单元I(401)、电压基准单元II(402)、电流镜负载(403)和共源共栅对(404)及其对应的器件互连矢量fvi,j=(28,82),fvi,j=(12,66),fvi,j=(20,80)和fvi,j=(4,64)。
图5示出了本发明的一个具体的实施例的初层基块固定编码查找表,图中初层基块固定编码查找表中包括:电流镜(501)、电平转换单元(502)、差分对(503)和交叉耦合对(504)及其对应的器件互连矢量fvi,j=(274,280),fvi,j=(24,18),fvi,j=(256,256)和fvi,j=(266,266)。
在本实施例中,通过步骤S102对器件互连矢量fv1,2=(274,280),fv3,4=(256,256),fv3,5=(4,64),fv4,5=(4,64)在图4和图5所示的表中进行匹配,输出初层基块对称约束组M1-M2,M3-M4
S103:在所述步骤S102得到的初层基块中检测得到两个相邻的初层基块,利用所述两个相邻的初层基块的器件互连矢量求出所述两个相邻的初层基块之间的基块互连矢量HMX,Y
在具体的实施例中,步骤S103的具体步骤为:利用所述步骤S101-S102检测出所述模拟IC中的固定和可调初层基块后,取初层基块X,在初层基块X的基础上使用相邻初层基块互连检测方法检测与初层基块X相邻的初层基块Y,若存在所述相邻的初层基块Y,根据初层基块X和初层基块Y之间的基块互连矢量的计算公式
HMX,Y=α×((|fvi,j|+|fvm,n|),(|fvj,i|+|fvn,m|))
计算出HMX,Y,其中,MOS器件Mi和MOS器件Mj组成初层基块X,MOS器件Mm和MOS器件Mn组成初层基块Y,fvm,n表示MOS器件Mm和MOS器件Mn之间的器件互连矢量,α为互连参数。
在具体的实施例中,使用相邻初层基块互连检测方法检测与初层基块X相邻的初层基块Y的具体方法包括:对已检测到的初层基块中的器件的端口连接进行检索,若检测到初层基块X中的器件Mi的端口与初层基块Y中的器件Mm或Mn有连接关系,且初层基块X中的另一器件Mj的端口与初层基块Y中的另一器件Mn或Mm也有连接关系,则判断初层基块Y为初层基块X的相邻的初层基块。
在具体的实施例中,互连参数α的取值方法包括:
当初层基块X中有源器件的S端与初层基块Y中有源器件的D端互连时α=1;
当初层基块X中有源器件的D端与初层基块Y中有源器件的S端互连时α=1;
当初层基块X中有源器件的G端与初层基块Y中有源器件的G端互连时α=1;
除以上三种情况外,α=0。
S104:为模拟IC中的每一种高层基块赋以唯一的基块互连矢量构成高层基块固定编码查找表,利用所述步骤S103中求出的HMX,Y在所述高层基块固定编码查找表中进行匹配,若所述高层基块固定编码查找表中存在某一基块互连矢量的值与所述HMX,Y相等,则判断与HMX,Y对应的高层基块中存在对称约束,并输出高层基块对称约束。
图6示出了本发明的一个具体的实施例的高层基块固定编码查找表,高层基块固定编码查找表中包括:共源共栅电流镜(601)、增强型威尔逊电流镜(602)、4-晶体管电流镜(603)和宽摆幅电流镜(604)及其对应的基块互连矢量HMX,Y=(139,149),HMX,Y=(152,146),HMX,Y=(24,81)和HMX,Y=(8,65)。
图7示出了本发明的一个具体的实施例的两个初层基块组合成一个高层基块的示意图,根据相邻初层基块互连检测方法得到器件M1、M2组成的初层基块电流镜(701)和器件M3、M4组成的初层基块电平转换单元(702)是相邻基块,再进行基块间器件M1,M2,M3,M4的遍历,可检测出初层基块电流镜(701)中器件M1、M2的D端分别与初层基块电平转换单元(702)中器件M3、M4的S端互连,在本实施例中,根据步骤S103中的方法,求出HM1,2=(139,149),再根据高层基块固定编码查找表匹配得到图6中的共源共栅电流镜(601),则由两个初层基块电流镜(701)和电平转换单元(702)生成高层基块共源共栅电流镜(703),输出高层基块对称约束。
图8示出了本发明的一个实施例的一种面向模拟IC有源器件的对称约束检测系统的框架图。该系统包括初层基块矢量编码单元801、初层基块对称约束检测单元802、高层基块互连矢量计算单元803和高层基块对称约束检测单元804。
在具体的实施例中,初层基块矢量编码单元801被配置用于根据模拟IC的网表,对所述模拟IC中的两个MOS器件之间的连接权重使用变量表示并对变量进行赋值,根据网表中两个MOS器件之间的连接状态使用所述变量进行编码,得到所述两个MOS器件之间的器件互连矢量fvi,j;初层基块对称约束检测单元802被配置用于为模拟IC中的每一种初层基块赋以唯一的器件互连矢量,构成初层基块查找表,利用所述初层基块矢量编码单元中得到的器件互连矢量fvi,j在所述初层基块查找表中进行匹配,若未匹配到与所述fvi,j相同的器件互连矢量,则所述两个MOS器件之间不存在对称约束,若匹配到与所述fvi,j相同的器件互连矢量,则判断所述器件互连矢量对应的初层基块是否能确定对称约束,若是,则输出初层基块对称约束和所述对应的初层基块,若否,则输出所述对应的初层基块并执行高层基块互连矢量计算单元;高层基块互连矢量计算单元803被配置用于在所述初层基块对称约束检测单元得到的初层基块中检测得到两个相邻的初层基块,利用所述两个相邻的初层基块的器件互连矢量求出所述两个相邻的初层基块之间的基块互连矢量HMX,Y;高层基块对称约束检测单元804被配置用于为模拟IC中的每一种高层基块赋以唯一的基块互连矢量构成高层基块固定编码查找表,利用所述高层基块互连矢量计算单元中求出的HMX,Y在所述高层基块固定编码查找表中进行匹配,若所述高层基块固定编码查找表中存在某一基块互连矢量的值与所述HMX,Y相等,则判断与HMX,Y对应的高层基块中存在对称约束,并输出高层基块对称约束。以上单元使系统能在模拟IC网表层级中有效的检测出模拟IC中器件的对称约束,对于模拟IC版图设计提供更加准确的对称约束指导,有助于提高EDA辅助设计过程中的准确性并缩短模拟IC设计的周期。
本发明的实施例还涉及一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被计算机处理器执行时实施上文中的方法。该计算机程序包含用于执行流程图所示的方法的程序代码。需要说明的是,本申请的计算机可读介质可以是计算机可读信号介质或者计算机可读介质或者是上述两者的任意组合。
本发明根据模拟IC的网表,对两个MOS器件之间的连接权重使用变量表示并对变量进行赋值,根据网表中两个MOS器件之间的连接状态使用所述变量进行编码,得到器件互连矢量,根据预设的初层基块互连矢量编码查找表识别出模拟IC初层基块的对称约束关系;根据得到的初层基块检测得到两两相邻的初层基块,求出两个相邻的初层基块的互连矢量,并根据预设的高层基块互连矢量编码查找表检测出模拟IC中高层基块中具有对称约束的器件组。本发明能在模拟IC网表层级中有效的检测出模拟IC中有源器件的对称约束,对于模拟IC版图设计提供了更加准确的对称约束指导,有助于提高EDA辅助设计过程中的准确性并缩短了模拟IC设计的周期。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离上述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (12)

1.一种面向模拟IC有源器件的对称约束检测方法,其特征在于,包括以下步骤:
S1:根据模拟IC的网表,对所述模拟IC中的两个MOS器件之间的连接权重使用变量表示并对变量进行赋值,根据网表中两个MOS器件之间的连接状态使用所述变量进行编码,得到所述两个MOS器件之间的器件互连矢量fvi,j
S2:为模拟IC中的每一种初层基块赋以唯一的器件互连矢量,构成初层基块查找表,利用所述步骤S1中得到的器件互连矢量fvi,j在所述初层基块查找表中进行匹配,若未匹配到与所述fvi,j相同的器件互连矢量,则所述两个MOS器件之间不存在对称约束,若匹配到与所述fvi,j相同的器件互连矢量,则判断所述器件互连矢量对应的初层基块是否能确定对称约束,若是,则输出初层基块对称约束和所述对应的初层基块,若否,则输出所述对应的初层基块;
S3:在所述步骤S2得到的初层基块中,若检测得到两个相邻的初层基块,利用所述两个相邻的初层基块的器件互连矢量求出所述两个相邻的初层基块之间的基块互连矢量HMX,Y,执行S4;若未检测得到两个相邻的初层基块,则结束所述对称约束检测方法;
S4:为模拟IC中的每一种高层基块赋以唯一的基块互连矢量构成高层基块固定编码查找表,利用所述步骤S3中求出的HMX,Y在所述高层基块固定编码查找表中进行匹配,若所述高层基块固定编码查找表中存在某一基块互连矢量的值与所述HMX,Y相等,则判断与HMX,Y对应的高层基块中存在对称约束,并输出高层基块对称约束。
2.根据权利要求1所述的方法,其特征在于,所述步骤S1的具体步骤为:根据模拟IC的网表,对MOS器件Mi的p端到MOS器件Mj的q端的连接权重使用变量
Figure FDA0003597958420000011
进行表示,其中p∈{D、G、S},q∈{D、G、S},D、G和S表示MOS器件的D端、G端和S端,对每个所述变量
Figure FDA0003597958420000012
赋以权重值,
Figure FDA0003597958420000013
表示MOS器件Mi的p端到MOS器件Mj的q端的连接状态,当MOS器件Mi的p端到MOS器件Mj的q端存在连接时
Figure FDA0003597958420000021
当MOS器件Mi的p端到MOS器件Mj的q端不存在连接时
Figure FDA0003597958420000022
对MOS器件Mj的q端到MOS器件Mi的p端的连接权重使用变量
Figure FDA0003597958420000023
进行表示,其中q∈{D、G、S},p∈{D、G、S},D、G和S表示MOS器件的D端、G端和S端,对每个所述变量
Figure FDA0003597958420000024
赋以权重值,
Figure FDA0003597958420000025
表示MOS器件Mj的q端到MOS器件Mi的p端的连接状态,当MOS器件Mj的q端到MOS器件Mi的p端存在连接时
Figure FDA0003597958420000026
当MOS器件Mi的p端到MOS器件Mj的q端不存在连接时
Figure FDA0003597958420000027
将MOS器件Mi和MOS器件Mj之间的连接关系的特征向量记为MOS器件Mi和MOS器件Mj之间的器件互连矢量,表示为
fvi,j=(VCi→j,VCj→i)
其中,VCi→j为MOS器件Mi到MOS器件Mj的矢量编码,且
Figure FDA0003597958420000028
VCj→i为MOS器件Mj到MOS器件Mi的矢量编码,且
Figure FDA0003597958420000029
3.根据权利要求2所述的方法,其特征在于,所述步骤S2的具体步骤为:
设置不同的器件互连矢量的值对应模拟IC中的不同初层基块,将所有初层基块分为可调初层基块和固定初层基块,并使用可调初层基块与对应的器件互连矢量的值构成初层基块可调编码查找表,使用固定初层基块与对应的器件互连矢量的值构成初层基块固定编码查找表;
根据所述fvi,j=(VCi→j,VCj→i)得到MOS器件Mi和MOS器件Mj之间的器件互连矢量,若fvi,j与所述初层基块固定编码查找表和所述初层基块可调编码查找表中的器件互连矢量的值都不相等,则输出MOS器件Mi和MOS器件Mj之间不对称;
若fvi,j与所述初层基块可调编码查找表中的某个器件互连矢量的值相等,则MOS器件Mi和MOS器件Mj之间的对称约束无法判定,并输出与fvi,j对应的初层基块为MOS器件Mi和MOS器件Mj之间的初层基块;
若fvi,j与所述初层基块固定编码查找表中的某个器件互连矢量的值相等,则MOS器件Mi和MOS器件Mj之间存在对称约束,输出与fvi,j对应的初层基块为MOS器件Mi和MOS器件Mj之间的初层基块,并输出MOS器件Mi和MOS器件Mj的对称约束,记为初层基块对称约束。
4.根据权利要求3所述的方法,其特征在于,所述步骤S3的具体步骤为:利用所述步骤S1-S2检测出所述模拟IC中的固定和可调初层基块后,取初层基块X,在初层基块X的基础上使用相邻初层基块互连检测方法检测与初层基块X相邻的初层基块Y,若存在所述相邻的初层基块Y,根据初层基块X和初层基块Y之间的基块互连矢量的计算公式
HMX,Y=α×((|fvi,j|+|fvm,n|),(|fvj,i|+|fvn,m|))
计算出HMX,Y,其中,MOS器件Mi和MOS器件Mj组成初层基块X,MOS器件Mm和MOS器件Mn组成初层基块Y,fvm,n表示MOS器件Mm和MOS器件Mn之间的器件互连矢量,α为互连参数。
5.根据权利要求3所述的方法,其特征在于,所述初层基块可调编码查找表中包括:电压基准单元I、电压基准单元II、电流镜负载和共源共栅对及其对应的器件互连矢量。
6.根据权利要求3所述的方法,其特征在于,所述初层基块固定编码查找表中包括:电流镜、电平转换单元、差分对和交叉耦合对及其对应的器件互连矢量。
7.根据权利要求1所述的方法,其特征在于,所述高层基块固定编码查找表中包括:共源共栅电流镜、增强型威尔逊电流镜、4-晶体管电流镜和宽摆幅电流镜及其对应的基块互连矢量。
8.根据权利要求4所述的方法,其特征在于,所述使用相邻初层基块互连检测方法检测与初层基块X相邻的初层基块Y的具体方法包括:对已检测到的初层基块中的器件的端口连接进行检索,若检测到初层基块X中的器件Mi的端口与初层基块Y中的器件Mm或Mn有连接关系,且初层基块X中的另一器件Mj的端口与初层基块Y中的另一器件Mn或Mm也有连接关系,则判断初层基块Y为初层基块X的相邻的初层基块。
9.根据权利要求4所述的方法,其特征在于,所述互连参数α的取值方法包括:
当初层基块X中有源器件的S端与初层基块Y中有源器件的D端互连时α=1;
当初层基块X中有源器件的D端与初层基块Y中有源器件的S端互连时α=1;
当初层基块X中有源器件的G端与初层基块Y中有源器件的G端互连时α=1;
除以上三种情况外,α=0。
10.根据权利要求2所述的方法,其特征在于,所述对每个所述变量
Figure FDA0003597958420000041
赋以权重值根据公式
Figure FDA0003597958420000042
其中,p∈{D、G、S},q∈{D、G、S},给端口赋值为D=0,G=1,S=2。
11.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该计算机程序被计算机处理器执行时实施权利要求1至10中任一项所述的方法。
12.一种面向模拟IC有源器件的对称约束检测系统,其特征在于,包括:
初层基块矢量编码单元:配置用于根据模拟IC的网表,对所述模拟IC中的两个MOS器件之间的连接权重使用变量表示并对变量进行赋值,根据网表中两个MOS器件之间的连接状态使用所述变量进行编码,得到所述两个MOS器件之间的器件互连矢量fvi,j
初层基块对称约束检测单元:配置用于为模拟IC中的每一种初层基块赋以唯一的器件互连矢量,构成初层基块查找表,利用所述初层基块矢量编码单元中得到的器件互连矢量fvi,j在所述初层基块查找表中进行匹配,若未匹配到与所述fvi,j相同的器件互连矢量,则所述两个MOS器件之间不存在对称约束,若匹配到与所述fvi,j相同的器件互连矢量,则判断所述器件互连矢量对应的初层基块是否能确定对称约束,若是,则输出初层基块对称约束和所述对应的初层基块,若否,则输出所述对应的初层基块;
高层基块互连矢量计算单元:配置用于在所述初层基块对称约束检测单元得到的初层基块中检测得到两个相邻的初层基块,利用所述两个相邻的初层基块的器件互连矢量求出所述两个相邻的初层基块之间的基块互连矢量HMX,Y
高层基块对称约束检测单元:配置用于为模拟IC中的每一种高层基块赋以唯一的基块互连矢量构成高层基块固定编码查找表,利用所述高层基块互连矢量计算单元中求出的HMX,Y在所述高层基块固定编码查找表中进行匹配,若所述高层基块固定编码查找表中存在某一基块互连矢量的值与所述HMX,Y相等,则判断与HMX,Y对应的高层基块中存在对称约束,并输出高层基块对称约束。
CN202011160909.5A 2020-10-27 2020-10-27 一种面向模拟ic有源器件的对称约束检测方法及系统 Active CN112287633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011160909.5A CN112287633B (zh) 2020-10-27 2020-10-27 一种面向模拟ic有源器件的对称约束检测方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011160909.5A CN112287633B (zh) 2020-10-27 2020-10-27 一种面向模拟ic有源器件的对称约束检测方法及系统

Publications (2)

Publication Number Publication Date
CN112287633A CN112287633A (zh) 2021-01-29
CN112287633B true CN112287633B (zh) 2022-05-20

Family

ID=74372658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011160909.5A Active CN112287633B (zh) 2020-10-27 2020-10-27 一种面向模拟ic有源器件的对称约束检测方法及系统

Country Status (1)

Country Link
CN (1) CN112287633B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595403A (zh) * 2004-06-25 2005-03-16 清华大学 基于图同构的面向模拟电路布局的对称约束提取方法
CN110816070A (zh) * 2019-11-06 2020-02-21 杭州旗捷科技有限公司 一种耗材容器安装检测方法、耗材芯片、耗材容器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985002B2 (en) * 2003-06-05 2006-01-10 Texas Instruments Incorporated System and method for input/output induced latch up detection
US7548842B2 (en) * 2005-06-02 2009-06-16 Eve S.A. Scalable system for simulation and emulation of electronic circuits using asymmetrical evaluation and canvassing instruction processors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595403A (zh) * 2004-06-25 2005-03-16 清华大学 基于图同构的面向模拟电路布局的对称约束提取方法
CN110816070A (zh) * 2019-11-06 2020-02-21 杭州旗捷科技有限公司 一种耗材容器安装检测方法、耗材芯片、耗材容器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Vector Coding Method for Symmetry Detection in the Analog Circuits;Haojie Liu 等;《2020 IEEE 14th International Conference on Anti-counterfeiting, Security, and Identification (ASID)》;20201201;第82-86页 *
模拟集成电路版图中的对称检测与提取方法;吕江崴 等;《微电子学与计算机》;20080131;第25卷(第1期);第185-189页 *

Also Published As

Publication number Publication date
CN112287633A (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
CN107533577B (zh) 使用电路模板的生成和实例化的集成电路设计
Strasser et al. Deterministic analog circuit placement using hierarchically bounded enumeration and enhanced shape functions
Wong et al. Modeling of interconnect capacitance, delay, and crosstalk in VLSI
Duvall Statistical circuit modeling and optimization
CN101369290B (zh) 超大尺寸集成电路的准确寄生电容取得
Habal et al. Constraint-based layout-driven sizing of analog circuits
US8225246B2 (en) Logic injection
US9934352B2 (en) Method and system for manufacturing a semiconductor device
CN101452492A (zh) 集成电路版图与原理图一致性检查的局部重签名修复方法
CN112287633B (zh) 一种面向模拟ic有源器件的对称约束检测方法及系统
US20050273309A1 (en) Circuit simulation method, device model, and simulation circuit
CN114117990A (zh) 用于电容提取的系统和方法以及计算机可读存储介质
US10970456B1 (en) Identifying root cause of layout versus schematic errors
CN103793546A (zh) 利用统计定时对多图案变化性建模
US8341567B1 (en) Boolean satisfiability based verification of analog circuits
CN114021515A (zh) 一种数字集成电路的前端工艺迁移优化方法及系统
CN117556776A (zh) 平面版图三维建模方法和芯片仿真方法
US10242135B2 (en) Testbench chaining for multiple blocks in hierarchical circuit design
Heitzinger et al. Feature-scale process simulation and accurate capacitance extraction for the backend of a 100-nm aluminum/TEOS process
CN112784523A (zh) 提取cis像元阵列电路寄生电阻电容的方法和系统
Wang et al. Addressing parametric impact of systematic pattern variations in digital IC design
JP2010061547A (ja) 半導体デバイス設計支援装置及び基板ネットリスト作成方法
CN107016146A (zh) 用于布局相关变动分析的系统
CN103984784A (zh) 核电站图模一体可视化方法及系统
El-Kenawy et al. Analog layout placement exploiting sub-block shape functions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant