[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112242245A - 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法 - Google Patents

层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法 Download PDF

Info

Publication number
CN112242245A
CN112242245A CN202010668165.1A CN202010668165A CN112242245A CN 112242245 A CN112242245 A CN 112242245A CN 202010668165 A CN202010668165 A CN 202010668165A CN 112242245 A CN112242245 A CN 112242245A
Authority
CN
China
Prior art keywords
laminated
ceramic
axis direction
functional
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010668165.1A
Other languages
English (en)
Inventor
大野亮
福冈哲彦
楠本昌司
河野明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020076431A external-priority patent/JP7506514B2/ja
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN112242245A publication Critical patent/CN112242245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供能够提高可靠性的层叠陶瓷电子部件及其制造方法。层叠陶瓷电子部件包括：具有在第一方向上层叠的内部电极的功能部；从第一方向覆盖功能部的覆盖部；和从与第一方向正交的第二方向覆盖功能部的侧边缘部。功能部在规定的截面中具有：与覆盖部邻接且在第二方向上延伸的第一直线部；与侧边缘部邻接且在第一方向上延伸的第二直线部；以及与第一直线部和第二直线部相连的角部。将角部的第一直线部在第二方向上延长的第一假想线与第二直线部的第一假想线侧的端点之间的沿第一方向的距离设为a，将第二直线部在第一方向上延长的第二假想线与第一直线部的第二假想线侧的端点之间的沿第二方向的距离设为b时，角部以满足a≥1μm且0.1≤a/b≤0.4的条件的方式弯曲。

Description

层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
技术领域
本发明涉及层叠陶瓷电容器等层叠陶瓷电子部件及其制造方法。
背景技术
近年来，随着电子设备的小型化和高性能化，对用于电子设备的层叠陶瓷电容器的小型化及大电容化的期望越发强烈。为了应对该期望，扩大层叠陶瓷电容器的内部电极是有效的。为了扩大内部电极，需要减薄用于确保内部电极的周围的绝缘性的侧边缘部。
专利文献1中公开了从实现侧边缘部的薄型化的观点考虑，后添加侧边缘部的技术。该技术中，在使内部电极露出于侧面的状态的生片的侧面，设置陶瓷保护层(侧边缘部)。
现有技术文献
专利文献
专利文献1：日本特开2012-209539号公报
发明内容
发明要解决的技术问题
但是，专利文献1记载的技术中，在侧边缘部变薄的情况下，得不到充分的耐湿性，难以提高可靠性。
鉴于如上所述的情况，本发明的目的在于，提供能够提高可靠性的层叠陶瓷电子部件及其制造方法。
用于解决技术问题的技术方案
为了达成上述目的，本发明的一个方式提供一种层叠陶瓷电子部件，其包括功能部、覆盖部和侧边缘部。
上述功能部具有在第一方向上层叠的内部电极。
上述覆盖部从上述第一方向覆盖上述功能部。
上述侧边缘部从与上述第一方向正交的第二方向覆盖上述功能部。
上述功能部在与上述第一方向和上述第二方向正交的第三方向上将上述功能部二等分处的、与上述第三方向正交的截面中具有：与上述覆盖部邻接且在上述第二方向上延伸的第一直线部；与上述侧边缘部邻接且在上述第一方向上延伸的第二直线部；以及与上述第一直线部和上述第二直线部相连的角部。
上述角部中，将上述第一直线部在上述第二方向上延长而成的第一假想线与上述第二直线部的上述第一假想线侧的端点之间的、沿上述第一方向的距离设为a，将上述第二直线部在上述第一方向上延长而成的第二假想线与上述第一直线部的上述第二假想线侧的端点之间的、沿上述第二方向的距离设为b时，上述角部以满足a≥1μm且0.1≤a/b≤0.4的条件的方式弯曲。
该结构中，功能部具有以a≥1μm且0.1≤a/b≤0.4的方式弯曲的角部。通过使角部满足a≥1μm且a/b≥0.1的条件，能够充分确保从层叠陶瓷电子部件的表面至最外层的内部电极的端部为止的距离，能够抑制耐湿性劣化。而且，通过使角部满足a/b≤0.4的条件，能够防止最外层的内部电极急剧地弯曲。由此，能够抑制第一方向上相邻的内部电极间的短路。因此，依照上述结构，能够抑制耐湿性劣化和短路不良，能够得到可靠性高的层叠陶瓷电子部件。
也可以为，上述侧边缘部的厚度为10μm以上15μm以下。
还可以为，上述侧边缘部的厚度为12μm以下。
由此，即使在侧边缘部的厚度非常薄的情况下，也能够确保充分的耐湿性。因此，能够得到小型且大电容的、可靠性高的层叠陶瓷电子部件。
也可以为，上述角部随着从上述第一直线部的上述第二假想线侧的上述端点去向上述第二直线部的上述第一假想线侧的上述端点，而向上述第一方向的内侧弯曲。
具体而言，也可以为，上述功能部在上述截面中具有4个上述角部。
本发明的另一方式的层叠陶瓷电子部件的制造方法，包括如下工序。在第一陶瓷片和第二陶瓷片在第一方向上交替地层叠而成的层叠体的上述第一方向外表面，在上述第一方向上层叠没有形成内部电极的第三陶瓷片来制作层叠片的工序，其中，上述第一陶瓷片和上述第二陶瓷片分别形成有多个内部电极。
从上述第一方向对上述层叠片进行压接的工序。
通过切割上述层叠片来制作层叠芯片的工序，其中，上述层叠芯片具有：具有在上述第一方向上层叠的内部电极的功能部；从上述第一方向覆盖上述功能部的覆盖部；和上述内部电极露出且朝向与上述第一方向正交的第二方向的侧面。
在上述侧面形成侧边缘部的工序。
通过烧制形成有上述侧边缘部的上述层叠芯片，来形成烧制后的功能部的工序。
上述烧制后的功能部在与上述第一方向和上述第二方向正交的第三方向上将上述烧制后的功能部二等分处的、与上述第三方向上正交的截面中具有：与上述覆盖部邻接且在上述第二方向上延伸的第一直线部；与上述侧边缘部邻接且在上述第一方向上延伸的第二直线部；以及与上述第一直线部和上述第二直线部相连的角部。
上述角部中，将上述第一直线部在上述第二方向上延长而成的第一假想线与上述第二直线部的上述第一假想线侧的端点之间的、沿上述第一方向的距离设为a，将上述第二直线部在上述第一方向上延长而成的第二假想线与上述第一直线部的上述第二假想线侧的端点之间的、沿上述第二方向的距离设为b时，上述角部以满足a≥1μm且0.1≤a/b≤0.4的条件的方式弯曲。
另外，在上述第一陶瓷片和上述第二陶瓷片中，上述多个内部电极隔着非电极形成区域在上述第二方向上相互隔开间隔地配置。
从上述第一方向进行压接的工序中，在上述层叠片形成：在上述第一方向上层叠有上述多个内部电极的功能区域；和层叠有上述非电极形成区域的切除区域，其构成为在上述第二方向上与上述功能区域相邻，并且随着在上述第二方向上从上述功能区域离开，上述第一方向上的厚度逐渐减少。
在切割上述层叠片的工序中，切除上述切除区域。
在功能区域的与切除区域相邻的区域中，内部电极通过压接向第一方向内侧弯曲。由此，能够形成以满足上述条件的方式弯曲的角部。
发明效果
如上所述，依照本发明，可提供能够提高可靠性的层叠陶瓷电子部件及其制造方法。
附图说明
图1是本发明一个实施方式的层叠陶瓷电容器的立体图。
图2是上述层叠陶瓷电容器的沿A-A’线的截面图。
图3是上述层叠陶瓷电容器的沿B-B’线的截面图。
图4是表示上述层叠陶瓷电容器的制造方法的流程图。
图5是表示上述层叠陶瓷电容器的制造过程的俯视图。
图6是表示上述层叠陶瓷电容器的制造过程的立体图。
图7是表示上述层叠陶瓷电容器的制造过程的截面图。
图8是表示上述层叠陶瓷电容器的制造过程的立体图。
图9是表示上述层叠陶瓷电容器的制造过程的立体图。
图10是将图3的一部分放大的截面图。
图11中，(A)是示意性地表示上述层叠陶瓷电容器的沿B-B’线的截面的图，(B)是示意性地表示上述实施方式的比较例的层叠陶瓷电容器的同样的截面的图。
图12是表示上述层叠陶瓷电容器的制造过程的截面图。
附图标记说明
10……层叠陶瓷电容器(层叠陶瓷电子部件)
12、13……内部电极
17……侧边缘部
18……电容形成部(功能部)
19……覆盖部
181……第一直线部
182……第二直线部
183……角部
具体实施方式
下面，参照附图，对本发明的实施方式进行说明。
附图中，适当示出彼此正交的X轴、Y轴和Z轴。X轴、Y轴和Z轴在所有图中是共同的。
1.层叠陶瓷电容器10的结构
图1～3是表示本发明一个实施方式的层叠陶瓷电容器10的图。图1是层叠陶瓷电容器10的立体图。图2是层叠陶瓷电容器10的沿图1的A-A’线的截面图。图3是层叠陶瓷电容器10的沿图1的B-B’线的截面图。
层叠陶瓷电容器10包括陶瓷主体11、第一外部电极14和第二外部电极15。典型而言，陶瓷主体11具有朝向Z轴方向的两个主面、朝向X轴方向的两个端面和朝向Y轴方向的两个侧面。例如，连接陶瓷主体11的各面的棱部11d带有圆角。层叠陶瓷电容器10的X轴方向的尺寸(长度)、Y轴方向的尺寸(宽度)、Z轴方向的尺寸(高度)分别为例如长度0.25mm、宽度0.125mm、高度0.125mm，或长度0.4mm、宽度0.2mm、高度0.2mm，或长度0.6mm、宽度0.3mm、高度0.3mm，或长度1.0mm、宽度0.5mm、高度0.5mm，或长度1.6mm、宽度0.8mm、高度0.8mm。此外，层叠陶瓷电容器10的X轴方向上的尺寸是X轴方向上最大的部分的尺寸，层叠陶瓷电容器10的Y轴方向上的尺寸是Y轴方向上最大的部分的尺寸，层叠陶瓷电容器10的Z轴方向上的尺寸是Z轴方向上最大的部分的尺寸。另外，各尺寸在正侧、负侧包含最多各尺寸的10％的公差。
外部电极14、15覆盖陶瓷主体11的端面，且隔着陶瓷主体11在X轴方向上对置。外部电极14、15从陶瓷主体11的端面延伸到主面和侧面。由此，外部电极14、15中，与X-Z平面平行的截面和与X-Y平面平行的截面均形成为U字状。此外，外部电极14、15的形状不限定于图1所示的形状。
外部电极14、15由电的良导体形成。作为形成外部电极14、15的电的良导体，例如可举出以铜(Cu)、镍(Ni)、锡(Sn)、钯(Pd)、铂(Pt)、银(Ag)、金(Au)等为主成分的金属或合金。
陶瓷主体11具有层叠体16和侧边缘部17。层叠体16具有朝向X轴方向的两个端面16a、朝向Y轴方向的两个侧面16b和朝向Z轴方向的两个主面16c。
侧边缘部17分别覆盖层叠体16的两个侧面16b，从Y轴方向覆盖电容形成部18。能够使侧边缘部17的Y轴方向上的厚度尺寸为例如15μm以下，更优选为12μm以下。由此，能够实现层叠陶瓷电容器10的小型化和大电容化。此外，能够使侧边缘部17的Y轴方向上的厚度尺寸为例如10μm以上。由此，能够确保层叠陶瓷电容器10的耐湿性。此外，使侧边缘部17的Y轴方向上的厚度尺寸为从陶瓷主体11的朝向Y轴方向的侧面至层叠体16的侧面16b为止的Y轴方向上的最大的尺寸。
层叠体16具有电容形成部18和从Z轴方向覆盖电容形成部18的覆盖部19。电容形成部18具有在Z轴方向上隔着陶瓷层层叠的第一内部电极12和第二内部电极13。电容形成部18构成本实施方式的功能部。
内部电极12、13分别构成为沿X-Y平面延伸的片状。第一内部电极12沿X轴方向延伸至一端面16a，并与第一外部电极14连接。第二内部电极13沿X轴方向延伸至另一端面16a，并与第二外部电极15连接。由此，当对第一外部电极14与第二外部电极15之间施加电压时，对第一内部电极12与第二内部电极13之间的陶瓷层施加电压，能够在电容形成部18储存与该电压相应的电荷。
内部电极12、13由电的良导体形成。作为形成内部电极12、13的电的良导体，典型地可举出镍(Ni)，除此之外，还可举出以铜(Cu)、钯(Pd)、铂(Pt)、银(Ag)、金(Au)等为主成分的金属或合金。
在陶瓷主体11中，为了增大内部电极12、13间的各陶瓷层的电容，使用高介电常数的电介质陶瓷。作为高介电常数的电介质陶瓷，例如可举出以钛酸钡(BaTiO3)为代表的含有钡(Ba)和钛(Ti)的钙钛矿结构的材料。
此外，陶瓷层也可以由钛酸锶(SrTiO3)类、钛酸钙(CaTiO3)类、钛酸镁(MgTiO3)类、锆酸钙(CaZrO3)类、钛酸锆钙(Ca(Zr,Ti)O3)类、锆酸钡(BaZrO3)类、氧化钛(TiO2)类等构成。
覆盖部19和侧边缘部17由绝缘性陶瓷形成，但也可以包含例如电容形成部18中使用的电介质陶瓷。由此，能够抑制在覆盖部19及侧边缘部17与电容形成部18之间可能产生的内部应力。
内部电极12、13遍及电容形成部18的Y轴方向的全部宽度地形成，Y轴方向上的周缘部12b、13b配置于层叠体16的两侧面16b。本实施方式中，内部电极12、13的周缘部12b、13b具有向Z轴方向内侧弯曲的形状。内部电极12、13的周缘部12b、13b具有越配置于Z轴方向外侧，向Z轴方向内侧弯曲得越厉害的倾向。对该弯曲形状的详情在后文说明。
此外，“Z轴方向内侧”是指靠近将层叠陶瓷电容器10在Z轴方向上二等分的假想面的方向，“Z轴方向外侧”是指远离该假想面的方向。
具有弯曲的内部电极12、13的周缘部12b、13b的层叠陶瓷电容器10能够通过例如下面的制造方法来制造。
2.层叠陶瓷电容器10的制造方法
图4是表示层叠陶瓷电容器10的制造方法的流程图。图5～9是示意性地表示层叠陶瓷电容器10的制造过程的图。下面，根据图4，并适当参照图5～9，对层叠陶瓷电容器10的制造方法进行说明。
2.1步骤S01：层叠陶瓷片
在步骤S01中，准备用于形成电容形成部18的第一陶瓷片101和第二陶瓷片102、以及用于形成覆盖部19的第三陶瓷片103，并将它们层叠。
陶瓷片101、102、103作为以电介质陶瓷为主成分的未烧制的电介质生片构成。陶瓷片101、102、103例如使用辊式涂敷机(roll coater)或刮刀(doctor blade)等成形为片状。陶瓷片101、102、103的厚度能够适当调整。
图5是陶瓷片101、102的俯视图。该阶段中，陶瓷片101、102作为未单片化的大张的片材构成。图5中，示出了将每个层叠陶瓷电容器10单片化时的切割线Lx1、Lx2、Ly1、Ly2。切割线Lx1、Lx2与X轴平行，切割线Ly1、Ly2与Y轴平行。此外，中间线Lc是在将相邻的切割线Lx1、Lx2之间二等分的位置延伸的假想线。
如图5所示，在第一陶瓷片101形成有与第一内部电极12对应的未烧制的第一内部电极112，在第二陶瓷片102形成有与第二内部电极13对应的未烧制的第二内部电极113。此外，虽然图5中未图示，但是在与覆盖部19对应的第三陶瓷片103没有形成内部电极。
内部电极112、113能够通过将任意的导电性糊料涂敷在陶瓷片101、102来形成。导电性糊料的涂敷方法能够从公知的技术中任意地选择。例如，导电性糊料的涂敷中能够使用丝网印刷法或凹版印刷法。
在第一陶瓷片101中，跨切割线Ly1延伸的内部电极112沿X轴方向配置的第一列与跨切割线Ly2延伸的内部电极112沿X轴方向配置的第二列，在Y轴方向上交替地排列。第一列中，X轴方向上相邻的内部电极112彼此隔着切割线Ly2而相互对置。第二列中，X轴方向上相邻的内部电极112彼此隔着切割线Ly1而相互对置。也就是说，Y轴方向上相邻的第一列和第二列中，内部电极112在X轴方向上错开一个芯片地配置。各第一内部电极112在Y轴方向上隔着中间线Lc排列。各第一内部电极112的Y轴方向外缘沿切割线Lx1、Lx2延伸。
第二陶瓷片102上的内部电极113也与内部电极112同样地构成。第二陶瓷片102中，与第一陶瓷片101的第一列对应的列的内部电极113跨切割线Ly2延伸，与第一陶瓷片101的第二列对应的列的内部电极113跨切割线Ly1延伸。也就是说，内部电极113以与内部电极112在X轴方向、Y轴方向上错开一个芯片的方式形成。各第二内部电极113在Y轴方向上隔着中间线Lc排列。各第二内部电极113的Y轴方向外缘沿切割线Lx1、Lx2延伸。
第一陶瓷片101中，没有涂敷内部电极112的非电极形成区域N1在中间线Lc和切割线Ly2上形成为格子状。同样，第二陶瓷片102中，没有涂敷内部电极113的非电极形成区域N2在中间线Lc和切割线Ly1上形成为格子状。也就是说，在切割线Lx1、Lx2间的中间线Lc上，构成为非电极形成区域N1、N2这两者重合。
将这些陶瓷片101、102、103如图6所示那样层叠，制作层叠片104。具体而言，将第一陶瓷片101和第二陶瓷片102交替地层叠，且在陶瓷片101、102的层叠体的Z轴方向上下表面层叠第三陶瓷片103。此外，在图6所示的例子中，第三陶瓷片103分别每4张层叠，但第三陶瓷片103的张数能够适当改变。
2.2步骤S02：压接
在步骤S02中，从Z轴方向将层叠片104压接。
图7是说明步骤S02的压接工序的、从X轴方向观察层叠片104的示意性的截面图。
在本步骤的压接工序中，以在Z轴方向上隔着层叠片104的方式将一对加压板S1对置，向层叠片104对这些加压板S1加压，由此，对层叠片104进行压接。加压板S1通过例如静水压加压或单轴加压等被加压。
另外，在加压板S1与层叠片104之间配置弹性片S2。弹性片S2由片状的弹性体构成，由例如聚对苯二甲酸乙二醇酯(PET)树脂形成。弹性片S2通过加压板S1向层叠片104加压。
在层叠片104，形成层叠有内部电极112、113这两者的电容形成区域(功能区域)105，和层叠有非电极形成区域N1、N2这两者层叠的切除区域106。电容形成区域105与电容形成部18及覆盖其上下的覆盖部19对应。切除区域106是在Y轴方向上与电容形成区域105相邻的、没有层叠内部电极112、113的区域。也就是说，切除区域106是由切割线Lx1、Lx2所夹着的区域，在后述的切割工序中被切除。
通过设置弹性片S2并对这种层叠片104进行加压，如以下说明那样，能够形成沉入Z轴方向内侧的形状的切除区域106。
如图12所示，弹性片S2形成为具有压接电容形成区域105的区域S21和压接切除区域106的区域S22，且区域S22与区域S21相比在Z轴方向上变厚。区域S22的与层叠片104对置的面从区域S21的与层叠片104对置的面在Z轴方向上凸出。区域S22的凸出部分的Y-Z平面上的截面构成为大致矩形。在区域S22与区域S21之间形成有例如高度差。将区域S22与区域S21的Z轴方向的厚度之差(尺寸)设为z。区域S22以与切除区域106的Y轴方向中央对置的方式配置。将区域S22的Y轴方向的尺寸设为y。在电容形成区域105中，形成有内部电极112、113的陶瓷片101、102无间隙地层叠。由此，电容形成区域105通过压接工序整体在X-Y平面上延伸，并且大致均匀地被压缩。其结果，在电容形成区域105上形成大致平坦的面。
另一方面，在加压前的切除区域106形成有与非电极形成区域N1、N2对应的间隙。此外，生片与内部电极112、113相比更柔软而容易延伸。因此，通过加压，从电容形成区域105延伸的生片进入该间隙。
另外，弹性片S2以与切除区域106的Y轴方向中央部对置的方式配置有比区域S21厚的区域S22，能够通过弹性变形对厚度较薄的切除区域106施加更大的负荷。由此，在切除区域106中，从电容形成区域105延伸的生片和加压前层叠的生片在X-Y平面内延伸并在Z轴方向上被压接。因此，在切除区域106中，随着从电容形成区域105侧的切割线起Lx1、Lx2去往中间线Lc而内部电极12、13间的厚度逐渐变薄。也就是说，切除区域106构成为随着从电容形成区域105在Y轴方向上离开，Z轴方向上的厚度逐渐减少。其结果，切除区域106以在中间线Lc附近大幅沉入Z轴方向内侧的方式形成。
随着切除区域106的沉入，与切除区域106相邻的内部电极112、113的周缘部112b、113b也向Z轴方向内侧弯曲。更详细而言，周缘部112b、113b通过侵入切除区域106的弹性片S2受到向Z轴方向内侧的力而弯曲。此外，周缘部112b、113b通过从电容形成区域105的中央部侧延伸的陶瓷片103的层叠体，也能受到向Z轴方向内侧的力。由此，在内部电极112、113形成弯曲的周缘部112b、113b。越是位于Z轴方向外侧的内部电极112、113，越容易受到向Z轴方向内侧的力，因此，与Z轴方向内侧相比弯曲得更厉害。
2.3步骤S03：切割
在步骤S03中，通过将步骤S02中压接的层叠片104沿切割线Lx1、Lx2、Ly1、Ly2切割，来制作图8所示的未烧制的层叠芯片116。层叠芯片116与烧制后的层叠体16对应。本步骤中的层叠片104的切割中，能够利用例如压切刀、旋转刀。
此外，在图8～9中，将朝向Z轴方向的主面上的周缘部112b、113b外侧的区域记为大致平坦的，但实际上，该区域与周缘部112b、113b同样向Z轴方向内侧弯曲。
在用压切刀切割切割线Lx1、Lx2的情况下，刀的宽度比较狭窄，因此，能够使刀与各切割线Lx1、Lx2抵接地进行切割。由此，通过沿各切割线Lx1、Lx2切割层叠片104，并除去切割线Lx1、Lx2之间的切除区域106，能够形成各层叠芯片116。
在用旋转刀切割切割线Lx1、Lx2的情况下，刀的宽度比较宽，因此，使刀与包含切割线Lx1、Lx2的切除区域106整体抵接。由此，切除区域106被旋转刀切除，能够形成各层叠芯片116。
如图8所示，在层叠芯片116中，作为与切割线Lx1、Lx2对应的切面，形成侧面116b。从侧面116b露出内部电极112、113的周缘部112b、113b。周缘部112b、113b随着靠近侧面116b而向Z轴方向内侧弯曲。另一方面，在层叠芯片116中，作为与切割线Ly1、Ly2对应的切面，形成端面116a。从端面116a露出内部电极112、113的一者。
更详细而言，层叠芯片116具有：与电容形成部18对应的未烧制的电容形成部118；以及与覆盖部19对应的未烧制的覆盖部119。在电容形成部118中，在与陶瓷层对应的生片之间交替地层叠有内部电极112、113这两者。关于电容形成部118，内部电极112、113的周缘部112b、113b弯曲，因此在从X轴方向观察电容形成部118的截面中，由带圆角的长方形状构成。
2.4步骤S04：侧边缘部形成
在步骤S04中，在通过步骤S03得到的层叠芯片116的内部电极112、113露出的侧面116b，形成未烧制的侧边缘部117。由此，制作如图9所示的未烧制的陶瓷主体111。
侧边缘部117包含未烧制的陶瓷材料，具体而言，由陶瓷片或陶瓷浆料形成。侧边缘部117例如能够通过将陶瓷片贴在层叠芯片116的侧面116b而形成。此外，侧边缘部117也能够通过对层叠芯片116的侧面116b用例如涂敷或浸渍等涂敷陶瓷糊料来形成。
2.5步骤S05：烧制
在步骤S05中，对通过步骤S04得到的未烧制的陶瓷主体111进行烧制。步骤S05中的烧制温度能够基于陶瓷主体111的烧结温度决定。此外，烧制能够在例如还原气氛下或低氧分压气氛下进行。
2.6步骤S06：滚筒研磨
在步骤S06中，对烧制好的陶瓷主体111进行滚筒研磨。滚筒研磨通过如下方式进行，例如将多个陶瓷主体111封入滚磨容器，并使该滚磨容器旋转或振动。也可以将研磨介质或液体与多个陶瓷主体111一起封入滚磨容器。由此，对将陶瓷主体111的各面间连接的棱部11d实施倒角，制作如图1～3所示的陶瓷主体11。
此外，步骤S06的滚筒研磨也可以对烧制前的陶瓷主体111进行。也就是说，也可以在步骤S05的烧制工序之前进行步骤S06的滚筒研磨。
2.7步骤S07：形成外部电极
在步骤S07中，在通过步骤S06得到的陶瓷主体11的X轴方向两端部形成外部电极14、15。步骤S07中的外部电极14、15的形成方法可以从公知的方法中任意地选择。由此，形成如图1～3所示的层叠陶瓷电容器10。
此外，也可以在步骤S05之前进行上述的步骤S07中的处理的一部分。例如，也可以在步骤S05之前，在未烧制的陶瓷主体111的X轴方向两端面涂敷未烧制的电极材料，步骤S05中，在烧制未烧制的陶瓷主体111的同时烧制未烧制的电极材料而形成外部电极14、15的基底层。此外，也可以在进行了脱粘合剂处理的陶瓷主体111涂敷未烧制的电极材料，并对它们同时进行烧制。
通过以上方式，制成层叠陶瓷电容器10。该制造方法中，在内部电极12、13露出的层叠体16的侧面16b后添加侧边缘部17，因此，陶瓷主体11中的多个内部电极12、13的端部的Y轴方向的位置以0.5μm以内的偏差沿Z轴方向对齐。
另外，在烧制后的内部电极12、13形成与周缘部112b、113b对应的弯曲的周缘部12b、13b。由于该周缘部12b、13b，电容形成部18具有如以下所说明的截面形状。
3.电容形成部18的详细结构
电容形成部18在X轴方向上将电容形成部18二等分处的、与X轴方向正交的截面(沿B-B’线的截面)上，构成为带圆角的长方形状。以下，将沿B-B’线的截面称为“B-B’截面”。
如图3所示，电容形成部18在上述截面上具有：与覆盖部19邻接且在Y轴方向上延伸的两个第一直线部181；与侧边缘部17邻接且在Z轴方向延伸上的两个第二直线部182；以及与第一直线部181和第二直线部182相连的4个角部183。两个第一直线部181在Z轴方向上相互对置，两个第二直线部182在Y轴方向上相互对置。
在B-B’截面中，电容形成部18关于Y轴方向和Z轴方向大致线对称地构成。因此，以下，使用作为图3的放大截面图的图10，详细地说明一个角部183以及与之连接的第一直线部181和第二直线部182的结构。
如图10所示，第一直线部181是沿Y轴方向延伸的直线部分，由Z轴方向最外层的内部电极12、13构成。此外，第一直线部181只要实质上是直线即可，例如也可以在陶瓷主体11的Z轴方向的高度尺寸的1％以内的极小范围内在Z轴方向上蜿蜒、弯曲等。
将最外层的内部电极12、13作为最外层内部电极E。最外层内部电极E包含：构成第一直线部181的平坦的平坦部E1；和位于平坦部E1的Y轴方向周缘且从平坦部E1向Z轴方向内侧弯曲的周缘部E2。此外，平坦部E1只要实质上平坦即可，例如可以在陶瓷主体11的Z轴方向的高度尺寸的1％以内的极小范围内在Z轴方向上具有凹凸。
第一直线部181的端点P1位于平坦部E1与周缘部E2的边界部。
第二直线部182是沿Z轴方向延伸的直线部分，由层叠体16的侧面16b构成。此外，第二直线部182只要实质上是直线即可，例如可以在陶瓷主体11的Y轴方向的宽度尺寸的0.5％以内的极小范围内在Y轴方向上蜿蜒、弯曲等。
第二直线部182的端点P2由最外层内部电极E的周缘部E2的Y轴方向前端部Ea2构成。
角部183是将第一直线部181的端点P1与第二直线部182的端点P2连接的曲线部分。角部183由最外层内部电极E的周缘部E2构成。角部183随着从第一直线部181的端点P1去向第二直线部182的端点P2而向Z轴方向内侧弯曲。
此外，“Z轴方向内侧”是指靠近将层叠陶瓷电容器10在Z轴方向上二等分的假想面的方向，“Z轴方向外侧”是指远离该假想面的方向。
角部183的形状由以下的a的值和a/b的值定义。a是与角部183的沿Z轴方向的高度尺寸对应的值，b是与角部183的沿Y轴方向的长度尺寸对应的值。由此，能够规定角部183的优选形状。
更具体而言，将a设为从第一直线部181延长而成的第一假想线L1与第二直线部182的第一假想线L1侧的端点P2之间的、沿Z轴方向的距离。a的值能够通过陶瓷片101、102的层叠数或陶瓷片101、102的厚度等控制。或者，a的值也能够通过上述的步骤S02的压接工序中的、弹性片S2的弹性模量或加压板S1的载荷等控制。
将b设为第二直线部182延长而成的第二假想线L2与第一直线部181的第二假想线L2侧的端点P1之间的沿Y轴方向的距离。b的值能够由陶瓷片101、102的层叠数或陶瓷片101、102的厚度等控制，并且还能够通过上述的步骤S02的压接工序中的、弹性片S2的弹性模量或加压板S1的载荷等控制。此外，例如参照图12，使在与切除区域106对置的区域中将弹性片S2增厚的区域S22的尺寸y在Y轴方向上增大时，能够增大b值；使将弹性片S2增厚的区域S22的尺寸y在Y轴方向上减小时，能够减小b值。尺寸y在切除区域106的Y轴方向上的尺寸yw的15％以上95％以下且能够适当调整。另外，使在与切除区域106对置的区域中将弹性片S2增厚的区域S22的厚度z在Z轴方向上增大时，能够增大a值；使弹性片S2增厚的区域S22的厚度z在Z轴方向上减小时，能够减小a值。尺寸z在压接前的层叠片104的Z轴方向上的厚度的5％以上40％以下且能够适当调整。另外，在得到了弹性片S2的尺寸z与尺寸y的比例的情况下，当增大z/y时能够增大a/b值，当缩小z/y时能够缩小a/b值。
角部183以满足a≥1μm且0.1≤a/b≤0.4的条件的方式弯曲。
上述条件中，通过使角部183满足a≥1μm且a/b≥0.1，能够使最外层内部电极E的周缘部E2充分弯曲，且如以下所示提高耐湿性。
图11的(A)是示意性地表示本实施方式的陶瓷主体11的B-B’截面的图，将电容形成部18占据的区域用虚线包围。图11的(B)是示意性地表示本实施方式的比较例的陶瓷主体21的B-B’截面的图，将电容形成部28占据的区域用虚线包围。
在陶瓷主体11、21中，典型而言，从防止缺损等的观点出发，对棱部11d、21d实施了倒角。因此，陶瓷主体11、21的棱部11d、21d带圆角地形成。
在图11的(B)的比较例的陶瓷主体21中，电容形成部28的内部电极的Y轴方向周缘部不带圆角，因此，电容形成部28的截面形状以大致长方形构成。也就是说，电容形成部28包含在Y轴方向上延伸的第一直线部281、在Z轴方向上延伸的第二直线部282和大致直角地弯折的角部283。
由此，在陶瓷主体21中，从表面的带圆角的棱部21d至由最外层内部电极的端部构成的角部283为止的距离容易变小。因此，特别是在侧边缘部27在Y轴方向上形成得较薄的情况下，棱部21d与最外层内部电极的距离变小。因此，水分容易从棱部21d附近进入，耐湿性降低。
另一方面，在图11的(A)的本实施方式的陶瓷主体11中，电容形成部18包含以满足a≥1μm且a/b≥0.1的方式弯曲的角部183。由此，能够充分确保从陶瓷主体11的棱部11d至最外层内部电极E的周缘部E2为止的距离。因此，能够抑制随着侧边缘部17的薄型化而耐湿性降低。
另外，参照图10，通过使角部183满足a≥1μm，能够充分确保从主面16c至最外层内部电极E的前端部Ea2为止的距离。在本实施方式中，后添加侧边缘部17，因此层叠体16与侧边缘部17的边界部分容易成为水分的进入路径。另一方面，在本实施方式中，能够根据a的值来增大从主面16c与侧边缘部17的边界部分至前端部Ea2为止的Z轴方向上的距离。因此，通过使角部183满足a≥1μm，能够充分确保上述距离，也能够提高应对水分从主面16c侧进入的耐湿性。
另外，通过使角部183满足a/b≤0.4的条件，能够防止最外层内部电极E的周缘部E2向Z轴方向过于急剧地弯曲。如上所述，内部电极12、13的周缘部12b、13b有越配置于Z轴方向外侧，越向Z轴方向内侧急剧地弯曲的倾向。因此，在最外层内部电极E急剧地弯曲的情况下，存在周缘部E2与Z轴方向上相邻的周缘部12b、13b接触而短路的可能性。通过使角部183满足a/b≤0.4的条件，能够适当地缓和周缘部E2的弯曲，并防止由内部电极12、13间的接触导致的短路。
如此，依照本实施方式的层叠陶瓷电容器10，能够提高耐湿性并且抑制内部电极12、13间的短路，能够提高可靠性。
以下，通过实施例进一步说明本实施方式。
4.实施例
作为本实施方式的实施例和比较例，制作了具有各种各样的截面形状的电容形成部的层叠陶瓷电容器的试样，并对可靠性进行研究。这些试样中，使X轴方向的尺寸为1.0mm，使Y轴方向和Z轴方向的尺寸为0.5mm。另外，使侧边缘部的Y轴方向上的厚度尺寸为10μm。
表1中示出在层叠陶瓷电容器的各实施例卷比较例的试样中测量的、上述电容形成部的角部的a和b的值、以及根据这些值计算出的a/b的值。此外，表1所示的值均是各实施例卷比较例中的1000个试样的平均值。关于角部的a、b的值，使之为将各试样的电容形成部在X轴方向上二等分并通过研磨使沿B-B’线的截面露出后，用扫描型电子显微镜(SEM)在3000～30000倍下进行了确认的值。
表1
Figure BDA0002581274950000161
a是与上述角部的沿Z轴方向的高度尺寸对应的值。即，如图10所示，将a设为从第一直线部(181)延长而成的第一假想线(L1)与第二直线部(182)的第一假想线(L1)侧的端点(P2)之间的沿Z轴方向的距离。关于a的值，以通过调整将弹性片S22增厚的区域S22的尺寸z而成为表1所示的值的方式进行了调整。
b是与上述角部的沿Y轴方向的长度尺寸对应的值。即，如图10所示，将b设为第二直线部(182)延长而成的第二假想线(L2)与第一直线部(181)的第二假想线(L2)侧的端点(P1)之间的沿Y轴方向的距离。关于b的值，以通过调整将弹性片S2增厚的区域S22的尺寸y而成为表1的值的方式进行了调整。
如表1所示，实施例1～4的试样的角部均满足a≥1μm且0.1≤a/b≤0.4的条件。
另一方面，比较例1的试样的a为0.2μm且a/b为0.01，不满足a≥1μm且a/b≥0.1的条件。
另外，比较例2的试样的a为1μm，但a/b为0.03，不满足a/b≥0.1的条件。
比较例3～8的试样的a/b均为0.50以上，不满足a/b≤0.4的条件。
对这些实施例1～4和比较例1～8的试样各1000个，研究了耐湿劣化率。就耐湿劣化率而言，在温度85℃、湿度85％下将额定电压的2倍的电压施加了100小时后，测量绝缘电阻，根据绝缘电阻低于1MΩ的试样的个数的比例进行了计算。
在角部满足a≥1μm且a/b≥0.1的条件的实施例1～4和比较例3～8中，确认了耐湿劣化率均为0.0％，都具有足够的耐湿性。
另一方面，在a为0.2μm且a/b为0.01的比较例1中，确认了耐湿劣化率为0.5％，耐湿性比实施例差。
另外，在a为1.0μm且a/b为0.03的比较例2中，也确认了耐湿劣化率为0.1％，耐湿性比实施例略差。
接着，进行了各试样的短路不良率的评价。短路不良率的评价，是使用LCR测量仪，在施加Osc(Oscillation level)为0.5V且频率为1kHz的电压的条件下进行的。关于各试样，进行随机选择的100个评价，并将100个中发生了短路的试样的个数的比例作为短路不良率。
其结果，在满足a/b≤0.4的实施例1～4以及比较例1和2中，短路不良率为0％。因此，在满足上述条件的实施例1～4中，确认了内部电极的周缘部越与相邻的内部电极接触越不急剧地弯曲，能够防止短路。
另一方面，在a/b比0.4大的比较例3～8中，短路不良率均为1％以上。特别是，有随着a/b变大而短路不良率变高的倾向。根据该结果，确认了通过将a/b抑制在0.4以下，能够可靠地抑制短路。
通过以上所述，确认了角部满足a≥1μm且0.1≤a/b≤0.4的条件的实施例1～4中均为耐湿性高且抑制了短路的可靠性高的结构。此外，在层叠陶瓷电容器的X轴方向上的尺寸为0.2mm且Y轴方向和Z轴方向上的尺寸为0.125mm的试样、层叠陶瓷电容器的X轴方向上的尺寸为1.6mm且Y轴方向和Z轴方向上的尺寸为0.8mm的试样中，确认了在角部满足a≥1μm且0.1≤a/b≤0.4的条件的情况下，均为耐湿性高且抑制了短路的可靠性高的结构。
5.其它实施方式
以上，对本发明的实施方式进行了说明，但本发明不仅限定于上述的实施方式，当然可以在不脱离本发明主旨的范围内进行各种改变。
另外，在上述实施方式中，作为层叠陶瓷电子部件的一例，对层叠陶瓷电容器10进行了，但本发明能够适用于具有层叠有内部电极的陶瓷主体的所有层叠陶瓷电子部件。作为这种层叠陶瓷电子部件，例如可以举出片式变阻器、片式热敏电阻器、层叠电感器等。

Claims (7)

1.一种层叠陶瓷电子部件，其特征在于，包括：
具有在第一方向上层叠的内部电极的功能部；
从所述第一方向覆盖所述功能部的覆盖部；和
从与所述第一方向正交的第二方向覆盖所述功能部的侧边缘部，
所述功能部在与所述第一方向和所述第二方向正交的第三方向上将所述功能部二等分处的、与所述第三方向正交的截面中具有：与所述覆盖部邻接且在所述第二方向上延伸的第一直线部；与所述侧边缘部邻接且在所述第一方向上延伸的第二直线部；以及与所述第一直线部和所述第二直线部相连的角部，
所述角部中，将所述第一直线部在所述第二方向上延长而成的第一假想线与所述第二直线部的所述第一假想线侧的端点之间的、沿所述第一方向的距离设为a，将所述第二直线部在所述第一方向上延长而成的第二假想线与所述第一直线部的所述第二假想线侧的端点之间的、沿所述第二方向的距离设为b时，所述角部以满足a≥1μm且0.1≤a/b≤0.4的条件的方式弯曲。
2.如权利要求1所述的层叠陶瓷电子部件，其特征在于：
所述侧边缘部的厚度为10μm以上15μm以下。
3.如权利要求2所述的层叠陶瓷电子部件，其特征在于：
所述侧边缘部的厚度为12μm以下。
4.如权利要求1～3中任一项所述的层叠陶瓷电子部件，其特征在于：
所述角部随着从所述第一直线部的所述第二假想线侧的所述端点去向所述第二直线部的所述第一假想线侧的所述端点，而向所述第一方向的内侧弯曲。
5.如权利要求1～4中任一项所述的层叠陶瓷电子部件，其特征在于：
所述功能部在所述截面中具有4个所述角部。
6.一种层叠陶瓷电子部件的制造方法，其特征在于，包括：
在第一陶瓷片和第二陶瓷片在第一方向上交替地层叠而成的层叠体的所述第一方向外表面，在所述第一方向上层叠没有形成内部电极的第三陶瓷片来制作层叠片的工序，其中，所述第一陶瓷片和所述第二陶瓷片分别形成有多个内部电极；
从所述第一方向对所述层叠片进行压接的工序；
通过切割所述已压接的层叠片来制作层叠芯片的工序，其中，所述层叠芯片具有：具有在所述第一方向上层叠的内部电极的功能部；从所述第一方向覆盖所述功能部的覆盖部；和所述内部电极露出且朝向与所述第一方向正交的第二方向的侧面；
在所述侧面形成侧边缘部的工序；以及
通过烧制形成有所述侧边缘部的所述层叠芯片，来形成烧制后的功能部的工序，
所述烧制后的功能部在与所述第一方向和所述第二方向正交的第三方向上将所述烧制后的功能部二等分处的、与所述第三方向上正交的截面中具有：与所述覆盖部邻接且在所述第二方向上延伸的第一直线部；与所述侧边缘部邻接且在所述第一方向上延伸的第二直线部；以及与所述第一直线部和所述第二直线部相连的角部，
所述角部中，将所述第一直线部在所述第二方向上延长而成的第一假想线与所述第二直线部的所述第一假想线侧的端点之间的、沿所述第一方向的距离设为a，将所述第二直线部在所述第一方向上延长而成的第二假想线与所述第一直线部的所述第二假想线侧的端点之间的、沿所述第二方向的距离设为b时，所述角部以满足a≥1μm且0.1≤a/b≤0.4的条件的方式弯曲。
7.如权利要求6所述的层叠陶瓷电子部件的制造方法，其特征在于：
在所述第一陶瓷片和所述第二陶瓷片中，所述多个内部电极隔着非电极形成区域在所述第二方向上相互隔开间隔地配置，
在从所述第一方向进行压接的工序中，在所述层叠片形成：在所述第一方向上层叠有所述多个内部电极的功能区域；和层叠有所述非电极形成区域的切除区域，其构成为在所述第二方向上与所述功能区域相邻，并且随着在所述第二方向上从所述功能区域离开，所述第一方向上的厚度逐渐减少，
在切割所述层叠片的工序中，切除所述切除区域。
CN202010668165.1A 2019-07-16 2020-07-13 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法 Pending CN112242245A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-130956 2019-07-16
JP2019130956 2019-07-16
JP2020076431A JP7506514B2 (ja) 2019-07-16 2020-04-23 積層セラミック電子部品の製造方法
JP2020-076431 2020-04-23

Publications (1)

Publication Number Publication Date
CN112242245A true CN112242245A (zh) 2021-01-19

Family

ID=74170550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010668165.1A Pending CN112242245A (zh) 2019-07-16 2020-07-13 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法

Country Status (3)

Country Link
US (1) US11798745B2 (zh)
JP (1) JP2024096307A (zh)
CN (1) CN112242245A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115410824A (zh) * 2021-05-27 2022-11-29 Tdk株式会社 层叠电容器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154365A (ja) * 1997-08-07 1999-02-26 Murata Mfg Co Ltd 積層セラミック電子部品
CN102810397A (zh) * 2011-05-31 2012-12-05 三星电机株式会社 多层陶瓷电子元件和多层陶瓷电容器
US20140301012A1 (en) * 2013-04-08 2014-10-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
CN105655127A (zh) * 2014-11-28 2016-06-08 株式会社村田制作所 层叠电容器以及其制造方法
CN105914038A (zh) * 2015-02-19 2016-08-31 株式会社村田制作所 层叠电容器以及其制造方法
CN106816312A (zh) * 2015-11-27 2017-06-09 三星电机株式会社 多层陶瓷电子组件及其制造方法
US20170243695A1 (en) * 2016-02-22 2017-08-24 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
CN109559889A (zh) * 2017-09-26 2019-04-02 三星电机株式会社 多层陶瓷电容器及制造其的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035850A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP5780169B2 (ja) 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法
KR101946259B1 (ko) * 2011-05-31 2019-02-12 삼성전기 주식회사 적층 세라믹 전자부품
JP2017069417A (ja) * 2015-09-30 2017-04-06 株式会社村田製作所 積層コンデンサ
JP6405329B2 (ja) * 2016-02-26 2018-10-17 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154365A (ja) * 1997-08-07 1999-02-26 Murata Mfg Co Ltd 積層セラミック電子部品
CN102810397A (zh) * 2011-05-31 2012-12-05 三星电机株式会社 多层陶瓷电子元件和多层陶瓷电容器
US20140301012A1 (en) * 2013-04-08 2014-10-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
CN104576053A (zh) * 2013-10-25 2015-04-29 株式会社村田制作所 层叠陶瓷电容器
CN105655127A (zh) * 2014-11-28 2016-06-08 株式会社村田制作所 层叠电容器以及其制造方法
CN105914038A (zh) * 2015-02-19 2016-08-31 株式会社村田制作所 层叠电容器以及其制造方法
CN106816312A (zh) * 2015-11-27 2017-06-09 三星电机株式会社 多层陶瓷电子组件及其制造方法
US20170243695A1 (en) * 2016-02-22 2017-08-24 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
CN107103996A (zh) * 2016-02-22 2017-08-29 三星电机株式会社 多层陶瓷电子组件及其制造方法
CN109559889A (zh) * 2017-09-26 2019-04-02 三星电机株式会社 多层陶瓷电容器及制造其的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115410824A (zh) * 2021-05-27 2022-11-29 Tdk株式会社 层叠电容器
CN115410824B (zh) * 2021-05-27 2024-05-03 Tdk株式会社 层叠电容器

Also Published As

Publication number Publication date
US20210020379A1 (en) 2021-01-21
JP2024096307A (ja) 2024-07-12
US11798745B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
CN110047654B (zh) 层叠陶瓷电容器
JP7122818B2 (ja) 積層セラミック電子部品及びその製造方法
CN107799306B (zh) 层叠陶瓷电容器及其制造方法
US11830679B2 (en) Multi-layer ceramic electronic component
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
US10141114B2 (en) Multi-layer ceramic capacitor and method of producing the same
US20170301470A1 (en) Ceramic Electronic Component and Method of Producing the Same
CN108695070B (zh) 层叠陶瓷电容器
JP2015026841A (ja) 積層セラミックコンデンサ
JP2024096307A (ja) 積層セラミック電子部品
US11049660B2 (en) Multi-layer ceramic electronic component and method of producing the same
CN107993843B (zh) 层叠陶瓷电容器
US20220359122A1 (en) Method for multilayer ceramic electronic device with punched out side margin parts
JP7274282B2 (ja) 積層セラミック電子部品及びその製造方法
JP2024156044A (ja) 積層セラミック電子部品及びその製造方法
JP7506514B2 (ja) 積層セラミック電子部品の製造方法
CN114628120A (zh) 层叠线圈部件
CN111091968A (zh) 层叠陶瓷电子部件及其制造方法
JP7307827B2 (ja) 積層セラミック電子部品
JP7322240B2 (ja) 積層セラミック電子部品及びその製造方法
JP7488045B2 (ja) 積層セラミック電子部品及びその製造方法
JP7261557B2 (ja) 積層セラミック電子部品の製造方法
CN112309719A (zh) 层叠陶瓷电子部件和部件安装基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination