CN112232513B - 一种量子态的制备方法及装置 - Google Patents

Abstract

本发明公开了一种量子态的制备方法及装置，所述方法包括：确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；初始化n个量子比特，利用量子逻辑门，将所述m个元素的元素值编码到所述n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态；其中，所述编码后的2ⁿ个量子态的振幅与所述m个元素的元素值一一对应。利用本发明实施例，能够利用量子态的叠加特性，减少编码量子比特的数量，从而以更少的存储和计算资源完成对目标数据的编码。

Description

一种量子态的制备方法及装置

技术领域

本发明属于量子计算技术领域，特别是一种量子态的制备方法及装置。

背景技术

量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。

量子计算模拟是一个借助数值计算和计算机科学来仿真遵循量子力学规律的模拟计算，作为一个仿真程序，它依据量子力学的量子比特的基本定律，利用计算机的高速计算能力，刻画量子态的时空演化。

利用量子线路求解线性方程组，需要将向量的元素值编码到量子比特上，现有技术中，采用将向量的元素值进行转化，构造RZ变换，再通过量子线路将数值加入到RZ旋转变换中作为参数，使得向量中的数值体现在量子比特的相位上。但是利用现有的技术，所需要的量子比特数目多，量子逻辑门数量多，遇到向量的元素数值较多的情况下，转化方案复杂，实用性较低。

基于此，有必要实现一种量子态的制备方法，解决现有技术中的不足。

发明内容

本发明的目的是提供一种量子态的制备方法及装置，以解决现有技术中的不足，它能够将目标数据的元素编码到量子态的振幅上，利用量子态的叠加特性，减少编码量子比特的数量，从而以更少的存储和计算资源完成对目标数据的编码。

本申请的一个实施例提供了一种量子态的制备方法，所述方法包括：

确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；

初始化n个量子比特，利用量子逻辑门，将所述m个元素的元素值编码到所述n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态；其中，所述编码后的2ⁿ个量子态的振幅与所述m个元素的元素值一一对应。

如上所述的量子态的制备方法，其中，优选的是，所述确定编码目标数据中m个元素的n个量子比特之前，所述方法还包括：

获得包含m个元素的目标数据，判断所述目标数据中元素个数m是否符合2ⁿ的形式；

若否，则在目标数据的元素中补零，直至满足所述m等于2ⁿ。

如上所述的量子态的制备方法，其中，优选的是，所述确定编码目标数据中m个元素的量子比特数n之前，所述方法还包括：

获得包含m个元素的目标数据，判断所述m个元素的平方和是否为1；

若否，则将所述m个元素的数值进行归一化处理，得到满足平方和为1的m个元素。

如上所述的量子态的制备方法，其中，优选的是，所述利用量子逻辑门，将所述m个元素的元素值编码到所述n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态，包括：

将所述m个元素均分为两组，利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2^k个量子态的振幅上；其中，所述k为当前均分的次数，k＝1,2,……n；

对所述每一组均分后的元素继续进行均分，返回执行所述利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2^k个量子态的振幅上，直至第n次均分后，输出包含所述n个量子比特上编码后的2ⁿ个量子态的末量子态。

如上所述的量子态的制备方法，其中，优选的是，所述量子逻辑门为RY门。

本申请的又一实施例提供了一种量子态的制备装置，所述装置包括：

确定模块，用于确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；

编码模块，用于初始化n个量子比特，利用量子逻辑门，将所述m个元素的元素值编码到所述n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态；其中，所述编码后的2ⁿ个量子态的振幅与所述m个元素的元素值一一对应。

如上所述的量子态的制备装置，其中，优选的是，所述确定模块之前，所述装置还包括：

获得模块，用于获得包含m个元素的目标数据，判断所述目标数据中元素个数m是否符合2ⁿ的形式；

若否，则在目标数据的元素中补零，直至满足所述m等于2ⁿ。

如上所述的量子态的制备装置，其中，优选的是，所述确定模块之前，所述装置还包括：

判断模块，获得包含m个元素的目标数据，判断所述m个元素的平方和是否为1；

若否，则将所述m个元素的数值进行归一化处理，得到满足平方和为1的m个元素。

如上所述的量子态的制备装置，其中，优选的是，所述编码模块，包括：

第一编码单元，用于将所述m个元素均分为两组，利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2^k个量子态的振幅上；其中，所述k为当前均分的次数，k＝1,2,……n；

第二编码单元，用于对所述每一组均分后的元素继续进行均分，返回执行所述利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2^k个量子态的振幅上，直至第n次均分后，输出包含所述n个量子比特上编码后的2ⁿ个量子态的末量子态。

本申请的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。

本申请的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。

与现有技术相比，通过确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；初始化n个量子比特，利用量子逻辑门，将m个元素的元素值编码到n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态，从而使得编码后的2ⁿ个量子态的振幅与m个元素的元素值一一对应。利用本发明能够利用量子态的叠加特性，减少编码量子比特的数量，从而以更少的存储和计算资源完成对目标数据的编码，弥补现有技术的不足。

附图说明

图1是本发明实施例提供的一种量子态的制备方法的计算机终端的硬件结构框图；

图2是现有技术提供的一种用于元素编码的量子线路示意图；

图3是本发明实施例提供的一种量子态的制备方法的流程示意图；

图4是本发明实施例提供的一种编码一个量子比特量子态振幅上的量子线路示意图；

图5是本发明实施例提供的一种编码两个量子比特量子态振幅上的量子线路示意图；

图6是本发明实施例提供的一种编码三个量子比特量子态振幅上的量子线路示意图；

图7是本发明实施例提供的一种量子态的制备装置的结构示意图。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

本发明实施例首先提供了一种量子态的制备方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。

下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种量子态的制备方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

存储器104可用于存储应用软件的软件程序以及模块，如本申请实施例中的实现一种量子态的制备方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。

需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。

在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助普通计算机的资源搭建的虚拟架构(即量子虚拟机)实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。

量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)，以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。

不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而被操作。

一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。

需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门，如Hadamard门(H门，哈德玛门)、泡利-X门(X门)、泡利-Y门(Y门)、泡利-Z门(Z门)、RX门、RY门、RZ门等等；多比特量子逻辑门，如CNOT门、CR门、iSWAP门、Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算的。

量子态，即量子比特的逻辑状态，在量子算法(或称量子程序)中用二进制表示，例如，一组量子比特为q0、q1、q2，表示第0位、第1位、第2位量子比特，从高位到低位排序为q2q1q0，该组量子比特对应的量子态共有2的量子比特总数次方个，是指8个本征态(确定的状态)：|000>、|001>、|010>、|011>、|100>、|101>、|110>、|111>，每个量子态的位与量子比特对应一致，如|000>态，000从高位到低位对应q2q1q0，|>为狄拉克符号。

以单个量子比特说明，单个量子比特的逻辑状态可能处于|0>态、|1>态、|0>态和|1>态的叠加态(不确定状态)，具体可以表示为/>其中，a和b为表示量子态振幅(概率幅)的复数,振幅的平方表示概率，a²、b²表示|0>态、|1>态的概率，a²+b²＝1。简言之，量子态是各本征态组成的叠加态，当其他态的概率为0时，即处于唯一确定的本征态。

在现有技术中，已知向量A有4个元素值，分别为p₀、p₁、p₂、p₃，且4个元素值均为实数，需要采用4个量子比特来编码已知向量A的4个元素。不失一般性地，可以假设4个元素数值的平方和为1，即A的状态矢量可记为:

|A(X)>＝p₀|0>+p₁|1>+p₂|2>+p₃|3>,其中，

这样便可以将向量A中的4个元素编码到上述4个量子比特的振幅上。

将每个元素的数值进行转化，得到形如的形式，构造RZ变换，得到：

RZ(θ)|0>＝|0>,RZ(θ)|1〉＝e^iθ|1〉。

如图2所示为现有技术提供的一种用于元素编码的量子线路示意图，其中，寄存器q[k]中量子比特的量子态为k＝0,1,2,3。对4个寄存器测量得到|1〉的概率幅分别为/>通过对上述元素数值经过H门操作后加入到RZ旋转变换中作为参数，完成对向量A的编码，使得原经典形式的元素数值体现在量子比特的相位上。

因此，若对于有R个元素值的向量，按照现有技术编码到量子态的振幅上需要R个量子比特，且需要2R个量子逻辑门，因此编码的元素数据越多，则需要越多的存储空间和计算资源才能完成对元素数据的编码。

对于本申请中的技术方案，其原理公式如下：

所用到的量子逻辑门优选为RY门，其矩阵形式为：

量子逻辑门RY门实现：

RY(θ)|0〉＝cos(θ/2)|0>+sin(θ/2)|1>

参见图3，图3为本发明实施例提供的一种量子态的制备方法的流程示意图，可以包括如下步骤：

S301：确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数。

具体的，可以在确定编码目标数据中m个元素的n个量子比特之前，首先获得包含m个元素的目标数据，目标数据可以为矩阵或者是向量，并判断所述m是否符合2ⁿ的形式，其中，m、n满足m等于2ⁿ，且m、n为正整数。

若所述m不符合2ⁿ的形式，则在目标数据的元素中补零直至满足所述m等于2ⁿ；若所述m符合2ⁿ的形式，则不需要进行补零操作。

示例性的，对于目标数据，例如为向量其具体形式为{1,2,3,4,5}，可知该向量中包含5个元素，即m＝5，不满足2ⁿ的形式，因此需要在目标元素中进行补零操作，即进行补零操作后的向量/>的具体形式为{1,2,3,4,5,0,0,0}，此时m＝8、n＝3符合条件。

其次，在确定编码目标数据中m个元素的n个量子比特之前，还需要获得包含m个元素的目标数据，并判断所述m个元素的平方和是否为1。

若m个元素的平方和不为1，则将所述m个元素的数值进行归一化处理，得到满足平方和为1的m个元素；若所述m个元素的数值满足平方和为1，则无需进行归一化操作。

其中，归一化就是要把需要处理的目标数据经过处理后限制在预设的数值，例如将m个元素数值归一化处理，使其满足所有元素数值平方和为1。其目的是为了后续数据处理的方便，其次是保证数据编码时效率加快。

示例性的，对于目标数据，例如为向量其具体形式为{1,2,3,4,5}，可知该向量中5个元素的平方和不为1，则需要将向量/>中元素的数值进行归一化处理，处理后的向量为：/>

S302：初始化n个量子比特，利用量子逻辑门，将所述m个元素的元素值编码到所述n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态；其中，所述编码后的2ⁿ个量子态的振幅与所述m个元素的元素值一一对应。

具体的，编码量子线路的思想是从上向下一直拆分，用一系列受控旋转门实现，具体实现过程包括：

S3021：将所述m个元素均分为两组，利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2^k个量子态的振幅上；其中，所述k为当前均分的次数，k＝1,2,……n。

示例性的，假设向量： 有八个元素,假设该8个元素为经归一化处理后的元素，平方和为1：/> 现有技术方案编码该8个元素的向量至少需要8个量子比特，所使用的量子线路的量子逻辑门数量为16个。

本申请中，编码该8个元素需要3个量子比特，其量子比特的初态为|000>，那么实现该向量振幅编码的过程如下：

首先将所述m个元素均分为两组，即将八个元素分为两组：一组为(b₀,b₁,b₂,b₃)，另一组为(b₄,b₅,b₆,b₇)。将每一组的四个数据的平方和的根作为振幅值编码到第一个量子比特的量子态的振幅上，得到经过编码后的末态，即：

此时，经过第一次均分后，得到如图4所示的本实施例提供的一种编码一个量子比特量子态振幅上的量子线路示意图。

图4中，可以通过对第一个量子比特施加RY门，即：

可得，也就是说，通过设置θ₁的值，即可实现上述的振幅值编码，下述图中RY门的旋转角度θ的具体值可同理确定。

S3022：对所述每一组均分后的元素继续进行均分，返回执行所述利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2^k个量子态的振幅上，直至第n次均分后，输出包含所述n个量子比特上编码后的2ⁿ个量子态的末量子态。

具体的，对上述第一步中得到的两组数据进一步拆分，得到4组数据，每组有两个数据，即得到(b₀,b₁)、(b₂,b₃)、(b₄,b₅)、(b₆,b₇)4组数据。分别将每组数据的平方和的根作为振幅值，编码到前两个量子比特的4个振幅上。得到：

经过第二次均分后，得到如图5所示的本实施例提供的一种编码两个量子比特量子态振幅上的量子线路示意图。

其中，为了形象的展示量子逻辑门RY门的受控情况，本申请图示中的空心的圆圈代表0控，表示当该量子比特的量子态为0时，RY(θ₂)量子逻辑门就会被执行；实心的黑色圆圈代表1控，表示当该量子比特的量子态为1时，RY(θ₃)量子逻辑门就会被执行，圆圈之间的连线代表受控。

继续进行第三步的数据拆分，将得到八组数据，实现对3个量子比特、共八个量子态的振幅编码，得到：

|000>→b₀|000>+b₁|001>

|010>→b₂|010>+b₃|011>

|100>→b₄|100>+b₅|101>

|110>→b₆|110>+b₇|111>

此时，经过第三次均分后，对于八个元素向量的振幅编码，输出包含所述3个量子比特上编码后的2³个量子态的末量子态，最终得到如图6所示的本实施例提供的一种编码三个量子比特量子态振幅上的量子线路示意图，所使用的的量子逻辑门为7个(向量元素的数量减1)。

与现有技术相比，通过确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；初始化n个量子比特，利用量子逻辑门，将m个元素的元素值编码到n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态，从而使得编码后的2ⁿ个量子态的振幅与m个元素的元素值一一对应。利用本发明能够利用量子态的叠加特性，减少编码量子比特的数量，从而以更少的存储和计算资源完成对目标数据的编码，弥补现有技术的不足。

参见图7，图7为本发明实施例提供的一种量子态的制备装置的结构示意图，与图2所示的流程相对应，该装置可以包括：

确定模块701，用于确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；

编码模块702，用于初始化n个量子比特，利用量子逻辑门，将所述m个元素的元素值编码到所述n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态；其中，所述编码后的2ⁿ个量子态的振幅与所述m个元素的元素值一一对应。

优选的是，所述确定模块之前，所述装置还包括：

获得模块，用于获得包含m个元素的目标数据，判断所述目标数据中元素个数m是否符合2ⁿ的形式；

若否，则在目标数据的元素中补零，直至满足所述m等于2ⁿ。

优选的是，所述确定模块之前，所述装置还包括：

判断模块，获得包含m个元素的目标数据，判断所述m个元素的平方和是否为1；

若否，则将所述m个元素的数值进行归一化处理，得到满足平方和为1的m个元素。

优选的是，所述编码模块，包括：

第一编码单元，用于将所述m个元素均分为两组，利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2^k个量子态的振幅上；其中，所述k为当前均分的次数，k＝1,2,……n；

第二编码单元，用于对所述每一组均分后的元素继续进行均分，返回执行所述利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2^k个量子态的振幅上，直至第n次均分后，输出包含所述n个量子比特上编码后的2ⁿ个量子态的末量子态。

与现有技术相比，通过确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；初始化n个量子比特，利用量子逻辑门，将m个元素的元素值编码到n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态，从而使得编码后的2ⁿ个量子态的振幅与m个元素的元素值一一对应。利用本发明能够利用量子态的叠加特性，减少编码量子比特的数量，从而以更少的存储和计算资源完成对目标数据的编码，弥补现有技术的不足。

本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中方法实施例中的步骤。

具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：

S301：确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；

S302：初始化n个量子比特，利用量子逻辑门，将所述m个元素的元素值编码到所述n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态；其中，所述编码后的2ⁿ个量子态的振幅与所述m个元素的元素值一一对应。

与现有技术相比，通过确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；初始化n个量子比特，利用量子逻辑门，将m个元素的元素值编码到n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态，从而使得编码后的2ⁿ个量子态的振幅与m个元素的元素值一一对应。利用本发明能够利用量子态的叠加特性，减少编码量子比特的数量，从而以更少的存储和计算资源完成对目标数据的编码，弥补现有技术的不足。

本发明实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中方法实施例中的步骤。

具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：

S301：确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；

S302：初始化n个量子比特，利用量子逻辑门，将所述m个元素的元素值编码到所述n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态；其中，所述编码后的2ⁿ个量子态的振幅与所述m个元素的元素值一一对应。

与现有技术相比，通过确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；初始化n个量子比特，利用量子逻辑门，将m个元素的元素值编码到n个量子比特的2ⁿ个量子态上，输出包含编码后的2ⁿ个量子态的末量子态，从而使得编码后的2ⁿ个量子态的振幅与m个元素的元素值一一对应。利用本发明能够利用量子态的叠加特性，减少编码量子比特的数量，从而以更少的存储和计算资源完成对目标数据的编码，弥补现有技术的不足。

以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (9)

1.一种量子态的制备方法，其特征在于，所述方法包括：

确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；

初始化n个量子比特，将所述m个元素均分为两组，利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2k个量子态的振幅上；其中，所述k为当前均分的次数，k=1,2,……n；

对所述每一组均分后的元素继续进行均分，返回执行所述利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2k个量子态的振幅上，直至第n次均分后，输出包含所述n个量子比特上编码后的2n个量子态的末量子态；其中，所述编码后的2ⁿ个量子态的振幅与所述m个元素的元素值一一对应。

2.根据权利要求1所述的方法，其特征在于，所述确定编码目标数据中m个元素的n个量子比特之前，所述方法还包括：

获得包含m个元素的目标数据，判断所述目标数据中元素个数m是否符合2ⁿ的形式；

若否，则在目标数据的元素中补零，直至满足所述m等于2ⁿ。

3.根据权利要求1所述的方法，其特征在于，所述确定编码目标数据中m个元素的量子比特数n之前，所述方法还包括：

获得包含m个元素的目标数据，判断所述m个元素的平方和是否为1；

若否，则将所述m个元素的数值进行归一化处理，得到满足平方和为1的m个元素。

4.根据权利要求1所述的方法，其特征在于，量子逻辑门为RY门。

5.一种量子态的制备装置，其特征在于，所述装置包括：

确定模块，用于确定编码目标数据中m个元素的量子比特数n；其中，m、n满足m等于2ⁿ，且m、n为正整数；

编码模块，用于初始化n个量子比特，将所述m个元素均分为两组，利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2k个量子态的振幅上；其中，所述k为当前均分的次数，k=1,2,……n；对所述每一组均分后的元素继续进行均分，返回执行所述利用受控旋转门，将每一组均分后的元素的平方和的根作为振幅值编码到前k个量子比特的当前2k个量子态的振幅上，直至第n次均分后，输出包含所述n个量子比特上编码后的2n个量子态的末量子态；其中，所述编码后的2ⁿ个量子态的振幅与所述m个元素的元素值一一对应。

6.根据权利要求5所述的装置，其特征在于，所述确定模块之前，所述装置还包括：

获得模块，用于获得包含m个元素的目标数据，判断所述目标数据中元素个数m是否符合2ⁿ的形式；

若否，则在目标数据的元素中补零，直至满足所述m等于2ⁿ。

7.根据权利要求5所述的装置，其特征在于，所述确定模块之前，所述装置还包括：

判断模块，获得包含m个元素的目标数据，判断所述m个元素的平方和是否为1；

若否，则将所述m个元素的数值进行归一化处理，得到满足平方和为1的m个元素。

8.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至4任一项中所述的方法。

9.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至4任一项中所述的方法。