CN112216609B - 一种减小晶圆翘曲的方法及晶圆键合方法 - Google Patents
一种减小晶圆翘曲的方法及晶圆键合方法 Download PDFInfo
- Publication number
- CN112216609B CN112216609B CN202011001472.0A CN202011001472A CN112216609B CN 112216609 B CN112216609 B CN 112216609B CN 202011001472 A CN202011001472 A CN 202011001472A CN 112216609 B CN112216609 B CN 112216609B
- Authority
- CN
- China
- Prior art keywords
- wafer
- different
- annealing
- degrees
- directions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000000137 annealing Methods 0.000 claims abstract description 105
- 235000012431 wafers Nutrition 0.000 claims description 237
- 238000005452 bending Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 6
- 230000001747 exhibiting effect Effects 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 abstract description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000004886 process control Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910005889 NiSix Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- -1 oxide Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种减小晶圆翘曲的方法及晶圆键合方法，本发明的方法对在不同方向上存在翘曲度差异的晶圆，确定所述晶圆在不同方向上的翘曲度，并根据不同方向上的所述翘曲值，沿不同方向或者在晶圆的不同区域采用不同的退火策略对所述晶圆进行退火。例如，对晶圆沿某一个方向进行退火，或者在不同方向上设定不同的退火温度进行退火。通过上述不同的退火策略，调整晶圆不同方向上的应力，补偿晶圆不同方向上的翘曲度，使晶圆形状趋于平面化，最终满足加工及器件需求。另外，上述方法可以通过APC实现，只需要对退火策略进行调整便可实现，无需增加额外的步骤或者制程时间，可以实现量产，并且有利于降低生产成品。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种减小晶圆翘曲的方法及晶圆键合方法。
背景技术
在半导体器件制造过程中，涉及到很多的晶圆处理以及膜层沉积过程，这些膜层通常为不同的材料层，例如可能是氮化物、氧化物、金属、多晶硅等多中材料的膜层。不同材料的膜层均具有延展以及收缩的特性。膜层的沉积或者半导体器件制造的其他制程通常伴随着热过程，经历热过程之后，不同材料的膜层通常表现出不同的应力，有些膜层表现为张应力，有些膜层则表现为压应力。这些不同的应力表现使得晶圆呈现出不同的弯曲或者翘曲形状。另外，由于晶圆生形成的器件的版图设计，也会使得晶圆在不同方向上产生不同的弯曲度，导致晶圆产生相应的形变。严重时，晶圆可能会呈现弯曲度较大的盘状或者马鞍状。
由于半导体加工机台的限制，晶圆的弯曲或者翘曲如果过大或者不同方向上的翘曲差异将会导致晶圆加工受到限制甚至使得晶圆无法在同一机台上进行加工，增加器件制造成本。
目前通常采用在晶圆上方或者背面沉积介质层膜，对介质层膜进行高温退火以中和或者抵消晶圆的应力。然而，由于该介质层膜是均匀沉积的，其在各个方向上对应力的改变是相同的，无法满足调整不同方向上的应力的要求。
鉴于以上不足，有必要提供一种通过调整晶圆不同方向上的应力的方式，使得晶圆满足加工需求的技术。
发明内容
鉴于现有技术的上述缺点与不足，本发明的目的在于提供一种减小晶圆翘曲的方法及晶圆键合方法，通过翘曲值量测，确定晶圆在不同方向上的翘曲度，确定退火策略，在不同方向上采用不同的退火策略对晶圆进行退火，从而调整晶圆不同方向上的应力，补偿不同方向上的弯曲，使得晶圆满足加工需要。
为实现上述目的及其它相关目的，本发明提供了一种减小晶圆翘曲的方法，该方法包括如下步骤：
提供在不同方向上存在翘曲度差异的晶圆；
确定所述晶圆在不同方向上的翘曲度；
根据不同方向上的所述翘曲值，沿不同方向或者在晶圆的不同区域采用不同的退火策略对所述晶圆进行退火。
可选地，沿不同方向或者在晶圆的不同区域采用不同的退火策略对所述晶圆进行退火，还包括以下步骤：
根据不同方向上的翘曲度，在不同方向上设定不同的退火温度进行退火。
可选地，沿不同方向或者在晶圆的不同区域采用不同的退火策略对所述晶圆进行退火，还包括以下步骤：
根据不同方向上的翘曲度，选定需要进行退火的区域。
可选地，在选定的需要进行退火的区域进行退火，其余区域不进行退火。
可选地，所述不同方向包括沿所述晶圆的径向相互垂直的方向。
可选地，对晶圆进行尖峰退火。
可选地，所述晶圆包括衬底、形成在所述衬底上多层膜层。
本发明的另一实施例还提供了一种晶圆键合方法，该方法包括以下步骤：
提供待键合的晶圆；
确定所述晶圆在不同方向上的翘曲度；
根据不同方向上的所述翘曲值，沿不同方向或者在晶圆的不同区域采用不同的退火策略对所述晶圆进行退火。
可选地，设定不同的退火策略在不同方向上对所述晶圆进行退火，还包括以下步骤：
根据不同方向上的翘曲度，在不同方向上设定不同的退火温度进行退火。
可选地，设定不同的退火策略在不同方向上对所述晶圆进行退火，还包括以下步骤：
根据不同方向上的翘曲度，选定需要进行退火的区域。
可选地，在选定的需要进行退火的区域进行退火，其余区域不进行退火。
可选地，所述不同方向包括沿所述晶圆的径向相互垂直的方向。
可选地，对晶圆进行尖峰退火。
可选地，所述晶圆包括衬底、形成在所述衬底上的半导体器件以及形成在所述半导体器件上方的键合层。
可选地，该晶圆键合方法，还包括：
刻蚀所述键合层形成晶圆键合的焊盘；
通过所述焊盘将不同的待键合晶圆进行键合。
如上所述，本发明提供的减小晶圆翘曲的方法及晶圆键合方法，至少具备如下有益技术效果：
本发明的方法对于在不同方向上翘曲度存在差异的晶圆，确定所述晶圆在不同方向上的翘曲度；根据不同方向上的所述翘曲值，设定不同的退火策略在不同方向上对所述晶圆进行退火。例如，对晶圆沿某一个方向进行退火，或者在不同方向上设定不同的退火温度进行退火。通过上述不同的退火策略，调整晶圆不同方向上的应力，补偿晶圆不同方向上的翘曲度，使晶圆形状趋于平面化，最终满足加工及器件需求。
另外，上述方法可以通过先进工艺控制(Advanced Process Control，APC)实现，只需要对退火策略进行调整便可实现，无需增加额外的步骤或者制程时间，可以实现量产，并且有利于降低生产成品。
附图说明
图1和图2显示为晶圆由于应力分布不均匀而呈现的翘曲形状示意图。
图3显示为图1所示晶圆的厚度方向的示意图。
图4显示为现有技术中改善图1所示的晶圆翘曲所采用的在晶圆背面沉积介质层膜的示意图。
图5显示为图4所示晶圆的翘曲形状示意图。
图6显示为本发明实施例一提供的减小晶圆翘曲的方法的流程示意图。
图7显示为对图1所示的晶圆进行退火的示意图。
图8显示为对图2所示的晶圆进行退火的示意图。
图9显示为经图8所示的退火之后晶圆的形状示意图。
图10显示为本发明实施例二提供的晶圆键合方法的流程示意图。
图11显示为待键合晶圆的器件结构示意图。
图12显示为图11所示的待键合晶圆的翘曲形状示意图。
图13显示为对图12所示的晶圆进行退火的示意图。
图14显示为对图13所示的晶圆进行键合焊盘刻蚀后的晶圆形状的示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
实施例一
在半导体器件的制造过程中，设计众多的衬底处理以及膜层沉积和处理过程，这些过程大都伴随着和热过程。例如，对于存储器来说，伴随存储器尺寸更小以及存储容量更大的要求，3D NAND存储器越来越受到关注。在3D NAND制造过程中，伴随不同膜层的沉积、刻蚀、退火等伴热过程。不同膜层的热膨胀系数不同，具有延展及收缩特性，因此在同样的热过程中，不同的膜层的表现也不同。一些膜层表现为张应力，一些膜层表现为压应力，最终导致晶圆出现不同程度的弯曲或者翘曲。另外，由于晶圆上方器件版图设计的原因，在不同方向上晶圆的翘曲值存在很大的差异，只是晶圆产生相应的形变。如图1和图2所示，当晶圆在各个方向上的的应力相匹配，晶圆会朝向同一个方向(朝向晶圆正面或者晶圆背面)弯曲，使得晶圆呈现如1所示的盘状或者碗状的形状。如图1所示，晶圆100在沿径向相互垂直的X、Y方向上，均朝向晶圆背面弯曲，并且弯曲程度几乎形同，呈现盘状。如果晶圆在各个方向上的应力不匹配，造成晶圆在各个方向上的弯曲方向不同，弯曲程度也可能不同，这样就导致晶圆呈现图2所示的马鞍型的形状。如图2所示，晶圆200在沿径向X方向上，朝向晶圆正面弯曲，在于X方向垂直的沿径向的Y方向上，朝向晶圆的背面弯曲，X、Y方向上的弯曲程度也不尽相同，此时晶圆呈现马鞍型。
现有技术中，为了均衡晶圆的应力分布，通常在晶圆的正面或者晶圆的背面沉积一层介质层膜，然后经高温退火，均衡晶圆的应力。图1所示的晶圆100沿晶圆厚度方向的视图。在晶圆背面沉积介质层膜101，然后对晶圆进行退火处理，晶圆各个方向的应力得到均衡和补偿，晶圆弯曲有所缓解，如图5所示，弯曲度减小。但是由于沉积的介质层膜101是均匀沉积的，在退火之后，介质层膜101对各个方向上的应力改变是相同的，例如对于图2所示的马鞍型的晶圆，即便经过介质层膜沉积和退火也很难满足加工需要，无法得到所需的产品。
对此，本实施例提供了一种减小晶圆翘曲的方法，如图6所示，该方法包括以下步骤：
步骤S001：提供在不同方向上存在翘曲度差异的晶圆；
本实施例中，上述晶圆的材料可以是单晶硅、锗(Ge)、锗化硅(SiGe)、SOI(Silicon-on-insulator，绝缘体上硅)或GOI(Germanium-on-Insulator，绝缘体上锗)等等。本实施例中，以单晶硅晶圆为例。该晶圆还可以包括沉积在晶圆上方的不同的膜层。例如用于形成3D NAND堆叠结构的牺牲层和绝缘层等。本实施例所提供的晶圆包括具有图1所示盘状或碗状形状的晶圆100，以及图2所示具有马鞍形状的晶圆200。
步骤S002：确定所述晶圆在不同方向上的翘曲度；
对于提供的晶圆，通过平坦度测试仪，分别在不同方向上测量晶圆多个点的高度，由此测量晶圆在不同方向上的翘曲度，优选地，测量在沿晶圆的径向相互垂直的两个方向上的翘曲度。如图1和图2所示的X、Y方向上的翘曲度。经翘曲度测量，确定晶圆的翘曲方向以及不同方向上翘曲度的差异，由此确定晶圆是属于图1所示的盘形或碗型的晶圆，还是属于图2所示的马鞍形的晶圆。
步骤S003：根据不同方向上的所述翘曲值，沿不同方向或者在晶圆的不同区域采用不同的退火策略对所述晶圆进行退火。
根据步骤S002确定的晶圆的弯曲类型，设定不同的退火策略，对晶圆进行退火。本实施例中，采用尖峰退火(laser spike anneal，LSA)对晶圆进行退火。尖峰退火的温度曲线的峰温以及峰温驻留时间便于控制，定制化高，通过APC(Advanced Process Control，先进工艺控制)便可实现。相对于传统的同心圆发热管退火的方式，可以实现逐行扫描式的退火,从而可以设计出不一样的温区，使得晶圆的不同区域得到不同的应力改善，即，可控程度高，更加精准。同时，尖峰退火在退火时不会对其他区域造成损伤或者伤害。例如，在40nm节点之后，LSA已经被广泛使用，在退火过程中，激光可以短时间作用于器件表面，不会对不耐高温的器件组成部分(比如NiSix)造成伤害。
在本实施例的优选实施例中，对于图1所示的呈现盘状的晶圆100，如图7所示，在翘曲程度较大的晶圆外围区域以第一温度110进行尖峰退火，在翘曲程度较小的接近晶圆中心的区域采用第二温度120进行尖峰退火。第一温度110与第二温度120不同，例如第一温度110大约第二温度120，使得晶圆在外围区域和中间区域具有退火温差，从而在不同区域产生的应力补偿效果不同。最终调整不同区域的应力，使得晶圆收敛为趋于平面形状或者弯曲程度很小的盘状。经过上述退火过程之后，晶圆的翘曲度明显减小，使得晶圆的平整度达到加工机台的需要。
在本实施例的另一优选实施例中，对于图2所示的呈马鞍形状的晶圆，由于晶圆在X、Y方向上的弯曲方向不同，弯曲程度也可能不同，因此，如果采用图7所示的退火策略进行退火，将不能实现晶圆形状的改善。为此，该优选实施例中，采用在晶圆呈现不同弯曲方向和弯曲程度的X、Y方向上定制不同的退火策略，分别沿X、Y方向对晶圆进行退火。如图8所示，在该优选实施例中，Y方向上按照晶圆或者半导体器件的常规制程要求进行尖峰退火，而在X方向上，沿第三温度201对晶圆进行逐行扫描式尖峰退火。例如对于40nm工艺来说，在Y方向上以常规的850℃左右的温度进行退火，而在X方向上则调整第三温度低于Y方向上的退火温度，例如低于Y方向上温度20℃这样的退火温度，进行逐行尖峰退火。对晶圆200在X、Y方向上以具有温度差的不同的退火温度进行退火，可以有效补偿晶圆在X、Y方向上的应力，改善晶圆在X、Y方向上的翘曲差异，使得晶圆200最终呈现平面形或者图9所示的在X、Y方向上的弯曲方向一致，弯曲程度很小的盘状。经上述退火处理后的晶圆200能够满足后续加工的需要以及加工机台的要求。
如上所述，本实施例的方法对于发生翘曲的晶圆，在不同区域或者不同方向上采用不同的退火策略进行退火，在不同方向或者不同区域产生退火温度差。不同的退火温度能够实现不同的应力补偿或者改善效果，由此能够有效改善晶圆的弯曲或者翘曲，使得晶圆最终趋于平面形或者趋于在各个方向上弯曲方向相同，弯曲程度显著减小的盘状。经上述退火处理后的晶圆能够满足加工机台的要求。并且该方法通过调整退火策略便可实现，无需增加额外的步骤或者制程，易于量产并且无成本的增加。
实施例二
本实施例提供一种晶圆键合方法，如图10所示，该方法包括如下步骤：
步骤S101：提供待键合的晶圆；
在本实施例中，参照图11和图12，提供的晶圆300包括衬底301以及形成在衬底301上方的半导体器件、形成在半导体器件上方的键合层306。在本实施例中，衬底301可以包括硅、锗(Ge)、锗化硅(SiGe)衬底、SOI(Silicon-on-insulator，绝缘体上硅)或GOI(Germanium-on-Insulator，绝缘体上锗)等等。半导体器件可以是形成在衬底301上方的3DNAND存储结构，也可以是CMOS等器件。本实施例中，衬底301为硅衬底为例，半导体器件以3DNAND存储结构为例进行说明。
在本实施例的优选实施例中，如图11所示，衬底301为硅衬底，形成在硅衬底301上方的半导体器件包括堆叠结构302，贯穿堆叠结构302形成的存储单元303以及公共源极304等结构。如图11所示，堆叠结构302包括交替层叠形成的绝缘层3021和字线层3022，存储单元303包括依次形成在沟道孔中的电荷阻挡层、电荷捕获层、隧穿层、沟道层以及介质层。在半导体器件和键合层306之间还形成有接触层，该接触层包括分别与字线层、衬底、存储单元的沟道层以及共源极接触的接触部305，接触部305与键合层形成互连结构。在半导体器件中，接触部以及键合层形成的互连结构通常采用导电性能良好的金属材料形成，金属材料与形成半导体器件的半导体材料在热膨胀系数上存在很大的差异，这就导致在形成互连结构及后续形成焊盘的时，晶圆会出现不同程度的弯曲或者翘曲。
步骤S102：确定所述晶圆在不同方向上的翘曲度；
测量待键合的晶圆在不同方向上的翘曲度，优选地，测量在沿晶圆的径向相互垂直的两个方向上的翘曲度。经翘曲度测量，确定晶圆的翘曲方向以及不同方向上翘曲度的差异，例如，在本实施例的优选实施例中，经测量得知晶圆300呈现图12所示的在X、Y方向上弯曲方向不同、甚至弯曲程度也不相同的马鞍形。在其他实施例中，晶圆300页可能呈现图1所示的圆盘状。在本实施例中，以图12所示的晶圆300的翘曲形状为例进行说明。
步骤S103：根据不同方向上的所述翘曲值，沿不同方向或者在晶圆的不同区域采用不同的退火策略对所述晶圆进行退火。
根据步骤S102确定的待键合的晶圆300的弯曲类型，设定不同的退火策略，对晶圆进行退火。本实施例中，采用尖峰退火对晶圆进行退火。尖峰退火的温度曲线的峰温以及峰温驻留时间便于控制，定制化高，通过APC(Advanced Process Control，先进工艺控制)便可实现。
对于图12所示的呈马鞍形状的晶圆，由于晶圆在X、Y方向上的弯曲方向不同，弯曲程度也可能不同，采用在晶圆呈现不同弯曲方向和弯曲程度的X、Y方向上定制不同的退火策略，分别沿X、Y方向对晶圆进行退火。如图13所示，在该优选实施例中，在X方向上，沿第四温度301对晶圆进行逐行扫描式尖峰退火，而在Y方向上按照第五温度320进行尖峰退火。对晶圆300在X、Y方向上以具有温度差的不同的退火温度进行退火，可以有效补偿晶圆在X、Y方向上的应力，改善晶圆在X、Y方向上的翘曲差异，使得晶圆300最终呈现平面形或者图14所示的在X、Y方向上的弯曲方向一致，弯曲程度很小的盘状。经上述退火处理后的晶圆300能够满足后续加工的需要以及加工机台的要求。
本实施例在对晶圆进行退火之后，还包括对退火后的晶圆300的键合层306进行刻蚀形成晶圆键合的焊盘，通过焊盘将不同的待键合晶圆进行键合。
如上所述，经上述退火处理之后，待键合晶圆的弯曲度能够满足后续刻蚀、键合等制程的需要，并且上述方法易于实现量产，不会额外增加成本。
如上所述，本发明提供的减小晶圆翘曲的方法及晶圆键合方法，至少具备如下有益技术效果：
本发明的方法对于在不同方向上翘曲度存在差异的晶圆，确定所述晶圆在不同方向上的翘曲度；根据不同方向上的所述翘曲值，设定不同的退火策略在不同方向上对所述晶圆进行退火。例如，对晶圆沿某一个方向进行退火，或者在不同方向上设定不同的退火温度进行退火。通过上述不同的退火策略，调整晶圆不同方向上的应力，补偿晶圆不同方向上的翘曲度，使晶圆形状趋于平面化，最终满足加工及器件需求。
另外，上述方法可以通过先进工艺控制(Advanced Process Control，APC)实现，只需要对退火策略进行调整便可实现，无需增加额外的步骤或者制程时间，可以实现量产，并且有利于降低生产成品。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种减小晶圆翘曲的方法，其特征在于，包括如下步骤：
提供在不同方向上存在翘曲度差异的晶圆；
确定所述晶圆在不同方向上的翘曲度；
根据不同方向上的所述翘曲度，沿呈现不同弯曲方向和弯曲程度的不同方向或者在晶圆的弯曲程度不同的区域采用不同的退火策略对所述晶圆进行退火，对于呈现盘状的晶圆，在翘曲程度较大的晶圆外围区域以第一温度进行尖峰退火，在翘曲程度较小的接近晶圆中心的区域采用第二温度进行尖峰退火，并且第一温度与第二温度不同；对于呈马鞍形状的晶圆，晶圆在X、Y方向上的弯曲方向不同，弯曲程度也不同，在Y方向上以850℃左右的温度进行退火，在X方向上，以低于Y方向上的退火温度20℃的第三温度对晶圆进行逐行扫描式尖峰退火。
2.根据权利要求1所述的减小晶圆翘曲的方法，其特征在于，沿呈现不同弯曲方向和弯曲程度的不同方向或者在晶圆的弯曲程度不同的区域采用不同的退火策略对所述晶圆进行退火，还包括以下步骤：
根据不同方向上的翘曲度，在不同方向上设定不同的退火温度进行退火。
3.根据权利要求1所述的减小晶圆翘曲的方法，其特征在于，沿呈现不同弯曲方向和弯曲程度的不同方向或者在晶圆的弯曲程度不同的区域采用不同的退火策略对所述晶圆进行退火，还包括以下步骤：
根据不同方向上的翘曲度，选定需要进行退火的区域。
4.根据权利要求3所述的减小晶圆翘曲的方法，其特征在于，在选定的需要进行退火的区域进行退火，其余区域不进行退火。
5.根据权利要求1所述的减小晶圆翘曲的方法，其特征在于，所述不同方向包括沿所述晶圆的径向相互垂直的方向。
6.根据权利要求4或5所述的减小晶圆翘曲的方法，其特征在于，对晶圆进行尖峰退火。
7.根据权利要求1所述的减小晶圆翘曲的方法，其特征在于，所述晶圆包括衬底、形成在所述衬底上的多层膜层。
8.一种晶圆键合方法，其特征在于，包括以下步骤：
提供待键合的晶圆；
确定所述晶圆在不同方向上的翘曲度；
根据不同方向上的所述翘曲度，沿呈现不同弯曲方向和弯曲程度的不同方向或者在晶圆的弯曲程度不同的区域采用不同的退火策略对所述晶圆进行退火，对于呈现盘状的晶圆，在翘曲程度较大的晶圆外围区域以第一温度进行尖峰退火，在翘曲程度较小的接近晶圆中心的区域采用第二温度进行尖峰退火，并且第一温度与第二温度不同；对于呈马鞍形状的晶圆，晶圆在X、Y方向上的弯曲方向不同，弯曲程度也不同，在Y方向上以850℃左右的温度进行退火，在X方向上，以低于Y方向上的退火温度20℃的第三温度对晶圆进行逐行扫描式尖峰退火。
9.根据权利要求8所述的晶圆键合方法，其特征在于，沿呈现不同弯曲方向和弯曲程度的不同方向或者在晶圆的弯曲程度不同的区域采用不同的退火策略对所述晶圆进行退火，还包括以下步骤：
根据不同方向上的翘曲度，在不同方向上设定不同的退火温度进行退火。
10.根据权利要求8所述的晶圆键合方法，其特征在于，沿呈现不同弯曲方向和弯曲程度的不同方向或者在晶圆的弯曲程度不同的区域采用不同的退火策略对所述晶圆进行退火，还包括以下步骤：
根据不同方向上的翘曲度，选定需要进行退火的区域。
11.根据权利要求10所述的晶圆键合方法，其特征在于，在选定的需要进行退火的区域进行退火，其余区域不进行退火。
12.根据权利要求8所述的晶圆键合方法，其特征在于，所述不同方向包括沿所述晶圆的径向相互垂直的方向。
13.根据权利要求11或12所述的晶圆键合方法，其特征在于，对晶圆进行尖峰退火。
14.根据权利要求8所述的晶圆键合方法，其特征在于，所述晶圆包括衬底、形成在所述衬底上的半导体器件以及形成在所述半导体器件上方的键合层。
15.根据权利要求14所述的晶圆键合方法，其特征在于，还包括：
刻蚀所述键合层形成晶圆键合的焊盘；
通过所述焊盘将不同的待键合晶圆进行键合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011001472.0A CN112216609B (zh) | 2020-09-22 | 2020-09-22 | 一种减小晶圆翘曲的方法及晶圆键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011001472.0A CN112216609B (zh) | 2020-09-22 | 2020-09-22 | 一种减小晶圆翘曲的方法及晶圆键合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112216609A CN112216609A (zh) | 2021-01-12 |
| CN112216609B true CN112216609B (zh) | 2022-07-26 |
Family
ID=74049822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011001472.0A Active CN112216609B (zh) | 2020-09-22 | 2020-09-22 | 一种减小晶圆翘曲的方法及晶圆键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112216609B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113906542A (zh) * | 2021-08-30 | 2022-01-07 | 长江存储科技有限责任公司 | 使用背面膜层沉积和激光退火的晶圆应力控制 |
| CN114207786A (zh) | 2021-10-30 | 2022-03-18 | 长江存储科技有限责任公司 | 用于改变晶圆弯曲的方法和结构 |
| CN116798891A (zh) * | 2022-03-15 | 2023-09-22 | 长鑫存储技术有限公司 | 晶圆的弯曲程度确定装置和控温系统 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127288A (en) * | 1996-03-25 | 2000-10-03 | Sumitomo Electric Industries, Ltd. | Method of thermally processing semiconductor wafer |
| KR20040086867A (ko) * | 2003-03-22 | 2004-10-13 | 삼성전자주식회사 | 웨이퍼의 휨변형 검출장치를 구비한 로드락챔버 |
| CN107731667A (zh) * | 2017-08-28 | 2018-02-23 | 长江存储科技有限责任公司 | 具备金属连线的混合键合方法及混合键合结构 |
| CN108649021A (zh) * | 2018-07-19 | 2018-10-12 | 长江存储科技有限责任公司 | 晶圆翘曲调整结构及其形成方法 |
| CN110098140A (zh) * | 2019-05-16 | 2019-08-06 | 芯盟科技有限公司 | 低温晶圆直接键合机台和晶圆键合方法 |
| CN110620040A (zh) * | 2019-09-12 | 2019-12-27 | 长江存储科技有限责任公司 | 一种用于提高生产中工艺稳定性的方法 |
| CN110690113A (zh) * | 2019-09-12 | 2020-01-14 | 长江存储科技有限责任公司 | 晶圆翘曲度调整方法及设备 |
| CN111383914A (zh) * | 2018-12-28 | 2020-07-07 | 中国科学院上海微系统与信息技术研究所 | 异质键合结构翘曲度的调节方法及后处理方法 |
-
2020
- 2020-09-22 CN CN202011001472.0A patent/CN112216609B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127288A (en) * | 1996-03-25 | 2000-10-03 | Sumitomo Electric Industries, Ltd. | Method of thermally processing semiconductor wafer |
| KR20040086867A (ko) * | 2003-03-22 | 2004-10-13 | 삼성전자주식회사 | 웨이퍼의 휨변형 검출장치를 구비한 로드락챔버 |
| CN107731667A (zh) * | 2017-08-28 | 2018-02-23 | 长江存储科技有限责任公司 | 具备金属连线的混合键合方法及混合键合结构 |
| CN108649021A (zh) * | 2018-07-19 | 2018-10-12 | 长江存储科技有限责任公司 | 晶圆翘曲调整结构及其形成方法 |
| CN111383914A (zh) * | 2018-12-28 | 2020-07-07 | 中国科学院上海微系统与信息技术研究所 | 异质键合结构翘曲度的调节方法及后处理方法 |
| CN110098140A (zh) * | 2019-05-16 | 2019-08-06 | 芯盟科技有限公司 | 低温晶圆直接键合机台和晶圆键合方法 |
| CN110620040A (zh) * | 2019-09-12 | 2019-12-27 | 长江存储科技有限责任公司 | 一种用于提高生产中工艺稳定性的方法 |
| CN110690113A (zh) * | 2019-09-12 | 2020-01-14 | 长江存储科技有限责任公司 | 晶圆翘曲度调整方法及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112216609A (zh) | 2021-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112216609B (zh) | 一种减小晶圆翘曲的方法及晶圆键合方法 | |
| TWI669765B (zh) | 使用背面補償結構的晶圓平整度控制 | |
| KR102289163B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| WO2020236224A1 (en) | Distortion-compensated wafer bonding method and apparatus using a temperature-controlled backside thermal expansion layer | |
| JP3934170B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US6964880B2 (en) | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby | |
| JP2023531475A (ja) | 紫外線放射シールド層 | |
| CN107946306A (zh) | 三维存储结构制作方法、存储结构、存储器及电子设备 | |
| CN114284137A (zh) | 半导体器件及其形成方法以及调整晶圆翘曲度的方法 | |
| US20140284683A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN116544123A (zh) | 半导体器件及其制备方法 | |
| KR102352511B1 (ko) | 실리콘에피택셜 웨이퍼의 제조방법 및 반도체 디바이스의 제조방법 | |
| JP5130827B2 (ja) | 半導体装置とその製造方法及び製造装置 | |
| US20240268120A1 (en) | Semiconductor structure and method for manufacturing the same | |
| TWI855463B (zh) | 確定晶圓平坦度的方法、製造半導體裝置的方法、電腦裝置及非暫時性電腦可讀儲存媒體 | |
| CN110828472B (zh) | 三维存储器及其制备方法、及电子设备 | |
| CN118231347B (zh) | 半导体器件及其制备方法 | |
| KR100510464B1 (ko) | 고밀도 플라즈마 산화막의 증착방법 | |
| US11842911B2 (en) | Wafer stress control using backside film deposition and laser anneal | |
| US20230275063A1 (en) | 3d-stacked semiconductor device with improved alignment using carrier wafer patterning | |
| US20230062835A1 (en) | Semiconductor device | |
| KR100634541B1 (ko) | 다결정 실리콘 제조방법 | |
| TWI673170B (zh) | 可撓性顯示器的製造方法 | |
| TWI687316B (zh) | 可撓性顯示器 | |
| CN114944332A (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |