CN112151537B - 一种高能量密度纳米电容三维集成结构及其制备方法 - Google Patents
一种高能量密度纳米电容三维集成结构及其制备方法 Download PDFInfo
- Publication number
- CN112151537B CN112151537B CN202010944423.4A CN202010944423A CN112151537B CN 112151537 B CN112151537 B CN 112151537B CN 202010944423 A CN202010944423 A CN 202010944423A CN 112151537 B CN112151537 B CN 112151537B
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- metal electrode
- nano
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 66
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims description 168
- 229910052751 metal Inorganic materials 0.000 claims description 168
- 239000010949 copper Substances 0.000 claims description 52
- 229910052802 copper Inorganic materials 0.000 claims description 51
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 48
- 239000002070 nanowire Substances 0.000 claims description 41
- 238000002955 isolation Methods 0.000 claims description 33
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 32
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 30
- 239000002041 carbon nanotube Substances 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000003054 catalyst Substances 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011148 porous material Substances 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000003491 array Methods 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 230000003197 catalytic effect Effects 0.000 claims description 2
- 239000002086 nanomaterial Substances 0.000 abstract description 6
- 238000005549 size reduction Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000007853 buffer solution Substances 0.000 description 4
- 229910052593 corundum Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000000708 deep reactive-ion etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 229910015345 MOn Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910016507 CuCo Inorganic materials 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种高能量密度纳米电容三维集成结构及其制备方法。通过在硅片表面刻蚀出硅纳米结构并制备第一纳米电容，然后在第一纳米电容表面形成纳米线结构并制备第二纳米电容，将两个纳米电容并联连接，可以显著增大电容密度和能量密度，增强纳米电容的电学可靠性并且有利于纳米电容器件尺寸缩小。
Description
技术领域
本发明属于集成电路制造领域，具体涉及一种高能量密度纳米电容三维集成结构及其制备方法。
背景技术
目前，对于便携式电子设备来说，电池仍然是主要的能量供应部件。虽然电池技术在不断发展，然而在电池的容量与体积以及重量之间仍然需要作出折中。相应地，一些容量大、重量轻以及体积小的可替代供电部件被研究和开发，比如微型燃料电池、塑料太阳能电池以及能量收集系统。在以上所提到的所有情况下，通常都需要能量缓冲系统来维持连续和稳定的能量输出。比如，一般认为燃料电池系统拥有较慢的启动时间和较低的动能。因此，燃料电池提供基础功率，缓冲系统提供启动功率的混合系统是最佳解决方案。此外，能量收集系统依赖环境中无法持续获得的能量源；因此，需要能量缓冲系统来维持器件不中断的工作。进一步，能量缓冲系统能够提供峰值负载，然而能量产生系统却无法提供。一般来讲，能量缓冲系统或者是电池，或者是电容。电池的一个重要缺点是它有限的放电效率。相比之下，电容可以提供更大的放电电流。使用电容作为能量缓冲的其它优势还包括较长的循环寿命和较高的功率密度。除了以上提到的优势外，采用合适的材料和结构设计，电容相比较电池更容易缩小尺寸。通过引入高深宽比结构，比如碳纳米管、硅纳米线、硅纳米孔以及硅深槽结构，并在这些高深宽比结构中沉积高介电常数材料可以极大增加电容密度和存储容量。这种采用纳米结构来制备的电容可以称之为纳米电容。然而，目前纳米电容所采用的高深宽比结构都比较单一，无法更大程度地增大存储容量，从而将限制纳米电容作为有效的能量缓冲部件。
发明内容
为了解决上述问题，本发明公开一种高能量密度纳米电容三维集成结构，包括：第一纳米电容结构和第二纳米电容结构，其中，第二纳米电容结构位于第一纳米电容结构的上方；第一纳米电容结构，包括形成于硅衬底中的硅纳米孔阵列；第一隔离介质覆盖所述硅纳米孔阵列表面；第一底部金属电极层覆盖所述第一隔离介质表面；第一绝缘介质覆盖所述第一底部金属电极层表面；第一顶部金属电极层覆盖所述第一绝缘介质表面，并完全填充硅纳米孔。中间隔离介质，形成在第一纳米电容结构与第二纳米电容结构之间；第二纳米电容结构，包括位于所述中间隔离介质表面的纳米线结构；第二底部金属电极层覆盖所述纳米线结构表面；第二绝缘介质覆盖所述第二底部金属电极层表面；第二顶部金属电极层覆盖所述第二绝缘介质表面；
金属接触，包括第三绝缘介质在第一顶部金属电极层、第二顶部金属电极层、第二底部金属电极层以及第一底部金属电极层表面所分别形成第一沟槽结构、第二沟槽结构、第三沟槽结构和第四沟槽结构；而且第一沟槽结构与第二沟槽结构相邻，第三沟槽结构与第四沟槽结构相邻；铜扩散阻挡层覆盖四个沟槽的表面及相邻纳米线结构之间的空隙；铜籽晶层覆盖所述铜扩散阻挡层表面；铜金属层覆盖所述铜籽晶层表面，并完全填充四个沟槽及相邻纳米线结构之间的空隙；第一顶部金属电极层与第二顶部金属电极层通过第一沟槽结构和第二沟槽结构实现电气连通；第二底部金属电极层与第一底部金属电极层通过第三沟槽结构和第四沟槽结构实现电气连通。
本发明的高能量密度纳米电容三维集成结构中，优选为，所述纳米线结构为碳纳米管、硅纳米线、Ge纳米线或者ZnO纳米线。
本发明的高能量密度纳米电容三维集成结构中，优选为，单晶硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
本发明还公开一种高能量密度纳米电容三维集成结构制备方法，包括以下步骤：光刻、刻蚀硅衬底，形成硅纳米孔阵列；在所述硅纳米孔阵列表面依次形成第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层，第一顶部金属电极层完全填充硅纳米孔，获得第一纳米电容结构；在所述第一顶部金属电极层表面形成中间隔离介质；在所述中间隔离介质表面形成纳米线结构；在所述纳米线结构表面依次形成第二底部金属电极层、第二绝缘介质、第二顶部金属电极层，获得第二纳米电容结构；进行金属布线使得第一纳米电容结构和第二纳米电容结构并联连接。
本发明的高能量密度纳米电容三维集成结构制备方法中，优选为，所述纳米线结构为碳纳米管、硅纳米线、Ge纳米线或者ZnO纳米线。
本发明的高能量密度纳米电容三维集成结构制备方法中，优选为，采用以下方法形成碳纳米管：在所述中间隔离介质表面沉积一层Ni金属薄膜作为金属催化剂；光刻、刻蚀形成相互分离的Ni金属催化剂阵列；采用化学气相沉积方法，在Ni金属的催化作用下形成碳纳米管，而且Ni金属最终将位于碳纳米管的顶部。
本发明的高能量密度纳米电容三维集成结构制备方法中，优选为，采用气液固工艺形成碳纳米管。
本发明的高能量密度纳米电容三维集成结构制备方法中，优选为，进行金属布线使得第一纳米电容结构和第二纳米电容结构并联连接的步骤，具体包括：采用光刻和刻蚀工艺去除一侧的部分第二顶部金属电极层、第二绝缘介质、第二底部金属电极层和中间隔离介质，从而露出第一顶部金属电极层；
采用光刻和刻蚀工艺去除另一侧的部分第二顶部金属电极层、第二绝缘介质、第二底部金属电极层、中间隔离介质、第一顶部金属电极层和第一绝缘介质，从而露出第一底部金属电极层；进一步采用光刻和刻蚀工艺去除该侧的部分第二顶部金属电极层和第二绝缘介质，从而露出第二底部金属电极层；在上述结构表面形成第三绝缘介质；
采用光刻和刻蚀工艺刻蚀第三绝缘介质，并从左至右在暴露出来的第一顶部金属电极层、第二顶部金属电极层、第二底部金属电极层以及第一底部金属电极层表面分别形成第一沟槽结构、第二沟槽结构、第三沟槽结构和第四沟槽结构；而且第一沟槽结构与第二沟槽结构相邻，第三沟槽结构与第四沟槽结构相邻；在上述结构表面依次形成铜扩散阻挡层和铜籽晶层，并电镀铜金属层使之完全填充沟槽结构及相邻碳纳米线结构之间的空隙；
采用化学抛光工艺去除纳米线结构上方的铜金属层、铜籽晶层和铜扩散阻挡层，使得铜扩散阻挡层分裂出左右两个互不相连的区域；其中，第一顶部金属电极层与第二顶部金属电极层通过第一沟槽结构和第二沟槽结构实现电气连通；第二底部金属电极层与第一底部金属电极层通过第三沟槽结构和第四沟槽结构实现电气连通。
本发明通过在硅片表面刻蚀出硅纳米结构并制备第一个纳米电容，然后在第一纳米电容表面形成碳纳米管或者其它纳米线结构并制备第二纳米电容，通过将两个纳米电容并联连接，可以显著增大电容密度和能量密度。此外，硅纳米结构的深宽比可以适当缩小，从而金属和介质在硅纳米结构内部填充台阶率高、完整性好，可以增强纳米电容的电学可靠性。硅纳米结构与碳纳米管或者其它纳米线结构在垂直方向上堆叠，不会额外占用平面面积，有利于纳米电容器件尺寸缩小。而且保留相邻碳纳米管或者其它纳米线结构之间的铜扩散阻挡层和铜金属层，可以利用金属散热快的优点，从而可以充当散热板的作用。
附图说明
图1是高能量密度纳米电容三维集成结构制备方法的流程图。
图2～图11是高能量密度纳米电容三维集成结构制备方法各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1-11和实施例对本发明的技术方案做进一步的说明。图1是高能量密度纳米电容三维集成结构制备方法的流程图，图2-11示出了高能量密度纳米电容三维集成结构制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：形成硅纳米孔阵列。具体而言，首先，旋涂光刻胶并通过曝光和显影工艺定义出硅纳米孔的图形；随后，采用深度反应离子刻蚀(DRIE)工艺刻蚀硅衬底200形成硅纳米孔阵列，所得结构如图2所示。其中，单晶硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm；刻蚀硅衬底200的等离子体可以选择CF4、SF6中的至少一种。
步骤S2：制备第一纳米电容结构。首先，采用化学气相沉积工艺在硅纳米孔表面沉积一层SiO2薄膜作为第一隔离介质201；随后，采用物理气相沉积工艺在SiO2薄膜201表面依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为第一底部金属电极层202、第一绝缘介质203和第一顶部金属电极层204，而且第一顶部金属电极层完全填充硅纳米孔。最后，采用化学气相沉积工艺在第一顶部金属电极层204表面沉积一层SiO2薄膜作为中间隔离介质205，所得结构如图3所示。其中，第一隔离介质201和中间隔离介质205的厚度范围均为100～200nm，第一底部金属电极层202的厚度范围为50～150nm，第一绝缘介质203的厚度范围为10～50nm，第一顶部金属电极层204的厚度范围为100～300nm。在本实施方式中，采用深度反应离子刻蚀工艺来获得硅通孔结构，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀中的至少一种工艺。此外，在本实施方式中采用SiO2作为第一隔离介质和中间隔离介质，采用TiN作为第一底部和第一顶部金属电极层，Al2O3薄膜作为第一绝缘介质层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第一隔离介质和中间隔离介质；可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为第一底部和第一顶部金属电极层；选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为第一绝缘介质层。第一隔离介质、中间隔离介质、第一绝缘介质、第一底部金属电极层和第一顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S3：在第一纳米电容结构表面形成碳纳米管阵列。首先，采用物理气相沉积工艺在中间隔离介质205表面沉积一层Ni金属薄膜作为金属催化剂206；然后旋涂光刻胶并通过曝光和显影工艺定义出Ni金属催化剂阵列图形；随后采用RIE工艺刻蚀Ni金属薄膜形成相互分离的Ni金属催化剂阵列，所得结构如图4所示。然后，将上述结构放入等离子体化学气相沉积(PECVD)设备腔体中，并通入C2H2和NH3；在600～700℃的温度范围内，并在Ni金属的催化作用下形成碳纳米管207作为纳米线结构，而且Ni金属最终将位于碳纳米管的顶部，所得结构如图5所示。在本实施方式中采用PECVD工艺来制备碳纳米管，但是本发明不限定于此，也可以采用气液固工艺(VLS)来制备。此外，在本实施方式中采用碳纳米管作为高深宽比结构，但是本发明不限定于此，也可以采用其它纳米线结构，比如硅纳米线、Ge纳米线或者ZnO纳米线。
步骤S4：在碳纳米管阵列表面制备出第二纳米电容结构。首先，采用物理气相沉积工艺在碳纳米管207表面依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为第二底部金属电极层208、第二绝缘介质209和第二顶部金属电极层210，所得结构如图6所示。其中，第二底部金属电极层的厚度范围为50～150nm，第二绝缘介质的厚度范围为10～50nm，第二顶部金属电极层的厚度范围为100～300nm。在本实施方式中采用TiN作为第二底部金属电极层和第二顶部金属电极层，Al2O3薄膜作为第二绝缘介质层，但是本发明不限定于此，可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为第二底部金属电极层和第二顶部金属电极层；选择Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种作为第二绝缘介质层。第二绝缘介质、第二底部金属电极层和第二顶部金属电极层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
步骤S5：进行金属布线使得第一纳米电容结构和第二纳米电容结构并联连接。首先，采用光刻和刻蚀工艺去除左侧的部分第二顶部金属电极层210、第二绝缘介质209、第二底部金属电极层208和中间隔离介质205，从而露出第一顶部金属电极层204；然后，采用光刻和刻蚀工艺去除右侧的部分第二顶部金属电极层210、第二绝缘介质209、第二底部金属电极层208、中间隔离介质205、第一顶部金属电极层204和第一绝缘介质203，从而露出第一底部金属电极层202；随后，采用光刻和刻蚀工艺去除右侧的部分第二顶部金属电极层210和第二绝缘介质209，从而露出第二底部金属电极层208，所得结构如图7所示。进一步采用化学气相沉积工艺在上述结构表面沉积一层SiO2薄膜作为第三绝缘介质211，所得结构如图8所示。紧跟着采用光刻和刻蚀工艺刻蚀第三绝缘介质211，并从左至右在暴露出来的第一顶部金属电极层204、第二顶部金属电极层210、第二底部金属电极层208以及第一底部金属电极层202表面分别形成第一沟槽结构、第二沟槽结构、第三沟槽结构和第四沟槽结构；而且第一沟槽结构与第二沟槽结构相邻，第三沟槽结构与第四沟槽结构相邻，所得沟槽结构如图9所示。进一步采用化学气相沉积工艺在四个沟槽结构表面依次沉积一层TaN薄膜和一层Co薄膜，分别作为铜扩散阻挡层212和铜籽晶层213。随后采用电镀工艺在铜籽晶层213表面电镀一层Cu材料，作为铜金属层214，所得结构如图10所示。其中，铜金属层214完全填充相邻碳纳米管207之间的空隙。最后采用化学抛光工艺去除碳纳米管207上方的铜金属层214、铜籽晶层213和铜扩散阻挡层212，使得铜扩散阻挡层212分裂出左右两个互不相连的区域，所得结构如图11所示。在本实施方式中采用SiO2作为第三绝缘介质，采用TaN作为铜扩散阻挡层，Co薄膜作为铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第三绝缘介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为铜扩散阻挡层；选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为铜籽晶层。第三绝缘介质、铜扩散阻挡层和铜籽晶层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。第一顶部金属电极层204与第二顶部金属电极层210通过第一沟槽结构和第二沟槽结构实现电气连通；第二底部金属电极层208与第一底部金属电极层202通过第三沟槽结构和第四沟槽结构实现电气连通；也就说第一纳米电容结构与第二纳米电容结构通过顶部电极相互连通以及底部电极相互连通，从而实现并联连接。
如图11所示，该高能量密度纳米电容三维集成结构包括：
第一纳米电容结构和第二纳米电容结构，其中第二纳米电容结构位于第一纳米电容结构的上方。
第一纳米电容结构的基本骨架是通过刻蚀硅衬底200所形成的硅纳米孔；第一隔离介质201覆盖硅纳米孔表面；第一底部金属电极层202覆盖第一隔离介质201表面；第一绝缘介质203覆盖第一底部金属电极层202表面；第一顶部金属电极层204覆盖第一绝缘介质203表面，并完全填充硅纳米孔。此外，中间隔离介质205覆盖第一顶部金属电极层204表面。但是为了引出第一顶部金属电极层204，左侧的部分第一顶部金属电极层204没有被中间隔离介质205所覆盖；为了引出第一底部金属电极层202，右侧的部分第一底部金属电极层202没有被第一绝缘介质203所覆盖。
第二纳米电容结构的基本骨架是位于中间隔离介质205表面的碳纳米管207，金属催化剂206位于碳纳米管207的顶部；第二底部金属电极层208覆盖碳纳米管207表面；第二绝缘介质209覆盖第二底部金属电极层208表面；第二顶部金属电极层210覆盖第二绝缘介质209表面。此外，为了引出第二底部金属电极层208，右侧的部分第二底部金属电极层208没有被第二绝缘介质209所覆盖。
金属接触，第三绝缘介质211在从左至右暴露出来的第一顶部金属电极层204、第二顶部金属电极层210、第二底部金属电极层208以及第一底部金属电极层202表面分别形成第一沟槽结构、第二沟槽结构、第三沟槽结构和第四沟槽结构；而且第一沟槽结构与第二沟槽结构相邻，第三沟槽结构与第四沟槽结构相邻。铜扩散阻挡层212覆盖四个沟槽的表面，并在中间区域断裂不相连接；铜籽晶层213覆盖铜扩散阻挡层212表面；铜金属层214覆盖铜籽晶层213表面，并完全填充沟槽。相邻碳纳米管之间的空隙形成有铜扩散阻挡层212、铜籽晶层213和铜金属层214，其中，铜金属层214完全填充空隙。
第一顶部金属电极层204与第二顶部金属电极层210通过第一和第二沟槽结构实现电气连通；第二底部金属电极层208与第一底部金属电极层202通过第三和第四沟槽结构实现电气连通；也就说第一纳米电容结构与第二纳米电容结构通过顶部电极相互连通以及底部电极相互连通，从而实现并联连接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种高能量密度纳米电容三维集成结构，其特征在于，
包括：
第一纳米电容结构和第二纳米电容结构，其中，第二纳米电容结构位于第一纳米电容结构的上方；
第一纳米电容结构，包括形成于硅衬底(200)中的硅纳米孔阵列；第一隔离介质(201)覆盖所述硅纳米孔阵列表面；第一底部金属电极层(202)覆盖所述第一隔离介质(201)表面；第一绝缘介质(203)覆盖所述第一底部金属电极层(202)表面；第一顶部金属电极层(204)覆盖所述第一绝缘介质(203)表面，并完全填充硅纳米孔；
中间隔离介质(205)，形成在所述第一纳米电容结构与所述第二纳米电容结构之间；
第二纳米电容结构，包括位于所述中间隔离介质(205)表面的纳米线结构(207)；第二底部金属电极层(208)覆盖所述纳米线结构表面；第二绝缘介质(209)覆盖所述第二底部金属电极层(208)表面；第二顶部金属电极层(210)覆盖所述第二绝缘介质(209)表面；
金属接触，包括第三绝缘介质(211)在第一顶部金属电极层(204)、第二顶部金属电极层(210)、第二底部金属电极层(208)以及第一底部金属电极层(202)表面所分别形成第一沟槽结构、第二沟槽结构、第三沟槽结构和第四沟槽结构；而且第一沟槽结构与第二沟槽结构相邻，第三沟槽结构与第四沟槽结构相邻；铜扩散阻挡层(212)覆盖四个沟槽的表面及相邻纳米线结构之间的空隙；铜籽晶层(213)覆盖所述铜扩散阻挡层(212)表面；铜金属层(214)覆盖所述铜籽晶层(213)表面，并完全填充四个沟槽及相邻纳米线结构之间的空隙；
第一顶部金属电极层(204)与第二顶部金属电极层(210)通过第一沟槽结构和第二沟槽结构实现电气连通；第二底部金属电极层(208)与第一底部金属电极层(202)通过第三沟槽结构和第四沟槽结构实现电气连通。
2.根据权利要求1所述的高能量密度纳米电容三维集成结构，其特征在于，
所述纳米线结构为碳纳米管、硅纳米线、Ge纳米线或者ZnO纳米线。
3.根据权利要求1所述的高能量密度纳米电容三维集成结构，其特征在于，
所述硅纳米孔的直径范围为0.5～1μm，深度范围为10～20μm。
4.一种高能量密度纳米电容三维集成结构制备方法，其特征在于，
包括以下步骤：
光刻、刻蚀硅衬底(200)，形成硅纳米孔阵列；
在所述硅纳米孔阵列表面依次形成第一隔离介质(201)、第一底部金属电极层(202)、第一绝缘介质(203)和第一顶部金属电极层(204)，第一顶部金属电极层(204)完全填充硅纳米孔，获得第一纳米电容结构；
在所述第一顶部金属电极层(204)表面形成中间隔离介质(205)；
在所述中间隔离介质(205)表面形成纳米线结构；
在所述纳米线结构表面依次形成第二底部金属电极层(208)、第二绝缘介质(209)、第二顶部金属电极层(210)，获得第二纳米电容结构；
进行金属布线使得第一纳米电容结构和第二纳米电容结构并联连接，具体包括：
采用光刻和刻蚀工艺去除一侧的部分第二顶部金属电极层(210)、第二绝缘介质(209)、第二底部金属电极层(208)和中间隔离介质(205)，从而露出第一顶部金属电极层(204)；
采用光刻和刻蚀工艺去除另一侧的部分第二顶部金属电极层(210)、第二绝缘介质(209)、第二底部金属电极层(208)、中间隔离介质(205)、第一顶部金属电极层(204)和第一绝缘介质(203)，从而露出第一底部金属电极层(202)；进一步采用光刻和刻蚀工艺去除该侧的部分第二顶部金属电极层(210)和第二绝缘介质(209)，从而露出第二底部金属电极层(208)；
在上述结构表面形成第三绝缘介质(211)；
采用光刻和刻蚀工艺刻蚀第三绝缘介质(211)，并从左至右在暴露出来的第一顶部金属电极层(204)、第二顶部金属电极层(210)、第二底部金属电极层(208)以及第一底部金属电极层(202)表面分别形成第一沟槽结构、第二沟槽结构、第三沟槽结构和第四沟槽结构；而且第一沟槽结构与第二沟槽结构相邻，第三沟槽结构与第四沟槽结构相邻；
在上述结构表面依次形成铜扩散阻挡层(212)和铜籽晶层(213)，并电镀铜金属层(214)使之完全填充沟槽结构及相邻碳纳米线结构之间的空隙；
采用化学抛光工艺去除纳米线结构上方的铜金属层(214)、铜籽晶层(213)和铜扩散阻挡层(212)，使得铜扩散阻挡层(212)分裂出左右两个互不相连的区域；
其中，第一顶部金属电极层(204)与第二顶部金属电极层(210)通过第一沟槽结构和第二沟槽结构实现电气连通；第一底部金属电极层(202)与第二底部金属电极层(208)通过第三沟槽结构和第四沟槽结构实现电气连通。
5.根据权利要求4所述的高能量密度纳米电容三维集成结构制备方法，其特征在于，
所述纳米线结构为碳纳米管、硅纳米线、Ge纳米线或者ZnO纳米线。
6.根据权利要求5所述的高能量密度纳米电容三维集成结构制备方法，其特征在于，
采用以下方法形成碳纳米管：
在所述中间隔离介质(205)表面沉积一层Ni金属薄膜作为金属催化剂；
光刻、刻蚀形成相互分离的Ni金属催化剂阵列；
采用化学气相沉积方法，在Ni金属的催化作用下形成碳纳米管，而且Ni金属最终将位于碳纳米管的顶部。
7.根据权利要求5所述的高能量密度纳米电容三维集成结构制备方法，其特征在于，
采用气液固工艺形成碳纳米管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010944423.4A CN112151537B (zh) | 2020-09-10 | 2020-09-10 | 一种高能量密度纳米电容三维集成结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010944423.4A CN112151537B (zh) | 2020-09-10 | 2020-09-10 | 一种高能量密度纳米电容三维集成结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112151537A CN112151537A (zh) | 2020-12-29 |
| CN112151537B true CN112151537B (zh) | 2022-04-29 |
Family
ID=73890849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010944423.4A Active CN112151537B (zh) | 2020-09-10 | 2020-09-10 | 一种高能量密度纳米电容三维集成结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112151537B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112908991B (zh) * | 2021-01-26 | 2022-09-13 | 复旦大学 | 三维集成结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013100753A1 (en) * | 2011-12-28 | 2013-07-04 | Mimos Berhad | Double-sided super capacitor and method for making the same |
| CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
| CN108538821A (zh) * | 2018-05-14 | 2018-09-14 | 复旦大学 | 一种与硅基集成电路集成的全固态超级电容及其制备方法 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6391707B1 (en) * | 2001-05-04 | 2002-05-21 | Texas Instruments Incorporated | Method of manufacturing a zero mask high density metal/insulator/metal capacitor |
| EP1724785A1 (en) * | 2005-05-20 | 2006-11-22 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | A nanowire-based memory capacitor and memory cell and methods for fabricating them |
| WO2009133510A1 (en) * | 2008-04-29 | 2009-11-05 | Nxp B.V. | Method of manufacturing a capacitor on a nanowire and integrated circuit having such a capacitor |
| US10032569B2 (en) * | 2009-08-26 | 2018-07-24 | University Of Maryland, College Park | Nanodevice arrays for electrical energy storage, capture and management and method for their formation |
| US8912522B2 (en) * | 2009-08-26 | 2014-12-16 | University Of Maryland | Nanodevice arrays for electrical energy storage, capture and management and method for their formation |
| JP5141740B2 (ja) * | 2010-10-04 | 2013-02-13 | 株式会社デンソー | 半導体装置およびその製造方法 |
| EP2924730A1 (en) * | 2014-03-25 | 2015-09-30 | Ipdia | Capacitor structure |
| MA40062A (fr) * | 2014-05-24 | 2015-12-03 | Georgia Tech Res Inst | Supercondensateur à double couche électrochimique à nanotubes de carbone incorporés à échelle de puce |
| KR102293187B1 (ko) * | 2015-05-07 | 2021-08-25 | 에스케이하이닉스 주식회사 | 스위치드 커패시터 디씨-디씨 컨버터 |
| KR101933419B1 (ko) * | 2017-04-25 | 2018-12-28 | 삼성전기 주식회사 | 커패시터 및 그 제조 방법 |
| US11664172B2 (en) * | 2018-03-30 | 2023-05-30 | The Research Foundation For The State University Of New York | Performance of capacitors |
| CN110785840A (zh) * | 2019-09-17 | 2020-02-11 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
-
2020
- 2020-09-10 CN CN202010944423.4A patent/CN112151537B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013100753A1 (en) * | 2011-12-28 | 2013-07-04 | Mimos Berhad | Double-sided super capacitor and method for making the same |
| CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
| CN108538821A (zh) * | 2018-05-14 | 2018-09-14 | 复旦大学 | 一种与硅基集成电路集成的全固态超级电容及其制备方法 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112151537A (zh) | 2020-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112018070B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| CN112018096B (zh) | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 | |
| US8778800B1 (en) | Methods of making supercapacitor cells and micro-supercapacitors | |
| CN112151538B (zh) | 一种纳米电容三维集成结构及其制造方法 | |
| US9409767B2 (en) | Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same | |
| KR101227344B1 (ko) | 집적된 마이크로 연료 셀 장치 | |
| US8378333B2 (en) | Lateral two-terminal nanotube devices and method for their formation | |
| KR20140135691A (ko) | 미세구조화된 전극 구조 | |
| CN106796845A (zh) | 集成超级电容器 | |
| CN112151536B (zh) | 一种纳米电容三维集成结构及其制备方法 | |
| CN112151535B (zh) | 一种硅基纳米电容三维集成结构及其制备方法 | |
| CN112151537B (zh) | 一种高能量密度纳米电容三维集成结构及其制备方法 | |
| US20080061027A1 (en) | Method for forming a micro fuel cell | |
| CN112151539B (zh) | 一种高存储容量纳米电容三维集成结构及其制备方法 | |
| CN113035812B (zh) | 三维集成结构及其制造方法 | |
| CN112652620B (zh) | 三维集成结构及其制造方法 | |
| CN112201655B (zh) | 一种纳米电容三维集成结构及其制作方法 | |
| CN112908992A (zh) | 三维集成结构及其制造方法 | |
| CN112652621B (zh) | 三维集成结构及其制造方法 | |
| CN112670285A (zh) | 三维集成结构及其制备方法 | |
| CN112071935B (zh) | 一种基于太阳能的三维集成系统及制备方法 | |
| CN112071974A (zh) | 一种三维集成系统及制备方法 | |
| CN112908991B (zh) | 三维集成结构及其制造方法 | |
| CN111882017A (zh) | 一种rfid芯片与超级电容三维集成系统及其制备方法 | |
| CN112908990B (zh) | 三维集成结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |