CN112068377A - 阵列基板以及液晶面板 - Google Patents

Abstract

本发明提供一种阵列基板以及液晶面板，扫描线、数据线、存储电容线和屏蔽电极；所述扫描线和所述数据线纵横交错并限定出多个像素区域，所述像素区域内设置有像素电极；所述屏蔽电极层叠设置在所述扫描线的上方，且所述屏蔽电极覆盖所述扫描线的边缘，所述屏蔽电极和所述存储电容线电性导通。本发明提供的阵列基板以及液晶面板，利于改善像素漏光。

Description

阵列基板以及液晶面板

技术领域

本发明涉及显示技术领域，尤其涉及阵列基板以及液晶面板。

背景技术

随着科技的发展和进步，液晶显示器是市场上运用最为广泛的显示器，特别是广泛应用在液晶电视上。

液晶显示器包括扭曲向列(TN)模式、电子控制双折射(ECB)模式、共面转换模式(IPS)以及垂直配向(VA)等多种显示模式。其中，液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin Film Transistor)阵列基板、夹于彩膜基板与阵列基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成。在彩膜基板一侧制作一层黑色矩阵(BM，BlackMatrix)，黑色矩阵用于对像素电极进行物理遮挡，以改善色偏。

然而，受制程工艺的影响，黑色矩阵相对于像素栅极走线，会存在偏移情况。当偏移量较大时(嵌合偏移或外部按压、震动等造成)，会导致漏光不良的现象。

发明内容

本发明实施例提供一种阵列基板以及液晶面板，用以解决现有的黑色矩阵偏移所引起的漏光不良的问题。

为实现上述目的，本发明提供了如下技术方案：

本发明实施例的一个方面提供一种阵列基板，包括：扫描线、数据线、存储电容线和屏蔽电极；所述扫描线和所述数据线纵横交错并限定出多个像素区域，所述像素区域内设置有像素电极；所述屏蔽电极层叠设置在所述扫描线的上方，且所述屏蔽电极覆盖所述扫描线的边缘，所述屏蔽电极和所述存储电容线电性导通。

本发明提供的阵列基板以及液晶面板，通过设置屏蔽电极，并通过屏蔽电极覆盖于扫描线的边缘，使得扫描线的边缘被屏蔽电极遮挡，从而避免在黑色矩阵偏移时，液晶受到扫描线干扰，利于改善像素漏光。

在其中一种可能的实现方式中，所述屏蔽电极位于所述扫描线的上方，且所述屏蔽电极和所述扫描线沿相同方向延伸。

通过上述方案，屏蔽电极覆盖于扫描线的边缘，且沿扫描线的轴线方向设置，以便沿扫描线的轴线方向遮盖扫描线。

在其中一种可能的实现方式中，所述屏蔽电极的边缘位于所述扫描线的边缘外侧，且所述屏蔽电极的边缘与所述扫描线的边缘之间的距离小于或等于5μm。

通过上述方案，屏蔽电极超出于扫描线的边缘0～5μm，以适应黑色矩阵偏移的范围值，以及适应阵列基板的宽度的值。

在其中一种可能的实现方式中，所述屏蔽电极和所述像素电极同层设置，且所述屏蔽电极和所述像素电极之间具有间距。

通过上述方案，屏蔽电极的伸出扫描线的两侧，且屏蔽电极和第一像素电极(第二像素电极)之间具有预设间距，以避免第一像素电极(第二像素电极)与屏蔽电极接触。

在其中一种可能的实现方式中，所述屏蔽电极完全覆盖所述扫描线。

通过上述方案，屏蔽电极将扫描线的中间位置以及扫描线的边缘全覆盖，屏蔽电极结构简单且利于安装。

在其中一种可能的实现方式中，所述屏蔽电极中设置有镂空区域，所述扫描线在所述屏蔽电极上的投影覆盖所述镂空区域。

通过上述方案，扫描线的中间区域与屏蔽电极的镂空区域对应。以便减少屏蔽电极的重量，以提高屏蔽电极的利用率。

在其中一种可能的实现方式中，所述屏蔽电极包括延伸至所述像素区域内的连接部，所述连接部与所述存储电容线之间具有重叠区域，且所述连接部和所述存储电容线之间通过过孔电连接。

通过上述方案，屏蔽电极的连接部与储存电容线电连接，以便使得屏蔽电极获得与储存电容线相等的电位，以便于对扫描线的边缘位置进行屏蔽。

在其中一种可能的实现方式中，所述连接部为多个，且在所述屏蔽电极的延伸方向两侧呈对称设置。

通过上述方案，扫描线的两侧分别为不同的像素区域，每个像素区域中都有储存电容线，用同一屏蔽电极将不同像素区域的储存电容线连在一起，以便于屏蔽电极的两侧同步获储存电容线上的电位。

在其中一种可能的实现方式中，所述屏蔽电极由氧化铟锡构成。

通过上述方案，氧化铟锡既导电又透明，且具有良好的刻蚀性，能够将电学传导和光学透明相组合，以利于阵列基板的显示功能。

一种液晶面板，包括彩膜基板、液晶层以及如上任一项所述的阵列基板，所述彩膜基板、所述液晶层和所述阵列基板依次层叠设置，所述彩膜基板上设置有公共电极，所述公共电极和所述阵列基板上的像素电极相对设置。

通过上述方案，液晶面板具有在黑色矩阵偏移时，液晶受到扫描线干扰，利于改善像素漏光。

除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1为根据本实施例提供的一种阵列基板的结构示意图；

图2为根据一示例性实施例提供的一种阵列基板的剖视图；

图3为图1的阵列基板中像素单元的排列示意图；

图4为根据本实施例提供的另一种阵列基板的结构示意图；

图5为图4中的阵列基板中像素单元的排列示意图；

图6为根据实施例提供的又一种阵列基板的部分示意图。

附图标记说明：

1-扫描线；

2-第一像素电极；

3-第二像素电极；

4-屏蔽电极；

41-连接线；

42-镂空区域；

5-衬底

6-存储电容线；

7-源极；

8-漏极；

9-数据线；

10-连接部；

11-栅极；

12-栅极绝缘层；

13-半导体层；

14-平坦化层；

15-像素电极；

16-过孔。

通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

通常液晶显示面板包括彩膜基板、阵列基板、夹于彩膜基板与阵列基板之间的液晶及围设在液晶外侧的密封胶框。液晶显示面板中，通常会在彩膜基板一侧制作一层黑色矩阵(BM，BlackMatrix)，用于分割相邻色阻，遮挡色彩的空隙，防止漏光或者混色。然而，在制备时，由于嵌合偏移、外部按压或震动等情况，造成黑色矩阵偏移，导致漏光不良的现象。

其中，黑色矩阵偏移后所产生的漏光，主要是因为液晶受到扫描线发出的Gate信号干扰造成的。有鉴于此，本方案通过设置屏蔽电极，以屏蔽扫描线对液晶的影响，以改善漏光现象。

图1为根据本实施例提供的一种阵列基板的结构示意图，如图1所示，阵列基板包括衬底5，储存电容线6以及扫描线1。其中，衬底5位于阵列基板的底部，储存电容线6以及扫描线1沉积在衬底5上。其中，扫描线1可同层平行设有多条。扫描线1和存储电容线6可以位于同一层结构内，也就是说，扫描线1和存储电容线6经过同一工序形成。

其中，存储电容线6通常靠近扫描线设置，以下文提到的一个像素区域为例，扫描线作为像素区域的边界线，存储电容线6可以位于扫描线的内侧并且靠近扫描线。

继续如图1所示，扫描线1的上方设置有数据线9。数据线9和扫描线1横纵交错设置，以形成若干像素区域。扫描线1上设置用于控制像素区域的通断的薄膜晶体管。薄膜晶体管的栅极11与扫描线1连接；薄膜晶体管的源极7可电连接数据线9，以获得目标信号；薄膜晶体管的漏极8和像素区域内的像素电极电连接。

示例性地，图2为根据一示例性实施例提供的一种阵列基板的剖视图，如图2所示，栅极11的上方设有栅极绝缘层12，以便保护栅极11。栅极绝缘层12的上方沉积有半导体层13，半导体层13的上方沉积有薄膜晶体管的源极7和漏极8。其中，源极7和漏极8之间对应的半导体层13能够形成薄膜晶体管的沟道。源极7和漏极8的上方沉积有平坦化层14，以便保护源极7和漏极8。平坦化层14的上方沉积有像素电极15。像素电极15与薄膜晶体管的漏极8通过过孔16连接。

参考图1，屏蔽电极4层叠设置在扫描线1的上方，且屏蔽电极4至少与扫描线1的长边齐平。即屏蔽电极位于扫描线的上方，且屏蔽电极和扫描线沿相同方向延伸。其中，“扫描线1的长边”指的是平行于其轴线方向的一边，也即扫描线1宽度方向的两边，即扫描线1的第一侧和第二侧。也就是说，屏蔽电极4覆盖于扫描线1的两侧边缘，使得扫描线1的两侧边缘被屏蔽电极4遮挡。另外，储存电容线6与屏蔽电极4电连接，以便于使得屏蔽电极4与储存电容线6具有同样电位。由于存储电容线6和彩膜基板上的公共电极等电位，因此屏蔽电极4和存储电容线6导通后，也会和公共电极具有相同的电位。

这样当彩膜基板上的黑色矩阵出现偏移时，由于屏蔽电极4上的电位和公共电极相同，因此液晶不会受到位于屏蔽电极下方扫描线1上的电信号干扰，从而利于改善像素漏光现象。

以下对屏蔽电极4的具体设置方式进行详细介绍。

具体的，“屏蔽电极4至少与扫描线1的长边齐平”指的是，屏蔽电极4的边缘在扫描线1平面的投影，至少与扫描线1的长边齐平。可有三种情况。

一种可选地实现方式中，屏蔽电极4与扫描线1的两条长边都平齐；

另一种可选地实现方式中，屏蔽电极4与扫描线1的一条长边平齐，屏蔽电极4超出扫描线1的另一条长边。屏蔽电极4的投影伸出扫描线1的一条长边，以便进一步为黑色矩阵的偏移留出空间，且增大第一像素电极2(第二像素电极3)的边缘与扫描线1的边缘之间的距离，利于进一步避免扫描线1对第一像素电极2(第二像素电极3)的影响；

又一种可选地实现方式中，如图1所示，屏蔽电极4超出扫描线1的两条长边，以便于阵列基板的均匀性。下文以图1示出的屏蔽电极4相对于扫描线1的设置方式为例进行说明。

如图1所示，可选地，屏蔽电极4超出扫描线1的长边的距离不超过5μm，以便适应黑色矩阵的偏移范围。

如图1所示，屏蔽电极4与像素电极(第一像素电极2以及第二像素电极3)同层设置。这样屏蔽电极4位于扫描线1的上方，且屏蔽电极4可以采用与像素电极相同的透明材料形成，这样避免扫描线1上的信号对液晶产生影响，且对像素单元的开口率影响较小。

可选地，屏蔽电极4的边缘会伸出扫描线1的两侧，且屏蔽电极4与相邻的像素电极，例如是第一像素电极2以及第二像素电极3之间均具有预设间距。这样，屏蔽电极4实际上和像素电极之间是相互断开而无接触的，因而屏蔽电极4不会影响到像素电极(第一像素电极2和第二像素电极3)的正常通电，即屏蔽电极4不会对像素电极的正常通电造成影响。

屏蔽电极4设置在扫描线1的上方时，具体可以包括以下多种不同方式：

在其中一种可能的实现方式中，如图1所示，屏蔽电极4整体均覆盖在扫描线1上方，并且屏蔽线的宽度不小于扫描线1的宽度。这样扫描线1完全处于屏蔽电极4的覆盖范围内。也就是说，屏蔽电极4在扫描线1的平面的投影全部包含扫描线1。屏蔽电极4沿扫描线1的轴线方向设置，具有制备工艺简单的优点。

图3为图1的阵列基板中像素单元的排列示意图，如图3所示，扫描线1和多个数据线9在空间上纵横交错，限定出若干像素区域。位于同一扫描线1的第一侧的为第一像素电极2，位于同一扫描线1的第二侧的为第二像素电极3。

图4为根据本实施例提供的另一种阵列基板的结构示意图。图5为图4中的阵列基板中像素单元的排列示意图。具体的，图4和图5所示的屏蔽电极4中设置有镂空区域42，其中，屏蔽电极4的镂空区域42对应于至少部分扫描线1的中间区域，在该种实施方式中，屏蔽电极4仅覆盖扫描线1的边缘部位，而扫描线1的中间部分则未被屏蔽电极4所覆盖。镂空区域42的设置方式，包括但不限于如下几种可能：

示例性地，如图4所示，扫描线1在屏蔽电极4上的投影覆盖镂空区域42。屏蔽电极4仅覆盖扫描线1的边缘区域时，屏蔽电极4仍能够对扫描线1进行屏蔽，以避免扫描线1上的信号干扰到液晶而造成漏光，因为扫描线1自身为不透光的金属材质，因此镂空区域42不会发生漏光现象，这样同样能避免在黑色矩阵偏移时产生漏光现象。

可选地，镂空区域42可以和屏蔽电极4具有相等的长度。例如图4和图5所示，屏蔽电极4呈长条状设置，该屏蔽电极4可设有两条，两条屏蔽电极4可分别叠置在扫描线1的两条长边的上方，两条屏蔽电极4之间形成镂空区域42。

另一示例性地，图6为根据实施例提供的又一种阵列基板的部分示意图，如图6所示，上文提到的两条平行的屏蔽电极4之间可设有连接线41。连接线41可设有多条。设置的连接线41能够提高屏蔽电极4的整体性，以便于安装。

可选地，连接线41可覆盖在数据线9的上方。在彩膜基板上的黑色矩阵出现偏移时，由于屏蔽电极4上的电位和公共电极相同，因此液晶不会受到位于屏蔽电极下方的数据线9上的电信号干扰，从而利于改善像素漏光现象。需要说明的是，连接线41也可不仅只覆盖在数据线9的上方，也可设置在其余位置。

另外，镂空区域42可与薄膜晶体管对应，即薄膜晶体管的上方不与屏蔽电极4正对应，以避免屏蔽电极4对薄膜晶体管的性能的影响。

可选地，如图1-图4所示，屏蔽电极4包括延伸至像素区域内的连接部10，连接部10与存储电容线6之间具有重叠区域，且连接部10和存储电容线6之间通过过孔16电连接。这样，连接部10能够将屏蔽电极4连接至存储电容线6上，以实现评比电极4和存储电容线的等电位。

可选地，连接部10为多个，且在屏蔽电极4的延伸方向两侧呈对称设置。也就是说，扫描线1的两侧分别为不同的像素区域，每个像素区域的储存电容线6，都连接至同一屏蔽电极4上，以便于屏蔽电极4的获得储存电容线6上的电位。

需要说明的是，图4中，屏蔽电极4呈条状设置时，且设有两个，并分别覆盖在扫描线1的边缘处。此时，至少部分连接部10设置在两个屏蔽电极4之间，以便于两个屏蔽电极4之间的连接。

可选地，屏蔽电极由氧化铟锡(Indium tin oxide，ITO)构成。氧化铟锡具有较好的导电性，且为透明材质，能够在对扫描线信号进行屏蔽的同时，提高像素开口率。

本申请还提供一种液晶面板，包括彩膜基板、液晶层以及如上述实施例的阵列基板，彩膜基板、液晶层和阵列基板依次层叠设置，彩膜基板上设置有公共电极，公共电极和阵列基板上的像素电极相对设置，从而通过像素电极的通电状态变化而控制像素单元的显示。当彩膜基板上的黑色矩阵发生偏移时，液晶面板的液晶能够避免受到扫描线干扰，利于改善像素漏光现象。

其中，“上”、“下”等的用语，是用于描述各个结构在附图中的相对位置关系，仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

需要说明的是：在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

此外，在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：

扫描线、数据线、存储电容线和屏蔽电极；

所述扫描线和所述数据线纵横交错并限定出多个像素区域，所述像素区域内设置有像素电极；所述屏蔽电极层叠设置在所述扫描线的上方，且所述屏蔽电极覆盖所述扫描线的边缘，所述屏蔽电极和所述存储电容线电性导通。

2.根据权利要求1所述的阵列基板，其特征在于，所述屏蔽电极位于所述扫描线的上方，且所述屏蔽电极和所述扫描线沿相同方向延伸。

3.根据权利要求2所述的阵列基板，其特征在于，所述屏蔽电极的边缘位于所述扫描线的边缘外侧，且所述屏蔽电极的边缘与所述扫描线的边缘之间的距离小于或等于5μm。

4.根据权利要求2所述的阵列基板，其特征在于，所述屏蔽电极和所述像素电极同层设置，且所述屏蔽电极和所述像素电极之间具有间距。

5.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述屏蔽电极完全覆盖所述扫描线。

6.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述屏蔽电极设置有镂空区域，所述扫描线在所述屏蔽电极上的投影覆盖所述镂空区域。

7.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述屏蔽电极包括延伸至所述像素区域内的连接部，所述连接部与所述存储电容线之间具有重叠区域，且所述连接部和所述存储电容线之间通过过孔电连接。

8.根据权利要求7所述的阵列基板，其特征在于，所述连接部为多个，且在所述屏蔽电极的延伸方向两侧呈对称设置。

9.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述屏蔽电极由氧化铟锡构成。

10.一种液晶面板，包括彩膜基板、液晶层以及如权利要求1-9任一项所述的阵列基板，所述彩膜基板、所述液晶层和所述阵列基板依次层叠设置，所述彩膜基板上设置有公共电极，所述公共电极和所述阵列基板上的像素电极相对设置。

Images