CN111969111B - 一种电容器及其制造方法 - Google Patents
一种电容器及其制造方法 Download PDFInfo
- Publication number
- CN111969111B CN111969111B CN202010872432.7A CN202010872432A CN111969111B CN 111969111 B CN111969111 B CN 111969111B CN 202010872432 A CN202010872432 A CN 202010872432A CN 111969111 B CN111969111 B CN 111969111B
- Authority
- CN
- China
- Prior art keywords
- layer
- polycrystalline silicon
- capacitor
- dielectric layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 168
- 229920005591 polysilicon Polymers 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 42
- 238000009413 insulation Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种电容器及其制造方法，包括：在一衬底上形成绝缘凸台结构；形成覆盖衬底和绝缘凸台结构的第一多晶硅层；依次形成介质层和第二多晶硅层，并露出位于衬底上的部分第一多晶硅层；形成覆盖第一多晶硅层和第二多晶硅层的介电层；在介电层中形成第一金属插塞和第二金属插塞以分别连通第一多晶硅层和第二多晶硅层。由于在衬底上设置了绝缘凸台结构，且第一多晶硅层覆盖衬底和绝缘凸台结构，使得在单位衬底面积上，增加了第一多晶硅层的面积，进而在形成电容器后增加了电容器的电容量。解决了在不增加电容器面积的基础上如何提高电容器的电容量的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种电容器及其制造方法。
背景技术
电容器是储存电量和电能的元件，通常由两个导体层和夹在导体层中间的绝缘层构成。电容的计算公式为：
其中，ε为相对介电常数，S为两个导体层的正对面积，d为两个导体层之间的距离。
现有技术为了增大电容器的电容，通常会增加两个导体层的正对面积，而这样又会使得电容器本身的面积较大，进而使得芯片的面积较大。
现有技术的电容器的制作方法，一般包括以下步骤：
如图1A所示，在衬底10上依次形成第一多晶硅层20、介质层30和第二多晶硅层40；
如图1B所示，依次刻蚀所述第二多晶硅层40和所述介质层30，以露出部分所述第一多晶硅层20的表面；
如图1C所示，形成介电层50，所述介电层50覆盖所述第二多晶硅层40和所述第一多晶硅层20；
如图1D所示，在所述介电层50中形成第一接触孔51和第二接触孔52，所述第一接触孔51的底部暴露出所述第一多晶硅层20的表面，所述第二接触孔52的底部暴露出所述第二多晶硅层40的表面；
如图1E所示，利用金属填充所述第一接触孔51和所述第二接触孔52，以形成第一金属插塞61和第二金属插塞62。
因此，如何在不增加电容器本身的面积的基础上，提高电容器的电容是本领域技术人员亟需解决的问题之一。
发明内容
本发明的目的在于提供一种电容器及其制造方法，以在不增加电容器本身的面积的基础上，解决如何提高电容器的电容的问题。
为解决上述技术问题，本发明提供一种电容器的制造方法，包括：
提供一衬底，所述衬底包括第一区域和第二区域；
形成绝缘凸台结构，所述绝缘凸台结构覆盖所述第一区域；
形成第一多晶硅层，所述第一多晶硅层覆盖所述第二区域和所述绝缘凸台结构，且位于所述绝缘凸台结构上的所述第一多晶硅层的表面高于位于所述第二区域上的所述第一多晶硅层的表面；
依次形成介质层和第二多晶硅层，所述介质层至少覆盖位于所述绝缘凸台结构上的所述第一多晶硅层，且至少露出位于所述第二区域上的部分所述第一多晶硅层，所述第二多晶硅层覆盖所述介质层；
形成介电层，所述介电层覆盖所述第二多晶硅层和所述第一多晶硅层的露出部分；
在所述介电层中形成第一接触孔和第二接触孔，所述第一接触孔的底部暴露出所述第一多晶硅层的表面，所述第二接触孔的底部暴露出所述第二多晶硅层的表面；
利用金属填充所述第一接触孔和所述第二接触孔，以形成第一金属插塞和第二金属插塞。
可选的，在所述的电容器的制造方法中，所述绝缘凸台结构的高度为
可选的，在所述的电容器的制造方法中，位于所述绝缘凸台结构上的所述第一多晶硅层的表面与位于所述第二区域上的所述第一多晶硅层的表面之间的高度差为
可选的，在所述的电容器的制造方法中，所述第一多晶硅层的厚度为
可选的，在所述的电容器的制造方法中，利用化学气相沉积工艺形成所述第一多晶硅层。
可选的，在所述的电容器的制造方法中，所述绝缘凸台结构为分栅存储器的栅极结构。
可选的，在所述的电容器的制造方法中，所述绝缘凸台结构的制造方法包括：
在所述衬底上自下而上形成依次堆叠的第一氧化层、浮栅层和伪栅层；
刻蚀所述伪栅层并停止在所述浮栅层上，以形成分立的伪栅极，相邻所述伪栅极之间的区域形成沟槽；
形成第一侧墙，所述第一侧墙覆盖位于所述沟槽内的所述伪栅极的侧壁；
以所述第一侧墙为掩膜，依次刻蚀所述浮栅层和所述第一氧化层并停止在所述衬底上；
形成第二侧墙，所述第二侧墙覆盖所述第一氧化层的侧壁、所述浮栅层的侧壁和所述第一侧墙的底部；
利用源极材料填充所述沟槽，以形成源极线；
去除所述伪栅极，以及所述伪栅极底部的所述浮栅层和所述第一氧化层，以暴露出所述衬底的表面；
形成第二氧化层，所述第二氧化层覆盖所述第一氧化层的侧壁、所述浮栅层的侧壁、所述第一侧墙的表面和所述源极线的表面。
可选的，在所述的电容器的制造方法中，所述依次形成介质层和第二多晶硅层的方法包括：
形成自下而上依次堆叠的介质层和第二多晶硅层，所述介质层覆盖所述第一多晶硅层；
依次刻蚀所述第二多晶硅层和所述介质层，以至少露出位于所述第二区域上的部分所述第一多晶硅层。
可选的，在所述的电容器的制造方法中，在形成所述介电层之后，所述电容器的制造方法还包括：平坦化所述介电层。
为解决上述技术问题，本发明还提供一种利用如上任一种所述的电容器的制造方法制造的电容器，所述电容器包括衬底、绝缘凸台结构、第一多晶硅层、介质层、第二多晶硅层和介电层；所述衬底包括第一区域和第二区域；所述绝缘凸台结构覆盖所述第一区域；所述第一多晶硅层覆盖所述第二区域和所述绝缘凸台结构；所述介质层至少覆盖位于所述绝缘凸台结构上的所述第一多晶硅层，且至少露出位于所述第二区域上的部分所述第一多晶硅层；所述第二多晶硅层覆盖所述介质层；所述介电层覆盖所述第二多晶硅层和所述第一多晶硅层的露出部分，且所述介电层中填充有第一金属插塞和第二金属插塞，所述第一金属插塞的底部与所述第一多晶硅层的表面相接触，所述第二金属插塞的底部与所述第二多晶硅层的表面相接触。
本发明提供一种电容器及其制造方法，通过在衬底上形成绝缘凸台结构，并在绝缘凸台结构上依次形成第一多晶硅层、介质层和第二多晶硅层，其中，第一多晶硅层和第二多晶硅层构成电容器的两个导体层，介质层构成电容器的绝缘层。由于衬底上的绝缘凸台结构，使得第一多晶硅层在覆盖衬底和绝缘凸台结构之后，在同样大小的衬底面积上，加大了第一多晶硅层的面积，进而在形成第二多晶硅层后，加大了两个导体层的正对面积，从而在不增加电容器本身的面积的基础上，增加了电容器的电容量。如此，便解决了在不增加电容器本身的面积的基础上，如何提高电容器的电容量的问题。
附图说明
图1A～图1E为现有技术制造电容器的方法各步骤中电容器的结构示意图；
图2为本实施例提供的电容器的制造方法的流程示意图；
图3A～图3P为本实施例提供的制造电容器的方法各步骤中电容器的结构示意图；
其中，各附图标记说明如下：
110-衬底；120-第一多晶硅层；130-介质层；140-第二多晶硅层；150-介电层；151-第一通孔；152-第二通孔；161-第一金属插塞；162-第二金属插塞；
210-衬底；220-第一氧化层；230-浮栅层；240-伪栅层；241-伪栅极；242-沟槽；250-第一侧墙；260-第二侧墙；270-源极线；280-第二氧化层；290-分栅存储器的栅极结构；300-第一多晶硅层；310-介质层；320-第二多晶硅层；330-介电层；331-第一接触孔；332-第二接触孔；340-光刻胶；341-第一窗口；342-第二窗口；351-第一金属插塞；352-第二金属插塞。
具体实施方式
以下结合附图和具体实施例对本发明提出的电容器及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本实施例提供一种电容器的制造方法，如图2所示，包括：
S1，提供一衬底，所述衬底包括第一区域和第二区域；
S2，形成绝缘凸台结构，所述绝缘凸台结构覆盖所述第一区域；
S3，形成第一多晶硅层，所述第一多晶硅层覆盖所述第二区域和所述绝缘凸台结构，且位于所述绝缘凸台结构上的所述第一多晶硅层的表面高于位于所述第二区域上的所述第一多晶硅层的表面；
S4，依次形成介质层和第二多晶硅层，所述介质层至少覆盖位于所述绝缘凸台结构上的所述第一多晶硅层，且至少露出位于所述第二区域上的部分所述第一多晶硅层，所述第二多晶硅层覆盖所述介质层；
S5，形成介电层，所述介电层覆盖所述第二多晶硅层和所述第一多晶硅层的露出部分；
S6，在所述介电层中形成第一接触孔和第二接触孔，所述第一接触孔的底部暴露出所述第一多晶硅层的表面，所述第二接触孔的底部暴露出所述第二多晶硅层的表面；
S7，利用金属填充所述第一接触孔和所述第二接触孔，以形成第一金属插塞和第二金属插塞。
本实施例提供的电容器的制造方法，通过在衬底上形成绝缘凸台结构，并在绝缘凸台结构上依次形成第一多晶硅层、介质层和第二多晶硅层，其中，第一多晶硅层和第二多晶硅层构成电容器的两个导体层，介质层构成电容器的绝缘层。由于衬底上的绝缘凸台结构，使得第一多晶硅层在覆盖衬底和绝缘凸台结构之后，在同样大小的衬底面积上，加大了第一多晶硅层的面积，进而在形成第二多晶硅层后，加大了两个导体层的正对面积，从而在不增加电容器本身的面积的基础上，增加了电容器的电容量。如此，便解决了在不增加电容器本身的面积的基础上，如何提高电容器的电容量的问题。
以下对照图3A～图3P对本实施例提供的电容器的制造方法进行具体说明。
需要说明的是，在本实施例中，所述绝缘凸台结构具体为分栅存储器的栅极结构。在其他实施例中，所述绝缘凸台结构可以为其他结构，如介质层沉积加刻蚀形成的介质块等。由于本实施例采用的绝缘凸台结构为分栅存储器的栅极结构，便可以使电容器的形成工艺嵌套于分栅存储器的工艺中，无需额外增加形成绝缘凸台结构的工艺步骤，节约了工艺成本。
首先，如图3A所示，提供一衬底210，在所述衬底210上依次形成第一氧化层220、浮栅层230和伪栅层240。具体的，所述衬底210可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构等。在本实施例中，所述衬底210为硅衬底。同时，在本实施例中，所述第一氧化层220的材料为氧化硅，形成所述第一氧化层220的工艺为热氧化工艺。所述浮栅层230的材料为多晶硅，形成所述浮栅层230的工艺为低压化学气相沉积工艺。所述伪栅层240的材料为氮化硅，形成所述伪栅层240的工艺为低压化学气相沉积工艺。
然后，如图3B所示，刻蚀所述伪栅层240并停止在所述浮栅层230上，以形成分立的伪栅极241，相邻所述伪栅极241之间的区域形成沟槽242。具体的，所述伪栅极241的形成方法为：在伪栅层240上形成图形化的掩模层，以所述图形化的掩模层为掩模，采用干法刻蚀的方法刻蚀所述伪栅层240至所述浮栅层230，在所述浮栅层230上形成分立的伪栅极241。
接着，如图3C所示，形成第一侧墙250，所述第一侧墙250覆盖位于所述沟槽242内的所述伪栅极241的侧壁。在本实施例中，所述第一侧墙250的材料为氧化硅。形成所述第一侧墙250的方法为：采用低压化学气相沉积的工艺在所述沟槽242内的所述浮栅层230的露出表面、所述伪栅极241的侧壁沉积第一侧墙材料层并延伸覆盖所述伪栅极241的顶表面，然后回刻所述第一侧墙材料层，形成覆盖所述伪栅极241侧壁的第一侧墙250。
再接着，如图3D所示，以所述第一侧墙250为掩膜，依次刻蚀所述浮栅层230和所述第一氧化层220并停止在所述衬底210上。在本实施例中，刻蚀所述浮栅层230和所述第一氧化层220的工艺为干法刻蚀。至此，在所述衬底210上形成了分立的伪栅极结构。
在形成分立的伪栅极结构之后，如图3E所示，形成第二侧墙260，所述第二侧墙260覆盖所述第一氧化层220的侧壁、所述浮栅层230的侧壁和所述第一侧墙250的底部。所述第二侧墙260的形成方式与所述第一侧墙250的形成方式类似，此处不再赘述。在本实施例中，所述第二侧墙260的材料为氧化硅或氮化硅。所述第二侧墙260的作用是：将所述浮栅层230与后续填充的源极材料层相隔离开。
接着，如图3F所示，利用源极材料填充所述沟槽242，以形成源极线270。通常，形成所述源极线270的方法包括：利用源极材料填充所述沟槽242，以形成源极材料层；对所述源极材料层进行平坦化，使所述源极材料层的表面与所述伪栅极的表面齐平，以形成源极线270。在本实施例中，所述源极线270的材料为多晶硅，形成所述源极材料层的方法为低压化学气相沉积(LPCVD)工艺，对所述源极材料层进行平坦化的方法为化学机械研磨。
然后，如图3G所示，去除所述伪栅极241，以及所述伪栅极241底部的所述浮栅层230和所述第一氧化层220，以暴露出所述衬底210的表面。
再然后，如图3H所示，形成第二氧化层280，所述第二氧化层280覆盖所述第一氧化层220的侧壁、所述浮栅层230的侧壁、所述第一侧墙250的表面和所述源极线270的表面。
至此，所述绝缘凸台结构(即分栅存储器的栅极结构)290形成完成。在本实施例中，所述绝缘凸台结构290的高度为
之后，便在所述绝缘凸台结构290上形成电容结构。
通过所述绝缘凸台结构290，将所述衬底210分为第一区域I和第二区域II，如图3I所示，其中形成有所述分栅存储器的栅极结构290(即绝缘凸台结构)的区域为第一区域I，无绝缘凸台结构的区域为第二区域II。
在所述分栅存储器的栅极结构290上形成电容结构时，首先，如图3J所示，形成第一多晶硅层300，所述第一多晶硅层300覆盖所述第二区域II和所述绝缘凸台结构290，且位于所述绝缘凸台结构290上的所述第一多晶硅层300的表面高于位于所述第二区域II上的所述第一多晶硅层300的表面。所述第一多晶硅层300的厚度为
在本实施例中，利用化学气相沉积工艺形成所述第一多晶硅层300。由于本实施例中所述绝缘凸台结构的高度为
因此位于所述绝缘凸台结构290上的所述第一多晶硅层300的表面与位于所述第二区域II上的所述第一多晶硅层300的表面之间的高度差也应当在
范围内。
接着，依次形成介质层310和第二多晶硅层320，所述介质层310至少覆盖位于所述绝缘凸台结构290上的所述第一多晶硅层300，且至少露出位于所述第二区域II上的部分所述第一多晶硅层300，所述第二多晶硅层320覆盖所述介质层310。具体的，如图3K所示，形成自下而上依次堆叠的介质层310和第二多晶硅层320，所述介质层310覆盖所述第一多晶硅层300，所述第二多晶硅层320覆盖所述介质层310；然后，如图3L所示，依次刻蚀所述介质层310和所述第二多晶硅层320，以至少露出位于所述第二区域II上的部分所述第一多晶硅层300。在本实施例中，所述介质层30为高温氧化膜(HTO)。
再接着，如图3M所示，形成介电层330，所述介电层330覆盖所述第二多晶硅层320和所述第一多晶硅层300的露出部分。通常，在形成所述介电层330之后，会采用平坦化工艺将所述介电层330平坦化。
之后，在所述介电层330中形成第一接触孔331和第二接触孔332，所述第一接触孔331的底部暴露出所述第一多晶硅层300的表面，所述第二接触孔332的底部暴露出所述第二多晶硅层320的表面。具体的，如图3N所示，涂覆光刻胶340；并光刻形成第一窗口341和第二窗口342，所述第一窗口341和所述第二窗口342的位置分别对应于所述第一多晶硅层300的露出部分的顶部和所述第二多晶硅层320的顶部。然后，如图3O所示，刻蚀所述第一窗口341和所述第二窗口342内的介电层330，直至分别暴露出所述第一多晶硅层300的表面和所述第二多晶硅层320的表面，并分别形成第一接触孔331和第二接触孔332，所述第一接触孔331和第二接触孔332的底部分别暴露出所述第一多晶硅层300的表面和所述第二多晶硅层320的表面；去除光刻胶340。
最后，如图3P所示，利用金属填充所述第一接触孔331和所述第二接触孔332，以形成第一金属插塞351和第二金属插塞352。所述金属可以为钨。
至此，本实施例提供的电容器制造完成。通过在衬底210上形成绝缘凸台结构290，并在绝缘凸台结构290上依次形成第一多晶硅层300、介质层310和第二多晶硅层320，其中，第一多晶硅层300和第二多晶硅层320构成电容器的两个导体层，介质层310构成电容器的绝缘层。由于衬底210上的绝缘凸台结构290，使得第一多晶硅层300在覆盖衬底210和绝缘凸台结构290之后，在同样大小的衬底面积上，加大了第一多晶硅层300的面积，进而在形成第二多晶硅层320后，加大了两个导体层的正对面积，从而在不增加电容器本身的面积的基础上，增加了电容器的电容量。如此，便解决了在不增加电容器本身的面积的基础上，如何提高电容器的电容量的问题。
在本实施例中，所述第一金属插塞351和所述第二金属插塞352所对应的区间内，包括了一个所述绝缘凸台结构290。在其他实施例中，为了获得更大的电容值，可以在所述第一金属插塞351和所述第二金属插塞352所对应的区间内，可以包括多个所述绝缘凸台结构290。在具有多个所述绝缘凸台结构290的情况下，不仅通过绝缘凸台结构290增加了电容结构的面积，还由于存在多个绝缘凸台结构290而拉长了电容结构的长度，进而增大了电容结构的面积，因此，相对于仅具有一个绝缘凸台结构290的电容器，具有多个绝缘凸台结构290的电容器可以获得更大的电容值。
本实施例还提供一种利用如上所述的电容器的制造方法制造的电容器，如图3P所示，所述电容器包括衬底210、绝缘凸台结构290、第一多晶硅层300、介质层310、第二多晶硅层320和介电层330；所述衬底210包括第一区域I和第二区域II；所述绝缘凸台结构290覆盖所述第一区域I；所述第一多晶硅层300覆盖所述第二区域II和所述绝缘凸台结构290；所述介质层310至少覆盖位于所述绝缘凸台结构290上的所述第一多晶硅层300，且至少露出位于所述第二区域II上的部分所述第一多晶硅层300；所述第二多晶硅层320覆盖所述介质层310；所述介电层310覆盖所述第二多晶硅层320和所述第一多晶硅层300的露出部分，且所述介电层310中填充有第一金属插塞351和第二金属插塞352，所述第一金属插塞351的底部与所述第一多晶硅层300的表面相接触，所述第二金属插塞352的底部与所述第二多晶硅层320的表面相接触。
本发明提供的电容器，通过衬底210上的绝缘凸台结构290，以及绝缘凸台结构290上的第一多晶硅层300、介质层310和第二多晶硅层320形成了电容器，其中，第一多晶硅层300和第二多晶硅层320构成电容器的两个导体层，介质层310构成电容器的绝缘层，在第一多晶硅层300覆盖衬底210和绝缘凸台结构290之后，在同样大小的衬底面积上，加大了第一多晶硅层300的面积，进而加大了两个导体层的正对面积，从而在不增加电容器本身的面积的基础上，增加了电容器的电容量。如此，便解决了在不增加电容器本身的面积的基础上，如何提高电容器的电容量的问题。
综上所述，本发明提供的电容器及其制造方法，通过在衬底上形成绝缘凸台结构，并在绝缘凸台结构上依次形成第一多晶硅层、介质层和第二多晶硅层，其中，第一多晶硅层和第二多晶硅层构成电容器的两个导体层，介质层构成电容器的绝缘层。由于衬底上的绝缘凸台结构，使得第一多晶硅层在覆盖衬底和绝缘凸台结构之后，在同样大小的衬底面积上，加大了第一多晶硅层的面积，进而在形成第二多晶硅层后，加大了两个导体层的正对面积，从而在不增加电容器本身的面积的基础上，增加了电容器的电容量。如此，便解决了在不增加电容器本身的面积的基础上，如何提高电容器的电容量的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种电容器的制造方法，其特征在于，包括：
提供一衬底，所述衬底包括第一区域和第二区域；
形成绝缘凸台结构，所述绝缘凸台结构覆盖所述第一区域；
形成第一多晶硅层，所述第一多晶硅层覆盖所述第二区域和所述绝缘凸台结构，且位于所述绝缘凸台结构上的所述第一多晶硅层的表面高于位于所述第二区域上的所述第一多晶硅层的表面；
依次形成介质层和第二多晶硅层，所述介质层至少覆盖位于所述绝缘凸台结构上的所述第一多晶硅层，且至少露出位于所述第二区域上的部分所述第一多晶硅层，所述第二多晶硅层覆盖所述介质层；
形成介电层，所述介电层覆盖所述第二多晶硅层和所述第一多晶硅层的露出部分；
在所述介电层中形成第一接触孔和第二接触孔，所述第一接触孔的底部暴露出所述第一多晶硅层的表面，所述第二接触孔的底部暴露出所述第二多晶硅层的表面；
利用金属填充所述第一接触孔和所述第二接触孔，以形成第一金属插塞和第二金属插塞；
所述绝缘凸台结构为分栅存储器的栅极结构；
所述绝缘凸台结构的制造方法包括：
在所述衬底上自下而上形成依次堆叠的第一氧化层、浮栅层和伪栅层；
刻蚀所述伪栅层并停止在所述浮栅层上，以形成分立的伪栅极，相邻所述伪栅极之间的区域形成沟槽；
形成第一侧墙，所述第一侧墙覆盖位于所述沟槽内的所述伪栅极的侧壁；
以所述第一侧墙为掩膜，依次刻蚀所述浮栅层和所述第一氧化层并停止在所述衬底上；
形成第二侧墙，所述第二侧墙覆盖所述第一氧化层的侧壁、所述浮栅层的侧壁和所述第一侧墙的底部；
利用源极材料填充所述沟槽，以形成源极线；
去除所述伪栅极，以及所述伪栅极底部的所述浮栅层和所述第一氧化层，以暴露出所述衬底的表面；
形成第二氧化层，所述第二氧化层覆盖所述第一氧化层的侧壁、所述浮栅层的侧壁、所述第一侧墙的表面和所述源极线的表面。
2.根据权利要求1所述的电容器的制造方法，其特征在于，所述绝缘凸台结构的高度为
3.根据权利要求1所述的电容器的制造方法，其特征在于，位于所述绝缘凸台结构上的所述第一多晶硅层的表面与位于所述第二区域上的所述第一多晶硅层的表面之间的高度差为
4.根据权利要求1所述的电容器的制造方法，其特征在于，所述第一多晶硅层的厚度为
5.根据权利要求1所述的电容器的制造方法，其特征在于，利用化学气相沉积工艺形成所述第一多晶硅层。
6.根据权利要求1所述的电容器的制造方法，其特征在于，所述依次形成介质层和第二多晶硅层的方法包括：
形成自下而上依次堆叠的介质层和第二多晶硅层，所述介质层覆盖所述第一多晶硅层；
依次刻蚀所述第二多晶硅层和所述介质层，以至少露出位于所述第二区域上的部分所述第一多晶硅层。
7.根据权利要求1所述的电容器的制造方法，其特征在于，在形成所述介电层之后，所述电容器的制造方法还包括：平坦化所述介电层。
8.一种利用如权利要求1～7任一项所述的电容器的制造方法制造的电容器，其特征在于，所述电容器包括衬底、绝缘凸台结构、第一多晶硅层、介质层、第二多晶硅层和介电层；
所述衬底包括第一区域和第二区域；所述绝缘凸台结构覆盖所述第一区域；所述第一多晶硅层覆盖所述第二区域和所述绝缘凸台结构；所述介质层至少覆盖位于所述绝缘凸台结构上的所述第一多晶硅层，且至少露出位于所述第二区域上的部分所述第一多晶硅层；所述第二多晶硅层覆盖所述介质层；所述介电层覆盖所述第二多晶硅层和所述第一多晶硅层的露出部分，且所述介电层中填充有第一金属插塞和第二金属插塞，所述第一金属插塞的底部与所述第一多晶硅层的表面相接触，所述第二金属插塞的底部与所述第二多晶硅层的表面相接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872432.7A CN111969111B (zh) | 2020-08-26 | 2020-08-26 | 一种电容器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872432.7A CN111969111B (zh) | 2020-08-26 | 2020-08-26 | 一种电容器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111969111A CN111969111A (zh) | 2020-11-20 |
| CN111969111B true CN111969111B (zh) | 2023-04-18 |
Family
ID=73391443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010872432.7A Active CN111969111B (zh) | 2020-08-26 | 2020-08-26 | 一种电容器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111969111B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675337A (zh) * | 2021-08-20 | 2021-11-19 | 上海华虹宏力半导体制造有限公司 | Pip电容及形成方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190767A (ja) * | 1992-01-14 | 1993-07-30 | Rohm Co Ltd | 半導体装置 |
| JPH11265978A (ja) * | 1998-03-17 | 1999-09-28 | Asahi Kasei Micro Syst Co Ltd | 半導体装置の製造方法及びこれを用いた半導体装置 |
| JP2000138344A (ja) * | 1998-11-04 | 2000-05-16 | Matsushita Electronics Industry Corp | 半導体装置 |
| JP2006310484A (ja) * | 2005-04-27 | 2006-11-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN102290398A (zh) * | 2011-07-26 | 2011-12-21 | 深圳市华星光电技术有限公司 | 储存电容架构及其制造方法与像素结构 |
| CN102751176A (zh) * | 2012-07-04 | 2012-10-24 | 上海宏力半导体制造有限公司 | Pip、pps电容器的制作方法 |
| CN103021956A (zh) * | 2012-12-24 | 2013-04-03 | 上海宏力半导体制造有限公司 | 分栅式快闪存储器的pip电容及制备方法 |
| CN103441061A (zh) * | 2013-08-29 | 2013-12-11 | 上海宏力半导体制造有限公司 | 电容器结构及其制作方法 |
| CN103811307A (zh) * | 2014-03-05 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN105336695A (zh) * | 2014-05-29 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106298803A (zh) * | 2016-08-18 | 2017-01-04 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法、液晶显示面板 |
| CN109473486A (zh) * | 2018-10-18 | 2019-03-15 | 上海华虹宏力半导体制造有限公司 | 一种电容器结构及其制作方法 |
| CN109872994A (zh) * | 2019-03-07 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9647125B2 (en) * | 2013-05-20 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2020
- 2020-08-26 CN CN202010872432.7A patent/CN111969111B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190767A (ja) * | 1992-01-14 | 1993-07-30 | Rohm Co Ltd | 半導体装置 |
| JPH11265978A (ja) * | 1998-03-17 | 1999-09-28 | Asahi Kasei Micro Syst Co Ltd | 半導体装置の製造方法及びこれを用いた半導体装置 |
| JP2000138344A (ja) * | 1998-11-04 | 2000-05-16 | Matsushita Electronics Industry Corp | 半導体装置 |
| JP2006310484A (ja) * | 2005-04-27 | 2006-11-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN102290398A (zh) * | 2011-07-26 | 2011-12-21 | 深圳市华星光电技术有限公司 | 储存电容架构及其制造方法与像素结构 |
| CN102751176A (zh) * | 2012-07-04 | 2012-10-24 | 上海宏力半导体制造有限公司 | Pip、pps电容器的制作方法 |
| CN103021956A (zh) * | 2012-12-24 | 2013-04-03 | 上海宏力半导体制造有限公司 | 分栅式快闪存储器的pip电容及制备方法 |
| CN103441061A (zh) * | 2013-08-29 | 2013-12-11 | 上海宏力半导体制造有限公司 | 电容器结构及其制作方法 |
| CN103811307A (zh) * | 2014-03-05 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN105336695A (zh) * | 2014-05-29 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106298803A (zh) * | 2016-08-18 | 2017-01-04 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法、液晶显示面板 |
| CN109473486A (zh) * | 2018-10-18 | 2019-03-15 | 上海华虹宏力半导体制造有限公司 | 一种电容器结构及其制作方法 |
| CN109872994A (zh) * | 2019-03-07 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111969111A (zh) | 2020-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8394716B2 (en) | Methods of manufacturing three-dimensional semiconductor devices and related devices | |
| CN111640743B (zh) | 存储器及其形成方法 | |
| CN113675146B (zh) | 半导体结构及其形成方法和存储器 | |
| CN110896046A (zh) | 浅沟槽隔离结构、半导体器件及其制备方法 | |
| CN111066146A (zh) | 三维存储器件中的具有处于衬底内的导电部分的接触结构及其形成方法 | |
| EP4036960B1 (en) | Memory forming method and memory | |
| CN110998845B (zh) | 三维存储器件中的具有处于衬底内的导电部分的接触结构及其形成方法 | |
| CN110911345A (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| CN111969111B (zh) | 一种电容器及其制造方法 | |
| US8017511B2 (en) | Method of manufacturing semiconductor device | |
| US20070004099A1 (en) | NAND flash memory device and method of manufacturing the same | |
| CN113707611A (zh) | 存储器的形成方法及存储器 | |
| CN112038350B (zh) | Nand存储器及其制造方法 | |
| EP4287256A1 (en) | Semiconductor structure and manufacturing method therefor | |
| CN111863826B (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 | |
| CN111048516B (zh) | 3d nand存储器件及其制造方法 | |
| CN111900167A (zh) | 半导体结构及其制作方法 | |
| US6245633B1 (en) | Fabrication method for a double-side double-crown stacked capacitor | |
| US6790740B2 (en) | Process for filling polysilicon seam | |
| CN220629948U (zh) | 一种半导体存储器件 | |
| US7205193B2 (en) | Semiconductor device and method for fabricating the same | |
| CN118076104B (zh) | 半导体结构的制备方法、半导体结构及电子设备 | |
| CN111653571B (zh) | 半导体结构的形成方法 | |
| WO2021233269A1 (zh) | 半导体器件中孔、半导体器件的制备方法及半导体器件 | |
| KR100955678B1 (ko) | 반도체소자의 워드라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |