CN111858216A - 提高ssd可测试性覆盖率的方法、装置、设备及介质 - Google Patents
提高ssd可测试性覆盖率的方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN111858216A CN111858216A CN202010719153.7A CN202010719153A CN111858216A CN 111858216 A CN111858216 A CN 111858216A CN 202010719153 A CN202010719153 A CN 202010719153A CN 111858216 A CN111858216 A CN 111858216A
- Authority
- CN
- China
- Prior art keywords
- testable
- points
- tool
- considered
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000007781 pre-processing Methods 0.000 claims abstract description 15
- 238000004458 analytical method Methods 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 8
- 238000004088 simulation Methods 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 238000012360 testing method Methods 0.000 abstract description 13
- 238000012545 processing Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了提高SSD可测试性覆盖率的方法、装置、设备及介质，其中方法包括：建立库模型的管脚描述；对工具认为不可测试的点进行预处理，找出明显的工具认为不可测试的点；对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点。本发明通过对工具认为不可测试的点进行建模、分析，将一些工具认为不可测试的点变成可测试的点，提高了覆盖率，极大的提高了测试效率和准确性。
Description
技术领域
本发明涉及固态硬盘，更具体地说是一种提高SSD可测试性覆盖率的方法、装置、设备及介质。
背景技术
SSD-Solid State Drives(固态硬盘)SOC(片上系统)芯片，DFT(可测试性设计)主要检测芯片制造过程中的偏差，影响芯片正常功能。一般内部的数字逻辑通过插入scanchain(扫描链)，然后通过专用的APTG(automatic test pattern generation:自动测试项产生)工具产生测试项，进行测试。为了尽可能的发现问题，对内部的数字逻辑会有覆盖率的要求，一般是要求越高越好。
但目前一般通过人工分析不可测试点，看是否能够转换成可测试点，考虑到设计规模越来越大，一般ATPG untestable(不可测试)的点有几十甚至上百万个，如果采用人工分析的方式则效率低下。
发明内容
本发明的目的在于克服现有技术的不足，提供提高SSD可测试性覆盖率的方法、装置、设备及介质。
为实现上述目的，本发明采用以下技术方案：
第一方面，提高SSD可测试性覆盖率的方法，所述方法包括：
建立库模型的管脚描述；
对工具认为不可测试的点进行预处理，找出明显的工具认为不可测试的点；
对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点。
其进一步技术方案为：所述管脚描述包括驱动单元、反向器、与门、或门、二输入选择器、带复位的寄存器、带置位的寄存器、时钟的门控单元以及模拟的模块。
其进一步技术方案为：所述对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点的步骤，具体包括以下步骤：
判断经过预处理之后的工具认为不可测试的点的管脚描述类型；
根据管脚描述类型判断其对应的AU0和/或AU.1的情况；
根据AU0和/或AU.1的情况判定是否可以转成可测试的点。
第二方面，提高SSD可测试性覆盖率的装置，所述装置包括建立单元、预处理单元以及分析单元；
所述建立单元，建立库模型的管脚描述；
所述预处理单元，用于对工具认为不可测试的点进行预处理，找出明显的工具认为不可测试的点；
所述分析单元，用于对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点。
其进一步技术方案为：所述管脚描述包括驱动单元、反向器、与门、或门、二输入选择器、带复位的寄存器、带置位的寄存器、时钟的门控单元以及模拟的模块。
其进一步技术方案为：所述分析单元包括第一判断模块、第二判断模块以及判定模块；
所述第一判断模块，用于判断经过预处理之后的工具认为不可测试的点的管脚描述类型；
所述第二判断模块，用于根据管脚描述类型判断其对应的AU0和/或AU.1的情况；
所述判定模块，用于根据AU0和/或AU.1的情况判定是否可以转成可测试的点。
第三方面，一种计算机设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述的提高SSD可测试性覆盖率的方法步骤。
第四方面，一种存储介质，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令被处理器执行时，使得所述处理器执行如上述的提高SSD可测试性覆盖率的方法步骤。
本发明与现有技术相比的有益效果是：本发明提供的提高SSD可测试性覆盖率的方法，通过对工具认为不可测试的点进行建模、分析，将一些工具认为不可测试的点变成可测试的点，提高了覆盖率，极大的提高了测试效率和准确性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明技术手段，可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征及优点能够更明显易懂，以下特举较佳实施例，详细说明如下。
附图说明
图1为本发明提高SSD可测试性覆盖率的方法具体实施例的流程图一；
图2为本发明提高SSD可测试性覆盖率的方法具体实施例的流程图二；
图3为本发明提高SSD可测试性覆盖率的装置具体实施例的结构示意图一；
图4为本发明提高SSD可测试性覆盖率的装置具体实施例的结构示意图二；
图5为本发明一种计算机设备的示意性框图；
图6为本发明对AU点(工具认为不可测试的点)进行分析的状态流程图；
图7为本发明无法转成可测试点的示例图；
图8为本发明可测试点处理的示例图一；
图9为本发明可测试点处理的示例图二；
图10为本发明可测试点处理的示例图三。
具体实施方式
为了更充分理解本发明的技术内容，下面结合具体实施例对本发明的技术方案进一步介绍和说明，但不局限于此。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
本发明提供了一种提高SSD可测试性覆盖率的方法，通过对工具认为不可测试的点进行建模、分析，将一些工具认为不可测试的点变成可测试的点，提高了覆盖率，极大的提高了测试效率和准确性，具体的，请参考图1，方法包括以下步骤：
S10、建立库模型的管脚描述；
S20、对工具认为不可测试的点(AU-APTG Utestable，缩写AU)进行预处理，找出明显的工具认为不可测试的点；
S30、对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点。
具体的，管脚描述包括驱动单元(buf)、反向器(inv)、与门(and)、或门(or)、二输入选择器(mux)、带复位的寄存器(FF.RD)、带置位的寄存器(FF.SD)、时钟的门控单元(clkgate)以及模拟的模块(Analog)。
需要说明的是：AU-APTG Utestable，为工具认为不可测试的点，会影响测试的覆盖率。AU.0指的是：工具认为如果此处生产过程产生故障，且故障为强制拉低，则工具无法通过atpg测试向量测试此故障，AU.1指的是：工具认为：如果此处生产过程产生故障，且故障为强制拉高，则工具无法通过atpg测试向量测试此故障，简单理解为AU.0说明不能测试0，AU.1说明不能测试1。
AU点输出，先分析，是否是自己引起的(一般只有一个AU的时候，是自己引起的)，选择输入AU的点，看drv cell的AU情况，如果drv cell(指的是具体的pin，由哪个器件驱动)可测试FF，则此AU点，无法变成可测试点。如图7，AND.A1由FF drive(驱动)，AND.A2由0驱动，此时AND.X会存在AU.0，AND.A1存在AU.0/AU.1,查询drv cell为FF，此时AND的AU点无法转成可测试点。
另外，对于步骤S20中明显的不可测的点有：所有与FF.SD/RD相关的AU点；BUF/INV的AU点；MUX.S的AU点。
进一步的，请参考图2，步骤S30具体包括以下步骤：
S301、判断经过预处理之后的工具认为不可测试的点的管脚描述类型；
S302、根据管脚描述类型判断其对应的AU0和/或AU.1的情况；
S303、根据AU0和/或AU.1的情况判定是否可以转成可测试的点。
提高SSD可测试性覆盖率的装置，装置包括建立单元、预处理单元以及分析单元；
具体的分析过程请参考图6，
经过预处理之后的AU点，如果是clkgate.en，看是否同时AU.0及AU.1，若具备，则进入drv cell可测试性分析，若是buf/inv，则继续追踪上一级的drv cell，若上一级的drvcell的输出也是AU.0和AU.1，则此AU点可在在drv cell的输出端进行处理，以变成可测试点；具体的处理过程请参见图7。
经过预处理之后的AU点，如果是MUX，看是否S选择端AU.0或者AU.1，若是AU.0,选择D0的drv cell分析，若是AU.1，则选择D1的drv cell分析，若是buf/inv，则继续追踪上一级的drv cell
，若上一级的drv cell的输出也是AU.0和AU.1，则此AU点可在在drv cell的输出端进行处理，以变成可测试点；具体的处理过程请参见图8-10。
经过预处理之后的AU点，如果是OR，看是否输出端AU.1，若是，则看输入端哪一个同时存在AU.0/AU.1，选择此输入端进行drv cell分析；若是buf/inv，则继续追踪上一级的drv cell，若上一级的drv cell的输出也是AU.0和AU.1，则此AU点可在在drv cell的输出端进行处理，以变成可测试点；具体的处理过程请参见图8-10。
经过预处理之后的AU点，如果是AND，看是否输出端AU.0，若是，则看输入端，哪一个同时存在AU.0/AU.1，选择此输入端进行drv cell分析；若是buf/inv，则继续追踪上一级的drv cell，若上一级的drv cell的输出也是AU.0和AU.1，则此AU点可在在drv cell的输出端进行处理，以变成可测试点；具体的处理过程请参见图8-10。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
对应于上述的提高SSD可测试性覆盖率的方法，本发明还提供了提高SSD可测试性覆盖率的装置。请参考图3，该装置包括建立单元1、预处理单元2以及分析单元3；
建立单元1，建立库模型的管脚描述；
预处理单元2，用于对工具认为不可测试的点进行预处理，找出明显的工具认为不可测试的点；
分析单元3，用于对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点。
进一步的，请参考图4，分析单元3包括第一判断模块31、第二判断模块32以及判定模块33；
第一判断模块31，用于判断经过预处理之后的工具认为不可测试的点的管脚描述类型；
第二判断模块32，用于根据管脚描述类型判断其对应的AU0和/或AU.1的情况；
判定模块33，用于根据AU0和/或AU.1的情况判定是否可以转成可测试的点。
如图5所示，本发明还提供了一种计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现如上述的提高SSD可测试性覆盖率的方法步骤。
该计算机设备700可以是终端或服务器。该计算机设备700包括通过系统总线710连接的处理器720、存储器和网络接口750，其中，存储器可以包括非易失性存储介质730和内存储器740。
该非易失性存储介质730可存储操作系统731和计算机程序732。该计算机程序732被执行时，可使得处理器720执行任意一种提高SSD可测试性覆盖率的方法。
该处理器720用于提供计算和控制能力，支撑整个计算机设备700的运行。
该内存储器740为非易失性存储介质730中的计算机程序732的运行提供环境，该计算机程序732被处理器720执行时，可使得处理器720执行任意一种提高SSD可测试性覆盖率的方法。
该网络接口750用于进行网络通信，如发送分配的任务等。本领域技术人员可以理解，图5中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备700的限定，具体的计算机设备700可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。其中，所述处理器720用于运行存储在存储器中的程序代码，以实现以下步骤：
提高SSD可测试性覆盖率的方法，所述方法包括：
建立库模型的管脚描述；
对工具认为不可测试的点进行预处理，找出明显的工具认为不可测试的点；
对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点。
其进一步技术方案为：所述管脚描述包括驱动单元、反向器、与门、或门、二输入选择器、带复位的寄存器、带置位的寄存器、时钟的门控单元以及模拟的模块。
其进一步技术方案为：所述对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点的步骤，具体包括以下步骤：
判断经过预处理之后的工具认为不可测试的点的管脚描述类型；
根据管脚描述类型判断其对应的AU0和/或AU.1的情况；
根据AU0和/或AU.1的情况判定是否可以转成可测试的点。
应当理解，在本申请实施例中，处理器720可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器720还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域技术人员可以理解，图5中示出的计算机设备700结构并不构成对计算机设备700的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明中各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述装置中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
上述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。本发明的保护范围以权利要求书为准。
Claims (8)
1.提高SSD可测试性覆盖率的方法，其特征在于，所述方法包括：
建立库模型的管脚描述；
对工具认为不可测试的点进行预处理，找出明显的工具认为不可测试的点；
对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点。
2.根据权利要求1所述的提高SSD可测试性覆盖率的方法，其特征在于，所述管脚描述包括驱动单元、反向器、与门、或门、二输入选择器、带复位的寄存器、带置位的寄存器、时钟的门控单元以及模拟的模块。
3.根据权利要求2所述的提高SSD可测试性覆盖率的方法，其特征在于，所述对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点的步骤，具体包括以下步骤：
判断经过预处理之后的工具认为不可测试的点的管脚描述类型；
根据管脚描述类型判断其对应的AU0和/或AU.1的情况；
根据AU0和/或AU.1的情况判定是否可以转成可测试的点。
4.提高SSD可测试性覆盖率的装置，其特征在于，所述装置包括建立单元、预处理单元以及分析单元；
所述建立单元，建立库模型的管脚描述；
所述预处理单元，用于对工具认为不可测试的点进行预处理，找出明显的工具认为不可测试的点；
所述分析单元，用于对找出的工具认为不可测试的点进行分析，以找出可以转成可测试的点。
5.根据权利要求4所述的提高SSD可测试性覆盖率的装置，其特征在于，所述管脚描述包括驱动单元、反向器、与门、或门、二输入选择器、带复位的寄存器、带置位的寄存器、时钟的门控单元以及模拟的模块。
6.根据权利要求5所述的提高SSD可测试性覆盖率的装置，其特征在于，所述分析单元包括第一判断模块、第二判断模块以及判定模块；
所述第一判断模块，用于判断经过预处理之后的工具认为不可测试的点的管脚描述类型；
所述第二判断模块，用于根据管脚描述类型判断其对应的AU0和/或AU.1的情况；
所述判定模块，用于根据AU0和/或AU.1的情况判定是否可以转成可测试的点。
7.一种计算机设备，其特征在于，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1～3中任意一项所述的提高SSD可测试性覆盖率的方法步骤。
8.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令被处理器执行时，使得所述处理器执行如权利要求1～3任意一项所述的提高SSD可测试性覆盖率的方法步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010719153.7A CN111858216B (zh) | 2020-07-23 | 2020-07-23 | 提高ssd可测试性覆盖率的方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010719153.7A CN111858216B (zh) | 2020-07-23 | 2020-07-23 | 提高ssd可测试性覆盖率的方法、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111858216A true CN111858216A (zh) | 2020-10-30 |
| CN111858216B CN111858216B (zh) | 2024-09-24 |
Family
ID=72951043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010719153.7A Active CN111858216B (zh) | 2020-07-23 | 2020-07-23 | 提高ssd可测试性覆盖率的方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111858216B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102323538A (zh) * | 2011-07-08 | 2012-01-18 | 哈尔滨工业大学 | 基于改进测试向量集的部分扫描的扫描单元的设计方法 |
| CN105259444A (zh) * | 2015-11-02 | 2016-01-20 | 湖北航天技术研究院计量测试技术研究所 | Fpga器件测试模型建立方法 |
| CN106526460A (zh) * | 2016-12-29 | 2017-03-22 | 北京航天测控技术有限公司 | 一种电路故障定位方法及装置 |
| CN106599516A (zh) * | 2016-12-30 | 2017-04-26 | 北京航天测控技术有限公司 | 一种基于电路板的测试矢量自动生成方法及装置 |
| CN111337820A (zh) * | 2020-04-24 | 2020-06-26 | 江西联智集成电路有限公司 | 数字芯片扫描链测试方法、装置、设备及介质 |
-
2020
- 2020-07-23 CN CN202010719153.7A patent/CN111858216B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102323538A (zh) * | 2011-07-08 | 2012-01-18 | 哈尔滨工业大学 | 基于改进测试向量集的部分扫描的扫描单元的设计方法 |
| CN105259444A (zh) * | 2015-11-02 | 2016-01-20 | 湖北航天技术研究院计量测试技术研究所 | Fpga器件测试模型建立方法 |
| CN106526460A (zh) * | 2016-12-29 | 2017-03-22 | 北京航天测控技术有限公司 | 一种电路故障定位方法及装置 |
| CN106599516A (zh) * | 2016-12-30 | 2017-04-26 | 北京航天测控技术有限公司 | 一种基于电路板的测试矢量自动生成方法及装置 |
| CN111337820A (zh) * | 2020-04-24 | 2020-06-26 | 江西联智集成电路有限公司 | 数字芯片扫描链测试方法、装置、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111858216B (zh) | 2024-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7085980B2 (en) | Method and apparatus for determining the failing operation of a device-under-test | |
| EP2128768A1 (en) | Detecting device, system, program, and detecting method | |
| US6449750B1 (en) | Design verification device, method and memory media for integrated circuits | |
| CN113901745A (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
| US7315973B1 (en) | Method and apparatus for choosing tests for simulation and associated algorithms and hierarchical bipartite graph data structure | |
| CN112067978A (zh) | 一种基于fpga的fpga筛选测试系统及方法 | |
| WO2007113940A1 (ja) | 半導体検査装置 | |
| CN116126700A (zh) | 一种基于SystemC的芯片验证方法及系统 | |
| CN113609804B (zh) | 用例生成方法及装置、测试方法、可测试性设计方法 | |
| CN103713977A (zh) | 一种微处理器ip核比较验证的实现方法 | |
| CN111858216A (zh) | 提高ssd可测试性覆盖率的方法、装置、设备及介质 | |
| JP5567322B2 (ja) | テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム | |
| CN116401113B (zh) | 一种异构众核架构加速卡的环境验证方法、装置及介质 | |
| CN111275135A (zh) | 一种故障诊断方法、装置、设备、介质 | |
| CN117709251A (zh) | 基于sv的arinc429接口自动化验证系统及方法 | |
| CN116521468A (zh) | 一种fpga在线调试方法及支持在线调试的fpga | |
| CN116449178A (zh) | 一种汽车电子主控芯片测试方法、装置、设备及存储介质 | |
| US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
| CN111177014B (zh) | 软件自动测试方法、系统及存储介质 | |
| Na et al. | Simulated fault injection using simulator modification technique | |
| CN113435152A (zh) | 基于扫描链结构的测试向量自动生成方法 | |
| US20040167766A1 (en) | Modelling device behaviour using a first model, a second model and stored valid behaviour | |
| EP4204828A1 (en) | High-speed functional protocol based test and debug | |
| CN100389425C (zh) | 实现数模混合型集成电路验证的方法及装置 | |
| KR20180089121A (ko) | 온 칩 dram을 사용한 멀티코어 환경에서의 포스트 실리콘 디버그 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |