CN111842217B

CN111842217B - 叠料检测方法、装置、电子设备和可读存储介质

Info

Publication number: CN111842217B
Application number: CN202010991896.XA
Authority: CN
Inventors: 舒篇; 禹立平
Original assignee: Forehope Electronic Ningbo Co Ltd
Current assignee: Forehope Electronic Ningbo Co Ltd
Priority date: 2020-09-21
Filing date: 2020-09-21
Publication date: 2020-12-15
Anticipated expiration: 2040-09-21
Also published as: CN111842217A

Abstract

本发明的实施例提供了一种叠料检测方法、装置、电子设备和可读存储介质，涉及半导体检测技术领域。本发明实施例提供的叠料检测方法、装置、电子设备和可读存储介质，在获取连续多个芯片的测试数据后，判断连续多个芯片的测试数据是否满足预设条件，若存在连续N个芯片的测试数据满足预设条件时，则判定发生叠料，如此，通过连续芯片的测试数据来判断芯片是否发生叠料，提高了叠料检测的准确性。

Description

叠料检测方法、装置、电子设备和可读存储介质

技术领域

本发明涉及半导体检测技术领域，具体而言，涉及一种叠料检测方法、装置、电子设备和可读存储介质。

背景技术

在半导体芯片的最终检测流程中，需要通过分选机来筛选芯片的电性功能是否满足使用的要求。在实际应用中，分选机将芯片送到测试工位时，容易发生掉料或卡料等状况，从而造成芯片堆叠，影响测试进程。

目前大多检测方式是通过感应器来检测芯片是否发生叠料，但这种方式，检测准确性有待提高。

发明内容

基于上述研究，本发明提供了一种叠料检测方法、装置、电子设备和可读存储介质，以改善上述问题。

本发明的实施例可以这样实现：

第一方面，本发明实施例提供一种叠料检测方法，应用于电子设备，所述方法包括：

获取连续多个芯片的测试数据；

判断连续多个所述芯片的测试数据是否满足预设条件；

若存在连续N个所述芯片的测试数据满足所述预设条件，则判定发生叠料；其中，N为正整数。

在可选的实施方式中，所述判断连续多个所述芯片的测试数据是否满足预设条件的步骤包括：

针对每个芯片，计算该芯片的测试数据与该芯片所连续的上一个芯片的测试数据的差值；

判断所述差值的绝对值是否小于预设阈值，若所述差值的绝对值小于所述预设阈值，则判定该芯片与该芯片所连续的上一个芯片的测试数据满足预设条件。

在可选的实施方式中，所述方法还包括计算所述预设阈值的步骤，所述步骤包括：

对单个目标芯片进行多次测试，根据正态分布，以该目标芯片的测试数据的均值落在6倍标准差的概率为预设阈值。

在可选的实施方式中，所述方法还包括计算所述N的步骤，所述步骤包括：

计算所述芯片与所述芯片所连续的上一个芯片的测试数据满足预设条件的最大概率；

基于所述最大概率，根据以下公式计算得到N：

N=Log_X1PPM

其中，X为最大概率，1PPM为百万分之一。

在可选的实施方式中，所述计算所述芯片与所述芯片所连续的上一个芯片的测试数据满足预设条件的最大概率的步骤包括：

根据以下公式计算得到所述最大概率：

X=所述预设阈值 /量测标准差；

其中，通过对同一批次的多个目标芯片进行测试，按照正态分布，以多个所述目标芯片的测试数据的均值落在6倍标准差的概率为量测标准差。

在可选的实施方式中，在判定发生叠料之后，所述方法还包括：

进行报警，并发出报警消息。

第二方面，本发明实施例提供一种叠料检测装置，应用于电子设备，所述装置包括数据获取模块以及叠料判定模块；

所述数据获取模块用于获取连续多个芯片的测试数据；

所述叠料判定模块用于判断连续多个所述芯片的测试数据是否满足预设条件，若存在连续N个所述芯片的测试数据满足所述预设条件，则判定发生叠料；其中，N为正整数。

在可选的实施方式中，所述叠料判定模块用于：

第三方面，本发明实施例提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现前述实施方式任一项所述的叠料检测方法。

第四方面，本发明实施例提供一种可读存储介质，所述可读存储介质中存储有计算机程序，所述计算机程序被执行时实现前述实施方式任一项所述的叠料检测方法。

本发明实施例提供的叠料检测方法、装置、电子设备和可读存储介质，在获取连续多个芯片的测试数据后，判断连续多个芯片的测试数据是否满足预设条件，若存在连续N个芯片的测试数据满足预设条件时，则判定发生叠料，如此，通过连续芯片的测试数据来判断芯片是否发生叠料，提高了叠料检测的准确性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为现有技术中的芯片叠料检测系统。

图2为本发明实施例所提供的电子设备的一种方框示意图。

图3为本发明实施例所提供的叠料检测方法的一种流程示意图。

图4为本发明实施例所提供的叠料检测方法的一种子步骤流程示意图。

图5为本发明实施例所提供的一种概率分布图。

图6为本发明实施例所提供的另一种概率分布图。

图7为本发明实施例所提供的叠料检测装置的一种方框示意图。

图标：100-电子设备；10-叠料检测装置；11-数据获取模块；12-叠料判定模块；13-数据计算模块；14-报警模块；20-存储器；30-处理器；40-通信单元；200-分选机；201-感应器；202-吸嘴；203-测试工位；204-压杆；205-芯片承载电路板；300-测试机；1-芯片；2-待测芯片；3-卡料芯片。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

如背景技术所述，在半导体芯片的最终检测流程中，需要通过分选机来筛选芯片的电性功能是否满足使用的要求，分选机在送料的过程中，当芯片到达测试工位时，容易发生掉料、卡等异常状况，从而造成芯片在测试工位堆叠，影响测试进程和测试结果。

针对这一个风险点，目前一般的防呆措施为在测试工位加入一个叠料检测的感应器，通过感应器的位置判定是否有叠料的现象。如图1所示，图1为现有技术的芯片叠料检测系统，其中，分选机200上设置感应器201，在测试时，芯片1首先进入主转盘入料口，然后吸嘴202通过真空吸力将芯片1吸起，并转动至测试工位203，压杆204下压，之后吸嘴202破真空，压杆204将料放入测试工位203的芯片承载电路板205，然后感应器201检测芯片是否发生叠料，若发生叠料（如图1中待测芯片2的下方存在卡料芯片3），分选机200则报警叠料或掉料。

若感应器201检测未发生叠料，分选机200通知测试机300开始测试，测试机300开始测试芯片的各项性能，并将测试结果反馈给分选机200，分选机200接收到测试机300的测试结果（好品或坏品）后，将芯片1放入指定的结果区域。

感应器201叠料检测一般有两种，一种是通过行程感应器，判断压杆204的行程变化是否满足设定的行程，若不满足，则判定芯片发生叠料。另一种是通过对光式感应器，在未测试时，判断芯片承载电路板205与压杆204之间是否有阻拦，即判断芯片承载电路板205与压杆204之间光线能否通过，如果有阻拦，则判定芯片发生叠料。

但采用感应器201进行叠料检测，其检测准确性有待提高，例如，对于行程感应器来说，会产生距离误差，又例如，对于对光式感应器来说，若是对光式感应器自身带有脏污，也会产生判断误差。并且，基于感应器201检测是否发生叠料，若感应器201发生问题，检测也会出现误差。

而当感应器201判断错误后，则会存在混料的风险，未经检测的芯片续流至后段流程与客户端，导致客诉发生。

经发明人研究发现，若芯片发生叠料后，芯片会一直在测试工位，进而测试机收到的实际测试结果一直是掉料或卡料的那一颗芯片，测试数据会非常相似，因此，可通过检测连续N个芯片的测试数据是否相似，来检测芯片是否发生叠料。

请参阅图2，本实施例提供的叠料检测方法应用于图2所示的电子设备100，由图2所示的电子设备100执行本实施例所提供的叠料检测方法。如图2所示，本实施例所提供的电子设备100包括叠料检测装置10、存储器20、处理器30和通信单元40。

所述存储器20、处理器30及通信单元40各元件相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。所述叠料检测装置10包括至少一个可以软件或固件（firmware）的形式存储于所述存储器20中或固化在所述电子设备100的操作系统（operating system，OS）中的软件功能模块。所述处理器30用于执行所述存储器20中存储的可执行模块，例如所述叠料检测装置10所包括的软件功能模块及计算机程序等。

其中，所述存储器20可以是，但不限于，随机存取存储器（Random Access Memory，RAM），只读存储器（Read Only Memory，ROM），可编程只读存储器（Programmable Read-OnlyMemory，PROM），可擦除只读存储器（Erasable Programmable Read-Only Memory，EPROM），电可擦除只读存储器（Electric Erasable Programmable Read-Only Memory，EEPROM）等。其中，存储器20用于存储程序或者数据。

所述处理器30可以是一种集成电路芯片，具有信号的处理能力。上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(NetworkProcessor，NP)等；还可以是数字信号处理器（DSP）、专用集成电路（ASIC）、现成可编程门阵列（FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

所述通信单元40用于通过网络建立所述电子设备100与其他电子设备之间的通信连接，并用于通过所述网络收发数据，例如，电子设备100可通过通信单元40与基站、终端通信连接。

可以理解，图2所示的结构仅为示意，所述电子设备100还可包括比图2中所示更多或者更少的组件，或者具有与图2所示不同的配置。图2中所示的各组件可以采用硬件、软件或其组合实现。

基于图2所示的电子设备的实现架构，请结合参阅图3，图3为本实施例所提供的叠料检测方法的流程示意图，由本实施例所提供的电子设备执行。下面对图3所示的流程示意图进行详细阐述。

步骤S10：获取连续多个芯片的测试数据。

步骤S20：判断连续多个芯片的测试数据是否满足预设条件。

若存在连续N个芯片的测试数据满足预设条件，执行步骤S30；其中，N为正整数。

步骤S30：判定发生叠料。

其中，若存在连续N个芯片的测试数据满足预设条件，则判定芯片发生叠料，若未存在连续N个芯片的测试数据满足预设条件，则判定芯片未发生叠料，继续进行测试。

本实施例所提供的叠料检测方法，通过检测连续多个芯片的测试数据，判断连续多个芯片的测试数据是否满足预设条件，在存在连续N个芯片的测试数据满足预设条件时，则判定芯片发生叠料，如此，基于芯片的测试数据，来判断芯片是否叠料，相较于感应器检测，本实施例大大提高了叠料检测的准确性，避免了未经检测的产品流至后段流程。

可选的，在本实施例中，芯片的测试数据可以取芯片的主要功能对应的参数，例如，对于射频放大器芯片，其测试数据可以取芯片在915M这个频点放大工作时的工作电流。

可选的，在本实施例中，请结合参阅图4，判断连续多个芯片的测试数据是否满足预设条件的步骤包括步骤S21至步骤S23。

步骤S21：针对每个芯片，计算该芯片的测试数据与该芯片所连续的上一个芯片的测试数据的差值。

步骤S22：判断差值的绝对值是否小于预设阈值。

若差值的绝对值小于预设阈值，则执行步骤S23。若值的绝对值未小于预设阈值，则执行步骤S24。

步骤S23：判定该芯片与该芯片所连续的上一个芯片的测试数据满足预设条件。

步骤S24：判定该芯片与该芯片所连续的上一个芯片的测试数据不满足预设条件。

作为一种可选的实施方式，本实施例所提供的叠料检测方法，可以实时获取每个芯片的测试数据，即测试一个芯片，获取一个芯片的测试数据，然后将获取的芯片的测试数据，与该芯片所连续的上一个芯片的测试数据进行对比，若该芯片的测试数据与该芯片所连续的上一个芯片的测试数据的差值的绝对值小于预设阈值，则判定该芯片与该芯片所连续的上一个芯片的测试数据满足预设条件，若未小于预设阈值，则判定该芯片与该芯片所连续的上一个芯片的测试数据不满足预设条件，继续测试下一芯片，然后将下一芯片的测试数据与该芯片的测试数据进行对比。

在判定该芯片与该芯片所连续的上一个芯片的测试数据满足预设条件时，则对该芯片进行计数，从该芯片开始，若存在连续N个芯片的测试数据均满足预设条件时，即在连续N个芯片内，任一芯片的测试数据与该芯片所连续的上一个芯片的测试数据的差值的绝对值都小于预设阈值，则判定发生叠料，可表示为|V_I-V_I-1|<预设阈值，I∈N，V_I表示N个芯片内任一芯片的测试数据，V_I-1表示连续的上一芯片的测试数据。

需要说明的是，从该芯片开始计数，在连续的N个芯片内，若任意时刻出现|V_I-V_I-1|≥预设阈值，即该芯片的测试数据与该芯片所连续的上一芯片的测试数据的差值的绝对值不小于预设阈值时，则计数清零，重新开始计数。

如表1所示，|V2-V1|的值小于预设阈值，则V2开始计数，计数为1，若|V3-V2|的值依旧小于预设阈值，则V3计数为2，以此类推，到计数为N时，则判定发生叠料。若计数还未到N时，出现任一芯片的测试数据与该芯片所连续的上一芯片的测试数据的差值的绝对值未小于预设阈值时，则计数清零，重新开始，在存在测试数据的差值的绝对值小于预设阈值时，重新开始计数。

表1

作为一种可选的实施方式，本实施例也可以周期性地获取连续多个芯片的测试数据，然后依次将每个芯片的测试数据与该芯片所连续的上一个芯片的测试数据进行对比，计算差值，依次判断每个芯片的测试数据与该芯片所连续的上一个芯片的测试数据是否满足预设条件，即判断连续多个芯片的测试数据是否满足预设条件。若在判定得到某个芯片与该芯片所连续的上一个芯片的测试数据满足预设条件时，则从该芯片开始计数，检测连续N个芯片的测试数据是否满足预设条件。当检测得到存在连续N个芯片的测试数据与所连续的上一个芯片的测试数据满足预设条件时，即差值的绝对值均小于预设阈值时，则判定发生叠料。

可选的，在本实施例中，可通过以下步骤计算得到预设阈值。

在本实施例中，预设阈值的设定可参考单颗芯片循环测试的量测误差，即预设阈值为量测误差。

如图5所示，对一颗芯片进行多次测试，其测试结果符合正态分布，其中，测试数据的平均值落在1倍标准差（±1sigma）的概率为68.2%，落在3倍标准差（±3sigma）的概率为99.7%，则量测误差，即预设阈值为落在6倍标准差的概率。

在设定预设阈值之后，即可计算芯片与该芯片所连续的上一个芯片的测试数据满足预设条件的最大概率，即计算芯片的测试数据与该芯片所连续的上一个芯片的测试数据的差值的绝对值小于预设阈值的最大概率。

可选的，在本实施例中，可根据以下公式计算得到最大概率：

X=预设阈值/量测标准差；

其中，通过对同一批次的多个目标芯片进行测试，按照正态分布，以多个目标芯片的测试数据的均值落在6倍标准差的概率为量测标准差。

在本实施例中，对同一批次的多个芯片进行测试，其测试数据也是符合正态分布的。如图6所示，图6为对同一批次（样本数量为1376）的芯片进行测试，得到TX_GAIN_5775（即5775频点的射频输出增益）这一项的过程能力的概率分布图，其中，芯片输出功率测试上限（Upper Spec Limit ，USL）为31.5，输出功率测试下限（Lower Spec Limit，LSL）为29.5，样本均值在30.626，标准差为2.20151和2.19866。因此，在本实施例中，量测标准差可以为多个目标芯片的测试数据的均值落在6倍标准差的概率。

在计算得到某个芯片的测试数据与该芯片所连续的上一个芯片的测试数据的差值的绝对值小于预设阈值的最大概率后，即可基于该芯片的测试数据与该芯片所连续的上一个芯片的测试数据的差值的绝对值小于预设阈值的最大概率，计算N值。

可选的，在本实施例中，计算N值的步骤可以包括：

计算芯片与芯片所连续的上一个芯片的测试数据满足预设条件的最大概率。

基于最大概率，根据以下公式计算得到N：

N=Log_X1PPM

其中，X为最大概率，1PPM为百万分之一。

需要说明的是，在本实例中，若某个芯片与该芯片所连续的上一个芯片的测试数据满足预设条件，则表示该芯片与该芯片所连续的上一个芯片的测试数据相似。若存在连续N个芯片的测试数据相似，其概率为不可能事件，进而可判定位芯片发生叠料。

假设，某个芯片与芯片所连续的上一个芯片的测试数据满足预设条件的最大概率为X，则连续N个芯片与所连续的上一个芯片的测试数据满足预设条件的概率为X^N，即芯片单次相似的概率为X，则连续N次相似的概率为X^N。若X^N<1PPM，即X^N小于百万分之一，则表示为不可能事件，即出现连续N个芯片的测试数据相似为不可能事件，因此，可根据X^N<1PPM计算得到N，即N=Log_X1PPM。

在实际应用中，对于同一批次的芯片来说，芯片的测试数据有可能会相似，但是出现连续N个芯片的测试数据相似则为不可能事件，因此，当出现连续N个芯片的测试数据相似后，即可判定发生叠料。

作为一种可选的实施方式，在判定发生叠料之后，本实施例所提供的叠料检测方法还可以包括：

进行报警，并发出报警消息。

其中，当判定芯片发生叠料后，机台停机，进行报警，并向工作人员发出报警信息，以避免未测试的产品的流至后段流程。

可选的，发出报警信息的方式可以是，但不限于是声光报警、短信报警以及通话报警等等。

基于本实施例所提供的叠料检测方法，在实际应用时，可通过以下过程实现：首先芯片进入主转盘入料口，然后吸嘴通过真空吸力将芯片吸起，并转动至测试工位，压杆下压，之后吸嘴破真空，压杆将料放入测试工位的芯片承载板，在放入芯片承载板后，分选机通知测试机开始测试，测试机开始测试芯片的各项性能，若出现连续N个芯片的测试数据满足预设条件时，即出现连续N个芯片的测试数据相似时，则判定发生了叠料的现象，电子设备则反馈至分选机，分选机停机并进行报警。

本实施例所提供的叠料检测方法，基于芯片的测试数据，通过检测连续多个芯片的测试数据是否满足预设条件，并在存在连续N个芯片的测试数据满足预设条件时，判定发生叠料，如此，提高了叠料检测的准确性，将风险管控在测试厂内，避免未经检测的产品流出而导致客诉与索赔事件。

基于同一发明构思，请结合参阅图7，本实施例还提供一种叠料检测装置10，应用于电子设备，所述装置包括数据获取模块11以及叠料判定模块12。

数据获取模块11用于获取连续多个芯片的测试数据。

叠料判定模块12用于判断连续多个芯片的测试数据是否满足预设条件，若存在连续N个所述芯片的测试数据满足预设条件，则判定发生叠料；其中，N为正整数。

在可选的实施方式中，叠料判定模块12用于：

针对每个芯片，计算该芯片的测试数据与该芯片所连续的上一个芯片的测试数据的差值。

判断差值的绝对值是否小于预设阈值，若差值的绝对值小于预设阈值，则判定该芯片与该芯片所连续的上一个芯片的测试数据满足预设条件。

在可选的实施方式中，本实施例所提供的叠料检测装置10还可以包括数据计算模块13，数据计算模块13用于对单个目标芯片进行多次测试，根据正态分布，以该目标芯片的测试数据的均值落在6倍标准差的概率为预设阈值。

数据计算模块13还用于计算芯片与芯片所连续的上一个芯片的测试数据满足预设条件的最大概率，并基于所述最大概率，根据以下公式计算得到N：

N=Log_X1PPM；

其中，X为最大概率，1PPM为百万分之一。

在可选的实施方式中，数据计算模块13还用于根据以下公式计算得到最大概率：

X=所述预设阈值/量测标准差。

在可选的实施方式，叠料检测装置10还可以包括报警模块14，报警模块14用于：

进行报警，并发出报警消息。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述装置的具体工作过程，可以参考前述方法中的对应过程，在此不再过多赘述。

在上述基础上，本实施例还提供一种可读存储介质，所述可读存储介质中存储有计算机程序，所述计算机程序被执行时实现前述实施方式任一项所述的叠料检测方法。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述可读存储介质的具体工作过程，可以参考前述方法中的对应过程，在此不再过多赘述。

综上所述，本发明实施例提供的叠料检测方法、装置、电子设备和可读存储介质，在获取连续多个芯片的测试数据后，判断连续多个芯片的测试数据是否满足预设条件，若存在连续N个芯片的测试数据满足预设条件时，则判定发生叠料，如此，通过连续芯片的测试数据来判断芯片是否发生叠料，提高了叠料检测的准确性，避免了未经检测的产品流入后端流程，避免了异常产品的流出而导致的客诉与索赔事件。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种叠料检测方法，其特征在于，应用于电子设备，所述方法包括：

获取连续多个芯片的测试数据；

判断连续多个所述芯片的测试数据是否满足预设条件；

2.根据权利要求1所述的叠料检测方法，其特征在于，所述判断连续多个所述芯片的测试数据是否满足预设条件的步骤包括：

3.根据权利要求2所述的叠料检测方法，其特征在于，所述方法还包括计算所述预设阈值的步骤，包括：

4.根据权利要求3所述的叠料检测方法，其特征在于，所述方法还包括计算所述N的步骤，包括：

基于所述最大概率，根据以下公式计算得到N：

N=Log_X1PPM

其中，X为最大概率，1PPM为百万分之一。

5.根据权利要求4所述的叠料检测方法，其特征在于，所述计算所述芯片与所述芯片所连续的上一个芯片的测试数据满足预设条件的最大概率的步骤包括：

根据以下公式计算得到所述最大概率：

X=所述预设阈值 /量测标准差；

6.根据权利要求1所述的叠料检测方法，其特征在于，在判定发生叠料之后，所述方法还包括：

进行报警，并发出报警消息。

7.一种叠料检测装置，其特征在于，应用于电子设备，所述装置包括数据获取模块以及叠料判定模块；

所述数据获取模块用于获取连续多个芯片的测试数据；

8.根据权利要求7所述的叠料检测装置，其特征在于，所述叠料判定模块用于：

9.一种电子设备，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现权利要求1-6任一项所述的叠料检测方法。

10.一种可读存储介质，其特征在于，所述可读存储介质中存储有计算机程序，所述计算机程序被执行时实现权利要求1-6任一项所述的叠料检测方法。