[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111819696A - 碳化硅半导体装置、电力变换装置和碳化硅半导体装置的制造方法 - Google Patents

碳化硅半导体装置、电力变换装置和碳化硅半导体装置的制造方法 Download PDF

Info

Publication number
CN111819696A
CN111819696A CN201880090375.8A CN201880090375A CN111819696A CN 111819696 A CN111819696 A CN 111819696A CN 201880090375 A CN201880090375 A CN 201880090375A CN 111819696 A CN111819696 A CN 111819696A
Authority
CN
China
Prior art keywords
silicon carbide
semiconductor device
carbide semiconductor
sulfur
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880090375.8A
Other languages
English (en)
Other versions
CN111819696B (zh
Inventor
野口宗隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111819696A publication Critical patent/CN111819696A/zh
Application granted granted Critical
Publication of CN111819696B publication Critical patent/CN111819696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/18—Selenium or tellurium only, apart from doping materials or other impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在SiC‑MOSFET中难以在减小沟道电阻的状态下提高阈值电压，如果降低沟道电阻，作为常关型的器件使用的情况下在关时电流也流动而误动作等，有时可靠性降低。根据本发明，通过在SiCMOSFET的沟道区域中添加硫、硒、碲中的至少任一者，从而在减小沟道电阻的状态下提高阈值电压，能够提高作为常关型的器件使用时的可靠性。

Description

碳化硅半导体装置、电力变换装置和碳化硅半导体装置的制 造方法
技术领域
本发明涉及由碳化硅构成的碳化硅半导体装置及其制造方法、电力变换装置。
背景技术
对于使用了碳化硅的绝缘栅型场效应晶体管(MOSFET：Metal-Oxide-SemiconductorField-Effect-Transistor)而言，课题在于：由于在栅绝缘膜与半导体层的界面大量存在电缺陷，因此沟道电阻升高。因此，例如，考虑了通过将氮引入栅绝缘膜与半导体层的界面附近从而减小沟道电阻的方法等对策(例如专利文献1)。已知：如果这样提高栅绝缘膜与半导体层的界面的氮浓度，一般MOSFET的阈值电压会降低。如果MOSFET的阈值电压降低，在作为常关型的器件使用的情况下在关时电流也流动而误动作等，有时可靠性降低。
另外，在栅绝缘膜形成时为了防止碳化硅半导体层氧化，已知在栅绝缘膜的碳化硅半导体层侧形成包含氮、氟、硫和硒等杂质的抗氧化层(例如专利文献2)。
现有技术文献
专利文献
专利文献1：国际公开序号WO2011/089687
专利文献2：日本特开2004-363398
发明内容
发明要解决的课题
但是，对于专利文献1、2的方法而言，即使能够减少栅绝缘膜与半导体层的界面的缺陷，但MOSFET的阈值电压减小，如果将MOSFET的阈值电压设定得高，则沟道电阻增加，因而不能同时满足沟道电阻的减小和MOSFET的阈值的升高。
用于解决课题的手段
本发明的碳化硅半导体装置包括：由碳化硅构成的半导体基板、在半导体基板上形成的由n型的碳化硅半导体构成的漂移层、在漂移层表层形成的p型的阱区域、在阱区域内的表面与漂移层分离地形成的n型的源区域、与源区域、阱区域和漂移层相接地形成的栅绝缘膜、与栅绝缘膜相接且与阱区域相对地形成的栅电极、与源区域连接的源电极、和与半导体基板连接的漏电极，在从阱区域的与栅绝缘膜的界面至规定的厚度的阱区域内含有硫、硒、碲中的至少任一个。
发明的效果
根据本发明涉及的碳化硅半导体装置，能够在抑制导通电阻的增大的同时提高阈值电压，因此能够提供低电阻、低损耗的高可靠性半导体装置。
附图说明
图1为本发明的实施方式1涉及的碳化硅半导体装置的截面示意图。
图2为本发明的实施方式1涉及的碳化硅半导体装置的沟道区域的深度方向的硫和p型杂质的浓度分布示意图。
图3为本发明的实施方式1涉及的碳化硅半导体装置的沟道区域的深度方向的硫的浓度分布图。
图4为本发明的实施方式1涉及的碳化硅半导体装置的沟道区域的深度方向的硫和p型杂质的浓度分布图。
图5为本发明的实施方式1涉及的碳化硅半导体装置的Id-Vg特性图。
图6为表示本发明的实施方式1涉及的碳化硅半导体装置的阈值电压与沟道电阻值的关系的图。
图7为表示相对于本发明的实施方式1的碳化硅半导体装置的比较例的碳化硅半导体装置的阈值电压与沟道电阻值的关系的图。
图8为本发明的实施方式1涉及的碳化硅半导体装置的Id-Vg特性计算图。
图9为本发明的实施方式1涉及的碳化硅半导体装置的沟道区域的深度方向的硫、硒或碲与p型杂质的浓度分布图。
图10为本发明的实施方式2涉及的碳化硅半导体装置的截面示意图。
图11为本发明的实施方式2涉及的碳化硅半导体装置的截面示意图。
图12为本发明的实施方式2涉及的碳化硅半导体装置的截面示意图。
图13为本发明的实施方式3涉及的碳化硅半导体装置的截面示意图。
图14为说明本发明的实施方式3涉及的碳化硅半导体装置的制造方法的截面示意图。
图15为说明本发明的实施方式3涉及的碳化硅半导体装置的制造方法的截面示意图。
图16为说明本发明的实施方式3涉及的碳化硅半导体装置的制造方法的截面示意图。
图17为表示本发明的实施方式4涉及的电力变换装置的构成的示意图。
具体实施方式
以下参照附图对实施方式进行说明。应予说明，附图为示意地表示，在不同的附图中分别表示的图像的尺寸和位置的相互关系未必精确地被记载，可适当地改变。另外，在以下的说明中，对同样的构成要素标注相同的附图标记来图示，认为它们的名称和功能也相同。因此，有时省略对它们的详细的说明。
实施方式1.
首先，对本发明的实施方式1涉及的碳化硅半导体装置的构成进行说明。
图1为实施方式1涉及的碳化硅半导体装置即碳化硅MOSFET(SiC-MOSFET)的截面示意图。
图1中，在由n型且低电阻的碳化硅构成的半导体基板10的表面上形成了由n型的碳化硅构成的漂移层20。在漂移层20的表层部设置了多个由p型的碳化硅构成的阱区域30。在阱区域30的各自的表层部，在从阱区域30的外周只以规定的间隔进入内部的表面侧的位置，形成了由n型的碳化硅构成的源区域40。
在各阱区域30的表层部的源区域40的更内侧、即、与漂移层20的边界的相反侧的阱区域30的表层部，形成由低电阻p型的碳化硅构成的接触区域32，在源区域40和接触区域32的表面上形成了源电极70。
在阱区域30内的源区域40的表面上形成了栅绝缘膜50，在该栅绝缘膜50上的至少阱区域30的上部形成了栅电极60。在形成了栅电极60的部位的下部，经由栅绝缘膜50相对的阱区域30的表层部成为沟道区域。
另外，在栅电极60与源电极70之间形成了层间绝缘膜55。在半导体基板10的与漂移层20相反侧的面的背面形成了漏电极80。
进而，在成为沟道区域的阱区域30的表层部与栅绝缘膜50的界面以高浓添加氮，该界面处的氮浓度为1×1020cm-3以上。
其中，在本发明的实施方式1涉及的碳化硅MOSFET中，在漂移层20、阱区域30、源区域40、接触区域32的各自的栅绝缘膜50侧形成了添加有硫的含硫区域90。
图2为本发明的实施方式1涉及的碳化硅MOSFET的沟道区域的深度方向的硫和p型杂质的浓度的分布示意图。实线为硫的浓度分布，虚线为铝(Al)等p型杂质的浓度分布。如图2中所示那样，硫在阱区域30的表面侧以高浓度分布，在表面附近，硫的浓度比p型杂质的浓度高。硫分布于从栅绝缘膜50与阱区域30的界面至少10nm以内的阱区域30内。
硫具有例如图3中所示的杂质分布。图3为沟道区域的深度方向的硫的浓度分布例。这种情况下，硫的峰值浓度为1.1×1018cm-3，从栅绝缘膜50与阱区域30的界面到大约200nm，存在1×1016cm-3以上的浓度的硫。该硫浓度例如在栅绝缘膜50与阱区域30相接的界面处，为约1×1018cm-3，变得比漂移层20的n型杂质浓度要高。另外，在图4中示出硫和p型杂质的深度方向的浓度分布例。其中，例如p型杂质的峰值浓度为4×1018cm-3，从栅绝缘膜50与阱区域30的界面到大约850nm的深度的位置，存在1×1016cm-3以上的浓度的p型杂质。因而，在栅绝缘膜50与阱区域30相接的界面处，硫浓度为约1×1018cm-3，变得比p型杂质浓度要高。
其次，对本实施方式的碳化硅半导体装置即SiC-MOSFET的制造方法进行说明。
首先，在由第一主面的面方位为具有偏角的(0001)面、具有4H的多型、n型且低电阻的碳化硅构成的半导体基板10上，采用化学气相沉积法(ChemicalVaporDeposition：CVD法)以1×1014cm-3以上且1×1017cm-3以下的杂质浓度使由n型、5μm以上且100μm以下的厚度的碳化硅构成的漂移层20外延生长。
接着，在漂移层20的表面的规定的区域，采用光致抗蚀剂等形成注入掩模，将作为p型的杂质的铝(Al)进行离子注入。此时，Al的离子注入的深度设为不超过漂移层20的厚度的0.5～3μm左右。另外，离子注入的Al的杂质浓度为1×1015cm-3以上且1×1019cm-3以下的范围，设为比漂移层20的n型杂质浓度高的浓度。然后，将注入掩模除去。通过本工序，将Al进行了离子注入的区域成为阱区域30。
其次，以漂移层20的表面的阱区域30的内侧的规定的部位开口的方式，采用光致抗蚀剂等形成注入掩模，将作为n型的杂质的氮(N)进行离子注入。N的离子注入深度设为比阱区域30的厚度薄。另外，离子注入的N的杂质浓度为1×1018cm-3以上且1×1021cm-3以下的范围，使其超过阱区域30的p型的杂质浓度。在本工序中注入了N的区域中显示n型的区域成为源区域40。
在漂移层20的表面采用光致抗蚀剂等形成注入掩模，将作为p型的杂质的Al进行离子注入。此时，Al的离子注入的深度设为不超过漂移层20的厚度的0.5至3μm左右。另外，离子注入的Al的杂质浓度为1×1018cm-3以上且1×1021cm-3以下的范围，使其比漂移层20的n型杂质浓度、阱区域30的p型杂质浓度高。然后，将注入掩模除去。通过本工序，经Al离子注入的区域成为接触区域32。
其次，在包含阱区域30、源区域40的漂移层20的表面到规定的深度，将硫(S)进行离子注入。其中，注入了硫的含硫区域90的深度为10nm以上且500nm以下，例如300nm左右。另外，硫的浓度的峰值为1×1017cm-3以上且2×1021cm-3以下，例如为1×1018cm-3。其中，阱区域30中所含的硫的面密度优选为1×1011cm-2以上且1×1014cm-2以下、例如5×1011cm-2以上且1×1013cm-2以下。
接着，采用热处理装置，在氩(Ar)气等非活性气体气氛中，在1300～1900℃的温度下进行30秒～1小时的退火。通过该退火，使离子注入了的离子电活化。
其次，将包含阱区域30、源区域40的漂移层20的表面热氧化以形成所期望的厚度的作为栅绝缘膜50的氧化硅膜。在栅绝缘膜50形成时，为了减少栅绝缘膜50与沟道区域的界面的缺陷，在含氮的气体中一起进行氮化处理。接着，在栅绝缘膜50上，采用减压CVD法形成具有导电性的多晶硅膜，通过将其图案化，从而形成栅电极60。其次，采用减压CVD法形成由氧化硅构成的层间绝缘膜55。接着，在将层间绝缘膜55和栅绝缘膜50除去了的区域形成源电极70。在半导体基板10的背面侧形成漏电极80。这样完成图1中所示的本实施方式的碳化硅半导体装置。
接着，对于本实施方式的碳化硅半导体装置即SiC-MOSFET的电特性进行说明。
图5是与没有添加硫的现有结构的碳化硅半导体装置比较来表示本实施方式的碳化硅半导体装置的Id-Vg特性的附图。横轴为栅电压，纵轴为漏电流。
在图5中，相对于用虚线表示的现有结构的特性，用实线表示的本发明的结构的特性的阈值电压增加，漏电压增加。
图6是与没有添加硫的现有的碳化硅半导体装置比较来表示本实施方式的碳化硅半导体装置的阈值电压(Vth)与沟道电阻值的关系的附图。横轴为阈值电压，纵轴为沟道电阻值。
图6中，相对于用黑圆表示的现有结构的特性，对于用白圆表示的本发明的结构的特性而言，阈值电压广泛地分布，另外，沟道电阻降低。其中，用白圆表示的本发明的结构内，沿着虚线箭头的方向，添加的硫的浓度增加。在图6中所示的范围内，在添加的硫的浓度低的范围内，特性与没有添加硫时同等，但随着添加的硫的浓度增加，阈值电压增大，沟道电阻值降低。因而，能够采用添加的硫的浓度来控制阈值电压。
再有，图7是为了与本实施方式的SiC-MOSFET比较而表示在沟道区域的表层部添加了氮的SiC-MOSFET的阈值电压与沟道电阻的关系的图。
图7中，通过在沟道区域的表层部添加氮，沟道电阻降低，并且数据显示沿着虚线的箭头方向氮增加。其中，虽然通过氮添加，沟道电阻降低，但阈值电压也降低，作为常关型以栅电压在0V下关闭的方式驱动了本实施方式的SiC-MOSFET的情况下，在将关电压施加于栅电极的情况下，也能发生SiC-MOSFET不能充分地关闭的情况。
与此相对，在本实施方式的SiC-MOSFET中，如图6中所示那样，通过添加硫，能够使沟道电阻降低，同时使阈值电压增加，能够得到低电阻且高可靠性的SiC-MOSFET。
这样的效果通过下述而产生：通过在沟道区域中硫增加从而在沟道区域与栅绝缘膜的界面，比碳化硅的传导带低0.2～0.6eV的能级的缺陷能级增加，同时负的固定电荷增加；以及电子被在碳化硅中硫形成的杂质能级捕获。另外，通过将硫引入沟道区域，从而硫作为n型杂质(给体)发挥作用，这是为了缓和栅绝缘膜与沟道区域的界面的电场，沟道区域中的电子的迁移率提高所导致。
这样的效果也通过添加在碳化硅中作为n型杂质发挥作用、形成比硫深的杂质能级的硒(Se)或碲(Te)而产生。在图8中示出在沟道区域中添加了氮、硫、硒、碲作为n型杂质时的Id-Vg特性计算图。与添加了氮的情形相比，在添加了硫、硒和碲的情形下，可知阈值电压增加。将该计算中使用的、与各个元素对应的电离能示于表1中。电离能值的出处为T.Kimoto等Jpn.J.Appl.Phys.54 040103(2015)、S.A.Reshanov等,J.Appl.Phys.99,123717(2006)、S.A.Reshanov等,Mater.Sci.Forum 556-557,第607-610页(2007)。
[表1]
元素 氮 硫 硒 碲
电离能(meV) 61 260 335 380
这样通过使用硫、硒和碲从而阈值电压增加起因于：由于这些元素在碳化硅中具有高电离能，因此电子被这些元素在碳化硅中形成的杂质能级捕捉。在图9中示出计算中使用的沟道区域中的硫、硒、碲和p型杂质的深度方向的浓度分布。
在代替硫而使用了硒的情况下，本实施方式的含硫区域90成为含硒区域91。另外，在代替硫而使用了碲的情况下，本实施方式的含硫区域90成为含碲区域92。
再有，离子添加后的活化退火可与Al、N等的活化退火同时地进行，也可另外地进行。另外，硫的注入与Al、N的注入的顺序可交换。硫注入后的活化退火可与其他离子的活化退火同时地进行，也可另外地进行。
另外，在本实施方式中，对于通过离子注入添加了硫的例子进行了说明，但也可在碳化硅层的外延生长时添加硫。
实施方式2.
本实施方式的SiC-MOSFET即碳化硅半导体装置为所谓的沟道外延结构的SiC-MOSFET。在本实施方式中，对于沟道外延结构的SiC-MOSFET进行说明。关于其他方面，与实施方式1相同，因此省略详细的说明。
图10为实施方式2涉及的碳化硅半导体装置即SiC-MOSFET的截面示意图。图10中，以将在漂移层20形成了阱区域30、源区域40的产物的一对阱区域30、源区域40连接的方式，在阱区域30、源区域40和漂移层20上形成了沟道外延层21。在沟道外延层21上，与实施方式1的SiC-MOSFET同样地，形成了栅绝缘膜50、栅电极60。
就沟道外延层21而言，以对于其下部的层进行外延生长的方式采用CVD法形成。沟道外延层21由碳化硅构成，为n型、p型或i型，其厚度为5nm以上且200nm以下。在n型、p型的情况下，其杂质浓度为1×1015cm-3以上且2×1018cm-3以下。
在本实施方式的SiC-MOSFET中，从沟道外延层21的与栅绝缘膜50的界面，在规定的厚度的范围内形成了含有硫的含硫区域90。从沟道外延层21的与栅绝缘膜50的界面，在至少10nm以内的范围添加了硫。
其次，对本实施方式的碳化硅半导体装置即SiC-MOSFET的制造方法进行说明。
首先，在由第一主面的面方位为具有偏角的(0001)面、具有4H的多型、n型且低电阻的碳化硅构成的半导体基板10上，采用CVD法使由n型的碳化硅构成的漂移层20外延生长。
接着，通过在漂移层20上外延生长或者对漂移层20的上层部进行离子注入，从而形成由p型碳化硅构成的成为阱区域30的层，在其上，采用外延生长法或离子注入法形成成为源区域40的层。另外，采用离子注入法，形成成为接触区域32的p型的区域。其次，在漂移层20、阱区域30、源区域40和接触区域32上，采用CVD法使成为沟道外延层21的碳化硅层外延生长，将必要部分以外蚀刻除去。接着，离子注入硫后，采用规定的条件进行活化退火。注入了硫的含硫区域90的深度为10nm以上且500nm以下，例如300nm左右，硫的浓度的峰值为1×1017cm-3以上且2×1021cm-3以下。
其次，通过在沟道外延层21等上形成栅绝缘膜50、由低电阻多晶硅构成的栅电极60，形成氧化硅的层间绝缘膜55、源电极70、漏电极80，从而完成图10中所示的、本实施方式的碳化硅半导体装置即SiC-MOSFET。
在本实施方式的碳化硅半导体装置即SiC-MOSFET中，也与实施方式1的SiC-MOSFET同样地，能够在降低沟道电阻的同时增加阈值电压，能够得到低电阻且高可靠性的SiC-MOSFET。
再有，如在图10中示出其截面示意图那样，含硫区域90可位于沟道外延层21的整个面，也可如图11中示出其截面示意图那样，只形成于沟道外延层21的待形成沟道区域的区域附近。
另外，如图12中示出其截面示意图那样，含硫区域90可形成于阱区域30的上层部。这种情况下，可在形成沟道外延层21之前离子注入硫而形成，也可在形成了沟道外延层21之后离子注入硫。
进而，可代替硫而使用硒、碲作为杂质，这与实施方式1同样。在代替硫而使用硒的情况下，本实施方式的含硫区域90成为含硒区域91。另外，在代替硫而使用了碲的情况下，本实施方式的含硫区域90成为含碲区域92。
实施方式3.
在实施方式1、2中，对于平面型SiC-MOSFET的碳化硅半导体装置进行了说明，但本发明在沟槽型SiC-MOSFET的碳化硅半导体装置中也取得效果。在本实施方式中，对于碳化硅半导体装置为沟槽型SiC-MOSFET的情形进行说明。对于其他的方面，由于与实施方式1、2相同，因此省略详细的说明。
图13为实施方式3涉及的碳化硅半导体装置即SiC-MOSFET的截面示意图。在图13中，在由n型且低电阻的碳化硅构成的半导体基板10的表面上形成由n型的碳化硅构成的漂移层20。在漂移层20的上侧设置了由p型的碳化硅构成的阱区域30。在阱区域30上形成了由n型的碳化硅构成的源区域40。另外，以与源区域40邻接地从碳化硅层的表面连接于阱区域30的方式，形成了由低电阻p型的碳化硅构成的接触区域32。
将源区域40、阱区域30贯通地形成到达漂移层20的栅沟槽，在沟槽的内侧形成了栅绝缘膜50。在栅绝缘膜50的内侧的至少与阱区域30相对的部位，形成了栅电极60。在形成了栅电极60的部位经由栅绝缘膜50相对的阱区域30的区域成为沟道区域。在包含阱区域30的与栅沟槽相接的区域，沿着栅沟槽的侧壁形成了规定的宽度的含硫区域90。
另外，以覆盖栅电极60的方式形成了层间绝缘膜55，进而，在层间绝缘膜55上、源区域40上和接触区域32上形成了源电极70。另外，在半导体基板10的与漂移层20相反侧的面的背面形成了漏电极80。
其次，对本实施方式的碳化硅半导体装置即SiC-MOSFET的制造方法进行说明。
首先，在由第一主面的面方位为具有偏角的(0001)面、具有4H的多型、n型且低电阻的碳化硅构成的半导体基板10上，采用化学气相沉积法(ChemicalVaporDeposition：CVD法)使由n型的碳化硅构成的漂移层20外延生长。
接着，通过在漂移层20上外延生长或者对漂移层20的上层部进行离子注入，从而形成由p型碳化硅构成的成为阱区域30的层，在其上采用外延生长法或离子注入法形成成为源区域40的层。其次，将源区域40、阱区域30贯通地形成到达漂移层20的沟槽。向栅沟槽的侧壁离子注入硫，形成含硫区域90。另外，采用离子注入法，形成成为接触区域32的p型的区域。离子注入后，采用规定的条件进行活化退火。
其次，通过形成栅沟槽内的由氧化硅构成的栅绝缘膜50、由低电阻多晶硅构成的栅电极60，形成氧化硅的层间绝缘膜55、源电极70、漏电极80，从而完成图13中所示的、本实施方式的碳化硅半导体装置即沟槽型SiC-MOSFET。
其中，含有硫的含硫区域90可如图14中示出其截面示意图那样，通过使用于形成栅沟槽的蚀刻用中形成了的光致抗蚀剂99在沟槽蚀刻后后退，然后从半导体层上注入离子而形成。图中的箭头示意地表示离子注入的离子。
另外，可如图15中示出其截面示意图那样，在形成了用于形成栅沟槽的蚀刻用中形成了的光致抗蚀剂99的状态下，采用倾斜离子注入法向栅沟槽的侧面注入硫以形成含硫区域90。
进而，可如图16中示出其截面示意图那样，在栅沟槽形成前从半导体层上注入硫而形成，然后形成栅沟槽，形成含硫区域90。
另外，与实施方式2同样地，可在成为沟道的区域形成沟道外延层21以成为沟道外延结构，向该区域注入硫以形成含硫区域90。
进而，可代替硫而使用硒、碲作为杂质，这与实施方式1、2相同。在代替硫而使用硒的情况下，本实施方式的含硫区域90成为含硒区域91。另外，在代替硫而使用了碲的情况下，本实施方式的含硫区域90成为含碲区域92。
在本实施方式的碳化硅半导体装置即SiC-MOSFET中，也与实施方式1的SiC-MOSFET同样地，能够在降低沟道电阻的同时增加阈值电压，能够得到低电阻且高可靠性的SiC-MOSFET。
再有，在实施方式1～3中，作为p型杂质，使用了铝(Al)，但p型杂质也可为硼(B)或镓(Ga)。n型杂质可不为氮(N)而是磷(P)。在实施方式1～3中说明的MOSFET中，栅绝缘膜未必需要是SiO2等氧化膜，也可以是氧化膜以外的绝缘膜、或者、氧化膜以外的绝缘膜与氧化膜的组合。另外，作为栅绝缘膜50，使用了将碳化硅热氧化的氧化硅，但也可以是采用CVD法的沉积膜的氧化硅。另外，在上述实施方式中，使用结晶结构、主面的面方位、偏角和各注入条件等具体的例子进行了说明，但并不将适用范围限制于这些数值范围。
另外，在上述实施方式中，对于将漏电极形成于半导体基板10的背面的、所谓纵型MOSFET的碳化硅半导体装置进行了说明，但也能够使用将漏电极形成于漂移层20的表面的RESURF型MOSFET等所谓横型MOSFET。进而，碳化硅半导体装置可以是绝缘栅双极晶体管(IGBT)。另外，也能够应用于具有超级结结构的MOSFET、IGBT。
实施方式4.
本实施方式涉及将上述的实施方式1～3涉及的碳化硅半导体装置应用于电力变换装置。本发明并不限定于特定的电力变换装置，以下作为实施方式4，对于将本发明应用于三相的逆变器的情形进行说明。
图17为表示应用了本实施方式涉及的电力变换装置的电力变换系统的构成的方块图。
图17中所示的电力变换系统由电源100、电力变换装置200、负荷300构成。电源100为直流电源，向电力变换装置200供给直流电力。电源100可由各种电源构成，例如能够由直流系统、太阳能电池、蓄电池构成，也可由与交流系统连接的整流电路、AC/DC转换器构成。另外，可采用将从直流系统输出的直流电力变换为规定的电力的DC/DC转换器来构成电源100。
电力变换装置200为在电源100与负荷300之间连接的三相的逆变器，将从电源100供给的直流电力变换为交流电力，向负荷300供给交流电力。电力变换装置200如图10中所示，包括：将直流电力变换为交流电力并输出的主变换电路201、输出将主变换电路201的各开关元件驱动的驱动信号的驱动电路202、和将控制驱动电路202的控制信号输出至驱动电路202的控制电路203。
驱动电路202通过使栅电极的电压与源电极的电压成为等电位，从而对常关型的各开关元件进行关控制。
负荷300为被从电力变换装置200供给的交流电力驱动的三相的电动机。再有，负荷300并不限于特定的用途，为搭载于各种电动设备的电动机，例如用作面向混合动力汽车、电动汽车、铁道车辆、电梯或空调设备的电动机。
以下对电力变换装置200的细节进行说明。主变换电路201包括开关元件和续流二极管(未图示)，通过开关元件进行开关，从而将从电源100供给的直流电力变换为交流电力，供给至负荷300。主变换电路201的具体的电路构成有各种构成，但本实施方式涉及的主变换电路201为两水平的三相全桥电路，能够由6个开关元件和与各个开关元件反并联的6个续流二极管构成。将上述的实施方式1～6中的任一个涉及的碳化硅半导体装置应用于主变换电路201的各开关元件。就6个开关元件而言，每2个开关元件串联连接以构成上下臂，各上下臂构成全桥电路的各相(U相、V相、W相)。而且，各上下臂的输出端子、即主变换电路201的3个输出端子连接至负荷300。
驱动电路202生成驱动主变换电路201的开关元件的驱动信号，供给至主变换电路201的开关元件的控制电极。具体地，按照来自后述的控制电路203的控制信号，将使开关元件成为开状态的驱动信号和使开关元件成为关状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持在开状态的情况下，驱动信号为开关元件的阈值电压以上的电压信号(开信号)，在将开关元件维持在关状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(关信号)。
控制电路203控制主变换电路201的开关元件以将所期望的电力供给至负荷300。具体地，基于向负荷300应供给的电力，算出主变换电路201的各开关元件应成为开状态的时间(开时间)。例如，通过根据应输出的电压来调制开关元件的开时间的PWM控制，能够控制主变换电路201。而且，向驱动电路202输出控制指令(控制信号)，以在各时刻向应成为开状态的开关元件输出开信号，向应成为关状态的开关元件输出关信号。驱动电路202按照该控制信号，向各开关元件的控制电极输出开信号或关信号作为驱动信号。
在本实施方式涉及的电力变换装置中，由于应用实施方式1～3涉及的碳化硅半导体装置作为主变换电路201的开关元件，因此能够实现低损耗且使高速开关的可靠性提高的电力变换装置。
在本实施方式中，对将本发明应用于两水平的三相逆变器的例子进行了说明，但本发明并不限于此，能够应用于各种电力变换装置。在本实施方式中，为两水平的电力变换装置，但也可以为三水平、多水平的电力变换装置，在向单相负荷供给电力的情况下也可将本发明应用于单相的逆变器。另外，在向直流负荷等供给电力的情况下，也可将本发明应用于DC/DC转换器、AC/DC转换器。
另外，应用了本发明的电力变换装置并不限定于上述的负荷为电动机的情形，例如也能够用作放电加工机、激光加工机、或感应加热炊具、非接触器给电系统的电源装置，进而，也可用作太阳光发电系统、蓄电系统等的功率调节器。
附图标记的说明
10半导体基板、20漂移层、21沟道外延层、30阱区域、32接触区域、40源区域、50栅绝缘膜、55层间绝缘膜、60栅电极、70源电极、80漏电极、90含硫区域、99光致抗蚀剂、100电源、200电力变换装置、201主变换电路、202驱动电路、203控制电路、300负荷。

Claims (14)

1.碳化硅半导体装置，其特征在于，包括：
由碳化硅构成的半导体基板、
在所述半导体基板上形成的由n型的碳化硅半导体构成的漂移层、
在所述漂移层表层形成的p型的阱区域、
在所述阱区域内的表面侧与所述漂移层分离地形成的n型的源区域、
与所述源区域、所述阱区域和所述漂移层相接地形成的栅绝缘膜、
与所述栅绝缘膜相接且与所述阱区域相对地形成的栅电极、
与所述源区域连接的源电极、和
与所述半导体基板连接的漏电极，
在从所述阱区域的与所述栅绝缘膜的界面至规定的厚度的所述阱区域内含有硫、硒、碲中的至少任一者。
2.根据权利要求1所述的碳化硅半导体装置，其特征在于，所述规定的厚度为10nm。
3.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，在与所述栅绝缘膜相接的部位的所述阱区域中，硫、硒、碲中的至少任一者的浓度比所述阱区域的p型杂质浓度多。
4.根据权利要求1或2所述的碳化硅半导体装置，其特征在于，与所述栅绝缘膜相接的部位的所述阱区域的硫、硒、碲中的至少任一者的浓度比所述漂移层的n型杂质浓度多。
5.根据权利要求1至权利要求4中任一项所述的碳化硅半导体装置，其中，从与所述栅绝缘膜的界面至规定的厚度的所述阱区域内的硫、硒、碲中的至少任一者的浓度的最大值为1×1017cm-3以上至2×1021cm-3以上。
6.碳化硅半导体装置，其特征在于，包括：
由碳化硅构成的半导体基板、
在所述半导体基板上形成的由n型的碳化硅半导体构成的漂移层、
在所述漂移层表层形成的p型的阱区域、
在所述阱区域的表面上形成的沟道外延层、
在所述阱区域内的表面侧与所述漂移层分离地形成的n型的源区域、
与所述沟道外延层相接地形成的栅绝缘膜、
与所述栅绝缘膜相接且与所述沟道外延层相对地形成的栅电极、
与所述源区域连接的源电极、和
与所述半导体基板连接的漏电极，
在从所述沟道外延层的与所述栅绝缘膜的界面至规定的厚度的所述沟道外延层或所述阱区域内含有硫、硒、碲中的至少任一者。
7.根据权利要求6所述的碳化硅半导体装置，其特征在于，所述规定的厚度为10nm。
8.根据权利要求6所述的碳化硅半导体装置，其特征在于，在所述阱区域内含有硫、硒、碲中的至少任一者。
9.根据权利要求1至权利要求8中任一项所述的碳化硅半导体装置，其特征在于，所述栅电极位于包含硫、硒、碲中的至少任一者的区域的正上方。
10.根据权利要求1至权利要求8中任一项所述的碳化硅半导体装置，其特征在于，所述栅电极在沟槽内形成，与包含硫、硒、碲中的至少任一者的区域经由所述栅绝缘膜相对。
11.电力变换装置，其包括：
具有根据权利要求1至10中任一项所述的碳化硅半导体装置、将所输入的电力变换并输出的主变换电路，
通过使所述碳化硅半导体装置的所述栅电极的电压与所述源电极的电压相同从而进行断开动作、将驱动所述碳化硅半导体装置的驱动信号输出至所述碳化硅半导体装置的驱动电路，和
将控制所述驱动电路的控制信号向所述驱动电路输出的控制电路。
12.碳化硅半导体装置的制造方法，其包括：
在由碳化硅构成的半导体基板上形成由n型的碳化硅半导体构成的漂移层的工序、
在所述漂移层上形成p型的阱区域的工序、
在所述阱区域的表面形成n型的源区域的工序、
在所述阱区域的一部分将硫、硒、碲中的至少任一者进行离子注入的工序、
在所述源区域、所述阱区域和所述漂移层上形成栅绝缘膜的工序、
在所述栅绝缘膜上形成栅电极的工序、
形成与所述源区域连接的源电极的工序、和
形成与所述半导体基板连接的漏电极的工序。
13.根据权利要求12所述的碳化硅半导体装置的制造方法，其特征在于，还包括形成贯通所述源区域、所述阱区域以到达所述漂移层的沟槽的工序，
所述硫、硒、碲中的至少任一者从所述沟槽的上部被离子注入。
14.根据权利要求13所述的碳化硅半导体装置的制造方法，其特征在于，所述硫、硒、碲中的至少任一者从所述沟槽的上部在倾斜方向上被离子注入。
CN201880090375.8A 2018-03-07 2018-11-29 碳化硅半导体装置、电力变换装置和碳化硅半导体装置的制造方法 Active CN111819696B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018040545 2018-03-07
JP2018-040545 2018-03-07
PCT/JP2018/044006 WO2019171678A1 (ja) 2018-03-07 2018-11-29 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111819696A true CN111819696A (zh) 2020-10-23
CN111819696B CN111819696B (zh) 2024-03-29

Family

ID=67845935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880090375.8A Active CN111819696B (zh) 2018-03-07 2018-11-29 碳化硅半导体装置、电力变换装置和碳化硅半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11177348B2 (zh)
JP (1) JP7042898B2 (zh)
CN (1) CN111819696B (zh)
DE (1) DE112018007228B4 (zh)
WO (1) WO2019171678A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12027590B2 (en) * 2019-03-18 2024-07-02 Mitsubishi Electric Corporation Silicon carbide semiconductor device, power conversion device, and manufacturing method of silicon carbide semiconductor device
JP7254663B2 (ja) * 2019-08-27 2023-04-10 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7273764B2 (ja) 2020-08-06 2023-05-15 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN114530504B (zh) * 2022-02-14 2023-10-10 南京晟芯半导体有限公司 一种高阈值电压SiC MOSFET器件及其制造方法
CN118901141A (zh) * 2022-03-30 2024-11-05 三菱电机株式会社 半导体装置以及电力转换装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363398A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 半導体装置
US20120077341A1 (en) * 2010-09-29 2012-03-29 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
US20120228630A1 (en) * 2011-03-07 2012-09-13 Kabushiki Kaisha Toshiba Semiconductor device and method for fabricating the same
JP2013219161A (ja) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN103608498A (zh) * 2011-07-20 2014-02-26 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
CN107078158A (zh) * 2014-11-06 2017-08-18 三菱电机株式会社 碳化硅半导体装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040266211A1 (en) * 2003-02-28 2004-12-30 Board Of Regents, The University Of Texas System Semiconductor interfaces
JP2007311557A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 半導体装置及びその製造方法
CN101584029B (zh) 2007-01-16 2011-05-04 松下电器产业株式会社 半导体装置的制造方法
US8872188B2 (en) 2010-01-19 2014-10-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
JP2012094648A (ja) * 2010-10-26 2012-05-17 Panasonic Corp 炭化珪素半導体素子の製造方法および炭化珪素層付ウェハ
US10665679B2 (en) * 2016-02-08 2020-05-26 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing same
JP6692265B2 (ja) 2016-09-16 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6776204B2 (ja) * 2017-08-25 2020-10-28 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363398A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 半導体装置
US20120077341A1 (en) * 2010-09-29 2012-03-29 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
US20120228630A1 (en) * 2011-03-07 2012-09-13 Kabushiki Kaisha Toshiba Semiconductor device and method for fabricating the same
CN103608498A (zh) * 2011-07-20 2014-02-26 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
JP2013219161A (ja) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN107078158A (zh) * 2014-11-06 2017-08-18 三菱电机株式会社 碳化硅半导体装置及其制造方法

Also Published As

Publication number Publication date
US11177348B2 (en) 2021-11-16
JPWO2019171678A1 (ja) 2020-12-17
CN111819696B (zh) 2024-03-29
JP7042898B2 (ja) 2022-03-28
US20210013308A1 (en) 2021-01-14
DE112018007228T5 (de) 2020-11-19
DE112018007228B4 (de) 2024-06-27
WO2019171678A1 (ja) 2019-09-12

Similar Documents

Publication Publication Date Title
JP6964950B2 (ja) 半導体装置および電力変換装置
CN111819696B (zh) 碳化硅半导体装置、电力变换装置和碳化硅半导体装置的制造方法
US11158704B2 (en) Semiconductor device and power conversion device
CN110337725B (zh) 碳化硅半导体装置以及电力变换装置
WO2021014570A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP2019197792A (ja) 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
US12027590B2 (en) Silicon carbide semiconductor device, power conversion device, and manufacturing method of silicon carbide semiconductor device
CN110246887B (zh) 半导体装置及电力变换装置
WO2021240782A1 (ja) 炭化珪素半導体装置、および、電力変換装置
JP7275407B1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP7370476B2 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置
JP7094439B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7127748B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN115053351A (zh) 碳化硅半导体装置以及电力转换装置的制造方法
JP7529139B2 (ja) 炭化珪素半導体装置とその製造方法、および、電力変換装置
WO2024038504A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
US20240234570A1 (en) Semiconductor device, power conversion apparatus, and method of manufacturing semiconductor device
CN117461143A (zh) 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置
CN110828315A (zh) 半导体装置的制造方法及电力转换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant