CN111684552B - 电抗器、芯构件以及电源电路 - Google Patents

Abstract

提供了有助于减小电抗器大小的电抗器、芯构件和电源电路。电抗器(1)包括第一绕组(21)、第二绕组(22)、耦合芯部(30)、第一芯部(31)和第二芯部(32)。耦合芯部(30)形成耦合磁路，当第一绕组(21)通电时由第一绕组(21)产生的磁通以及当第二绕组(22)通电时由第二绕组(22)产生的磁通通过耦合磁路，耦合磁路将第一绕组(21)和第二绕组(22)磁耦合在一起，并且耦合磁路沿着耦合平面。第一芯部(31)形成第一磁路，当第一绕组(21)通电时由第一绕组(21)产生的磁通通过第一磁路，并且第一磁路沿着第一平面。第二芯部(32)形成第二磁路，当第二绕组(22)通电时由第二绕组(22)产生的磁通通过第二磁路，并且第二磁路沿着第二平面。耦合平面与第一平面和第二平面成直角相交。

Description

电抗器、芯构件以及电源电路

技术领域

本公开总体上涉及电抗器、芯构件和电源电路，并且更具体地，涉及磁耦合电抗器、芯构件和电源电路。

背景技术

例如，在专利文献1中公开了已知的用于多相转换器的电抗器。专利文献1的电抗器包括芯和缠绕在芯上并磁耦合在一起的多相转换器线圈。

芯是多种芯材料的组合。多种芯材料包括线圈内部芯材料和线圈外部芯材料。线圈内部芯材料构成芯的缠绕有转换器线圈的部分中的至少一部分。线圈外部芯材料构成芯的未缠绕转换器线圈的部分。

在电抗器的领域中，对大小更小的电抗器的需求不断增长。

引用列表

专利文献

专利文献1：JP 2012-65453 A

发明内容

鉴于前述背景，因此本公开的目的是提供电抗器、芯构件和电源电路，它们有助于进一步减小电抗器的大小。

根据本公开的一方面的电抗器包括第一绕组、第二绕组、耦合芯部、第一芯部和第二芯部。耦合芯部形成耦合磁路，当第一绕组通电时由第一绕组产生的磁通以及当第二绕组通电时由第二绕组产生的磁通通过该耦合磁路，该耦合磁路将所述第一绕组和所述第二绕组磁耦合在一起，并且该耦合磁路沿着作为预定平面的耦合平面。第一芯部形成第一磁路，当第一绕组通电时由第一绕组产生的磁通通过该第一磁路，并且该第一磁路沿着第一平面。第二芯部形成第二磁路，当第二绕组通电时由第二绕组产生的磁通通过该第二磁路，并且该第二磁路沿着第二平面。耦合平面与第一平面和第二平面成直角相交。

根据本公开的另一方面的芯构件包括上述电抗器的耦合芯部、第一芯部和第二芯部。

根据本公开的又一方面的电源电路包括：上述电抗器；以及控制单元，用于控制流过第一绕组和第二绕组的电流。

附图说明

图1是示出了根据本公开的示例性实施例的电抗器的外观的透视图；

图2是包括该电抗器的电源电路的电路图；

图3A是沿平面A-A截取的电抗器的横截面图；

图3B是沿平面B-B截取的电抗器的横截面图；

图3C是沿平面C-C截取的电抗器的横截面图；

图3D是沿平面D-D截取的电抗器的横截面图；

图4是示出了根据本公开的示例性实施例的第一变型的电抗器的外观的透视图；

图5是示出了根据本公开的示例性实施例的第二变型的电抗器的外观的透视图；

图6A是沿平面E-E截取的电抗器的横截面图；

图6B是沿平面F-F截取的电抗器的横截面图；

图6C是沿平面G-G截取的电抗器的横截面图；以及

图6D是沿平面H-H截取的电抗器的横截面图。

具体实施方式

注意，下面将描述的实施例及其变型只是本公开的示例，并且不应被解释为限制性的。相反，在不脱离本公开的真实精神和范围的情况下，可以取决于设计选择或任何其他的因素以各种方式容易地修改这些实施例和变型。

(实施例)

(1)概述

在图1中示出了根据示例性实施例的电抗器的外观的透视图。根据该实施例的电抗器1被实现为两相磁耦合电抗器。电抗器1具有将第一绕组21和第二绕组22磁耦合在一起的磁耦合能力，以及存储或释放第一绕组21和第二绕组22的相应磁能的电感器能力。

电抗器1包括第一绕组21、第二绕组22和芯构件3。第一绕组21和第二绕组22缠绕在芯构件3上。芯构件3包括耦合芯部30、第一芯部31和第二芯部32。耦合芯部30将第一绕组21和第二绕组22磁耦合在一起。第一芯部31存储或释放由流过第一绕组21的电流产生的磁能。第二芯部32存储或释放由流过第二绕组22的电流产生的磁能。

根据该实施例的电抗器1可以在针对用于汽车、住宅和非住宅的功率调节器、电子设备以及各种其他类型的设备设置的电源电路100(见图2)中使用。换言之，根据该实施例的电源电路100包括电抗器1。图2示出了根据该实施例的电源电路100的电路图。

根据该实施例的电源电路100被实现为多相(交错)升压斩波电路，该多相(交错)升压斩波电路被配置为对输入电压Vi进行升压并输出升压后的电压。电源电路100包括电抗器1、两个开关元件(即，第一开关元件111和第二开关元件112)、两个二极管(即，第一二极管121和第二二极管122)、电容器131和控制单元141。

在根据该实施例的电源电路100中，将DC输入电压Vi施加到一对输入端子151、152之间。在一对输入端子151、152之间，电抗器1的第一绕组21和第一开关元件111的串联电路以及电抗器1的第二绕组22和第二开关元件112的串联电路被并联电连接在一起。

第一绕组21与第二绕组22经由芯构件3的耦合芯部30磁耦合在一起。第一绕组21的一个端子与第二绕组22的一个端子电连接到高电位输入端子151。

第一开关元件111和第二开关元件112例如可以被实现为金属氧化物半导体场效应晶体管(MOSFET)。第一开关元件111具有经由第一绕组21电连接到高电位输入端子151的一个端子以及电连接到低电位输入端子152的另一端子。第二开关元件112具有经由第二绕组22电连接到高电位输入端子151的一个端子以及电连接到低电位输入端子152的另一端子。第一开关元件111和第二开关元件112的开/关状态由控制单元141控制。

在第一开关元件111的两个端子之间，电连接第一二极管121和电容器131的串联电路。在第二开关元件112的两个端子之间，电连接第二二极管122和电容器131的串联电路。换言之，在电容器131的两个端子之间，第一开关元件111和第一二极管121的串联电路以及第二开关元件112和第二二极管122的串联电路被并联电连接在一起。

电容器131被实现为平滑电容器并电连接在一对输出端子161、162之间。第一二极管121的阳极电连接到第一绕组21与第一开关元件111之间的连接节点，并且其阴极电连接到电容器131。第二二极管122的阳极电连接到第二绕组22与第二开关元件112之间的连接节点，并且其阴极电连接到电容器131。

控制单元141输出用于控制第一开关元件111和第二开关元件112的控制信号。将控制信号直接地或经由驱动器电路施加到第一开关元件111和第二开关元件112的相应栅极，从而分别地导通和关断第一开关元件111和第二开关元件112。控制单元141通过占空比可调的脉冲宽度调制(PWM)方法来控制第一开关元件111和第二开关元件112的导通/关断状态。控制单元141可以被实现为例如包括中央处理单元(CPU)的计算机系统。

控制单元141通过控制第一开关元件111和第二开关元件112的导通/关断状态来控制流过第一绕组21和第二绕组22的电流。

当第一开关元件111导通时，电流流过第一绕组21以产生磁通。当第一绕组21通电时产生的磁通中的一部分通过由芯构件3的第一芯部31形成的第一磁路。第一芯部31存储由第一绕组21产生的磁通作为磁能。当第一开关元件111关断时，存储在第一芯部31中的磁能被释放，由此使电流流过电容器131，从而对电容器131充电。

当第二开关元件112导通时，电流流过第二绕组22以产生磁通。当第二绕组22通电时产生的磁通的一部分通过由芯构件3的第二芯部32形成的第二磁路。第二芯部32存储由第二绕组22产生的磁通作为磁能。当第二开关元件112关断时，存储在第二芯部32中的磁能被释放，由此使电流流过电容器131，从而对电容器131充电。

通过以这种方式导通和关断第一开关元件111和第二开关元件112，使输入电压Vi升压，从而在电容器131的两个端子之间产生输出电压Vo。

控制单元141控制第一开关元件111和第二开关元件112，以便交替地导通第一开关元件111和第二开关元件112。也就是说，控制单元141控制第一开关元件111和第二开关元件112，使得流过第一绕组21的纹波电流的相位和流过第二绕组22的纹波电流的相位彼此移位180度。

另外，当第一绕组21通电时产生的磁通的一部分和当第二绕组22通电时产生的磁通的一部分通过由芯构件3的耦合芯部30形成的耦合磁路。第一绕组21和第二绕组22在相同方向上缠绕在芯构件3上，并且被配置为使得当第一绕组21和第二绕组22通电时，由它们在耦合磁路上产生的DC磁通(即，磁通的DC分量)具有彼此相反的方向并相互抵消。也就是说，在根据该实施例的电源电路100中，电抗器1作为消磁电抗器进行操作。注意，第一绕组21和第二绕组22仅需要被配置为使得当第一绕组21和第二绕组22通电时，由这些绕组产生的DC磁通相互抵消。因此，也可以在相反的方向上缠绕第一绕组21和第二绕组22。此外，在图2中所示的第一绕组21和第二绕组22的电路符号中，指示缠绕开始的点可以位于相反的位置。

在根据该实施例的电源电路100中，电容器131以两倍于第一开关元件111和第二开关元件112的一个开关周期时间的周期时间重复执行充电和放电操作。这有助于减小电容器131的大小。另外，可以在电源电路100中采用具有相对较低的击穿电压和击穿电流的电路组件(包括电容器131、第一开关元件111和第二开关元件112)。

(2)电抗器的配置

接下来，将参照图1以及图3A至图3D来描述根据该实施例的电抗器1的详细配置。注意，在图1以及图3A至图3D中，仅示意性地示出了第一绕组21和第二绕组22，并且它们的匝数可以与实际的匝数不同。另外，在图1以及图3A至图3D中，第一绕组21的两个端子和第二绕组22的两个端子均未示出。

根据该实施例的电抗器1包括第一绕组21、第二绕组22和芯构件3。在以下描述中，沿着第一绕组21的轴线和第二绕组22的轴线的方向在本文中被定义为“第一方向D1”。垂直于第一方向D1且在并排布置第一绕组21和第二绕组22的方向上的方向在本文中被定义为“第二方向D2”。垂直于第一方向D1和第二方向D2两者的方向在本文中被定义为“第三方向D3”。注意，仅出于描述的目的而在图中示出了指示第一方向D1、第二方向D2和第三方向D3的箭头，这些箭头实际上不具有实体。

芯构件3包括耦合芯部30、第一芯部31和第二芯部32。在该实施例中，耦合芯部30、第一芯部31和第二芯部32被彼此一体地形成。如本文中所使用的，多个构件集成为一体并不限于通过一体成型工艺来形成这些构件，而是也可以通过粘合剂或任何其他接合材料将它们接合在一起。芯构件3可以被构成为由诸如铁硅铝(Fe-Si-Al)合金、铁镍(Fe-Ni)合金或铁硅(Fe-Si)合金之类的合金制成的压粉芯(dust core)。

耦合芯部30被形成为在第三方向D3上的两端开口的方筒形状。耦合芯部30包括第一轴部301、第二轴部302、第一连接部303、第二连接部304和通孔305。

第一轴部301被形成为沿着第一方向D1，并且第一绕组21缠绕在第一轴部301上。第二轴部302被形成为沿着第一方向D1，并且第二绕组22缠绕在第二轴部302上。第一轴部301和第二轴部302在第二方向D2上并排布置且彼此面对。如图3A中所示，在沿着第二方向D2和第三方向D3的平面上截取的第一轴部301和第二轴部302各自的横截面3011、3021具有其纵轴沿着第三方向D3的形状。具体地，第一轴部301和第二轴部302各自的横截面3011、3021被形成为椭圆形，其在第三方向D3上的两端具有圆弧形状。

第一连接部303被形成为沿着第二方向D2。第一连接部303被形成为将第一轴部301在第一方向D1上的一端与第二轴部302在第一方向D1上的一端(例如，图3B所示的示例中的其各自的上端)连接在一起。第二连接部304被形成为沿着第二方向D2。第二连接部304被形成为将第一轴部301在第一方向D1上的另一端与第二轴部302在第一方向D1上的另一端(例如，图3B所示的示例中的其各自的下端)连接在一起。第一连接部303和第二连接部304在第一方向D1上上下布置且彼此面对。在沿着第一方向D1和第三方向D3的平面上截取的第一连接部303和第二连接部304各自的横截面具有其纵轴沿着第三方向D3的矩形形状。

通孔305被设置为在第三方向D3上延伸。通孔305被第一轴部301、第二轴部302、第一连接部303和第二连接部304围绕，并且具有矩形开口。缠绕在第一轴部301上的第一绕组21的一部分和缠绕在第二轴部302上的第二绕组22的一部分通过通孔305。

第一绕组21和第二绕组22缠绕在耦合芯部30上。耦合芯部30形成沿着耦合平面的耦合磁路，该耦合平面是沿着第一方向D1和第二方向D2的平面(参见图3B)，该耦合磁路作为闭合磁路形成，当第一绕组21和第二绕组22通电时由这些绕组产生的磁通通过该闭合磁路。具体地，耦合磁路由第一轴部301、第二轴部302、第一连接部303和第二连接部304形成。第一绕组21和第二绕组22通过由耦合芯部30形成的耦合磁路磁耦合在一起。换言之，耦合芯部30将第一绕组21和第二绕组22磁耦合在一起。

第一芯部31相对于耦合芯部30设置在第三方向D3上的一侧(例如，图3C中的右侧)。第一芯部31被形成为C字形并连接到耦合芯部30，从而与耦合芯部30一起围绕第一绕组21的一部分。第一芯部31形成沿着第一平面的第一磁路，该第一平面是沿着第一方向D1和第三方向D3的平面(参见图3C)，该第一磁路作为闭合磁路形成，该闭合磁路针对第一绕组21设置并且第一绕组21通电时产生的磁通通过该闭合磁路。具体地，第一磁路由第一芯部31和耦合芯部30的第一轴部301形成。也就是说，在该实施例中，第一轴部301既用作耦合磁路又用作第一磁路。

第一芯部31包括三个芯件311至313。

芯件311被形成为沿着第一方向D1的棱柱形状。芯件311相对于第一轴部301设置在第三方向D3上的一侧(例如，图3C中的右侧)，从而与第一轴部301并排布置且在第三方向D3上面对第一轴部301。

芯件312被形成为沿着第三方向D3的棱柱形状。芯件312被形成为将芯件311在第一方向D1上的一端与第一轴部301在第一方向D1上的一端(例如，图3C中的其上端)连接在一起。芯件313被形成为沿着第三方向D3的棱柱形状。芯件313被形成为将芯件311在第一方向D1上的另一端与第一轴部301在第一方向D1上的另一端(例如，图3C中的其下端)连接在一起。芯件312和芯件313在第一方向D1上彼此面对。

芯构件3具有被第一芯部31和第一轴部301围绕的通孔314。通孔314被设置为在第二方向D2上延伸并具有矩形开口。缠绕在第一轴部301上的第一绕组21的一部分穿过通孔314。

耦合磁路被形成为沿着作为主平面的耦合平面。第一磁路被形成为沿着作为另一个主平面的第一平面。耦合平面是耦合芯部30的沿着第一方向D1和第二方向D2的平面(参见图3B)。第一平面是第一芯部31和第一轴部301的沿着第一方向D1和第三方向D3的平面(参见图3C)。因此，耦合平面和第一平面彼此成直角相交。换言之，耦合平面的法线(与第三方向D3相对应)和第一平面的法线(与第二方向D2相对应)彼此成直角相交。

第二芯部32相对于耦合芯部30设置在第三方向D3上的一侧(例如，图3D中的右侧)。第二芯部32被形成为C字形并连接到耦合芯部30，从而与耦合芯部30一起围绕第二绕组22的一部分。第二芯部32形成沿着第二平面的第二磁路，该第二平面是沿着第一方向D1和第三方向D3的平面(参见图3D)，该第二磁路作为闭合磁路形成，该闭合磁路针对第二绕组22设置并且第二绕组22通电时产生的磁通通过该闭合磁路。具体地，第二磁路由第二芯部32和耦合芯部30的第二轴部302形成。也就是说，在该实施例中，第二轴部302既用作耦合磁路又用作第二磁路。

第二芯部32包括三个芯件321至323。第二芯部32在第二方向D2上面对第一芯部31，并且在第二方向D2上与第一芯部31间隔开。

芯件321被形成为沿着第一方向D1的棱柱形状。芯件321相对于第二轴部302设置在第三方向D3上的一侧(例如，图3D中的右侧)，从而与第二轴部302并排布置且在第三方向D3上面对第二轴部302。另外，芯件321在第二方向D2上面对第一芯部31的芯件311。

芯件322被形成为沿着第三方向D3的棱柱形状。芯件322被形成为将芯件321在第一方向D1上的一端与第二轴部302在第一方向D1上的一端(例如，图3D中的其上端)连接在一起。芯件323被形成为沿着第三方向D3的棱柱形状。芯件323被形成为将芯件321在第一方向D1上的另一端与第二轴部302在第一方向D1上的另一端(例如，图3D中的其下端)连接在一起。芯件322和芯件323在第一方向D1上彼此面对。而且，芯件322和芯件323在第二方向D2上分别面对芯件312和芯件313。

芯构件3具有被第二芯部32和第二轴部302围绕的通孔324。通孔324被设置为在第二方向D2上延伸并具有矩形开口。缠绕在第二轴部302上的第二绕组22的一部分穿过通孔324。

耦合磁路被形成为沿着作为主平面的耦合平面。第一磁路被形成为沿着作为另一个主平面的第二平面。耦合平面是耦合芯部30的沿着第一方向D1和第二方向D2的平面(参见图3B)。第二平面是第二芯部32和第二轴部302的沿着第一方向D1和第三方向D3的平面(参见图3D)。因此，耦合平面和第二平面彼此成直角相交。换言之，耦合平面的法线(与第三方向D3相对应)和第二平面的法线(与第二方向D2相对应)彼此成直角相交。

而且，第一平面(参见图3C)和第二平面(参见图3D)彼此平行。换言之，第一平面的法线(与第二方向D2相对应)和第二平面的法线(与第二方向D2相对应)彼此平行。

第一绕组21是具有矩形横截面的导电线(线圈)，并且被形成为以第一轴部301为轴缠绕。第二绕组22是具有矩形横截面的导电线(线圈)，并且被形成为以第二轴部302为轴缠绕。当沿第一绕组21和第二绕组22的轴进行观察时(即，在第一方向D1上进行观察时)，它们分别被缠绕为椭圆形状，该椭圆形状的长轴被限定在第三方向D3上。第一绕组21的匝数等于第二绕组22的匝数。可选地，可以取决于设计选择或任何其他的因素适当地改变第一绕组21的匝数和第二绕组22的匝数。第一绕组21的匝数和第二绕组22的匝数可以互不相同。另外，第一绕组21和第二绕组22不必是具有矩形横截面的导电线，也可以是具有圆形横截面的导电线。

如上所述，第一绕组21和第二绕组22缠绕在耦合芯部30上。因此，由第一绕组21和第二绕组22分别产生的磁通均通过由耦合芯部30形成的耦合磁路(即，第一轴部301、第二轴部302、第一连接部303、以及第二连接部304)。这允许第一绕组21和第二绕组22磁耦合在一起。也就是说，通过耦合芯部30来实现将第一绕组21和第二绕组22磁耦合在一起的磁耦合能力。

在这种情况下，由第一绕组21和第二绕组22产生的DC磁通的方向由第一绕组21和第二绕组22的缠绕方向以及DC电流流过第一绕组21和第二绕组22的方向来确定。如本文中所使用的，“DC磁通”是指由流过第一绕组21和第二绕组22的DC电流产生的磁通。第一绕组21和第二绕组22具有相同的缠绕方向，并且它们的一端电连接到电源电路100的高电位输入端子151(参见图2)。因此，在耦合磁路中，当第一绕组21通电时由第一绕组21产生的DC磁通的方向和当第二绕组22通电时由第二绕组22产生的DC磁通的方向变为彼此相反。因此，在由耦合芯部30形成的耦合磁路上，由第一绕组21产生的DC磁通和由第二绕组22产生的DC磁通具有两个相反的方向，因此相互抵消。在图3B中，用虚线箭头Y1示意性地示出了由第一绕组21在耦合磁路上产生的DC磁通的方向，并且用虚线箭头Y2示意性地示出了由第二绕组22在耦合磁路上产生的DC磁通的方向。注意，图3B中用虚线箭头Y1、Y2来指示的由第一绕组21和第二绕组22产生的DC磁通的方向只是示例，并且分别可以为相反的方向。

而且，在该实施例中，缠绕有第一绕组21的第一轴部301既用作耦合磁路又用作第一磁路。因此，由第一绕组21产生的磁通分成通过由耦合芯部30形成的耦合磁路的磁通和通过由第一芯部31形成的第一磁路的磁通。在图3C中，用虚线箭头Y11示意性地示出了由第一绕组21在第一磁路上产生的DC磁通的方向。第一芯部31存储通过第一磁路的、由第一绕组21产生的磁通作为磁能。也就是说，通过第一芯部31来实现存储和释放由第一绕组21产生的磁能的电感器能力。而且，关于通过第一磁路的磁通，由第一绕组21产生的磁通占主导，而由第二绕组22产生的磁通可以被视为零。因此，可以说第一磁路是不将第一绕组21与第二绕组22磁耦合在一起的非耦合磁路。如本文中所使用的，术语“非耦合”不仅是指第一磁路上的第一绕组21和第二绕组22的耦合系数完全等于零的情况，还指它们的耦合系数落在耦合系数可以被视为基本上等于零的公差范围内。

此外，在该实施例中，缠绕有第二绕组22的第二轴部302既用作耦合磁路又用作第二磁路。因此，由第二绕组22产生的磁通分成通过由耦合芯部30形成的耦合磁路的磁通和通过由第二芯部32形成的第二磁路的磁通。在图3D中，用虚线箭头Y21示意性地示出了由第二绕组22在第二磁路上产生的DC磁通的方向。第二芯部32存储通过第二磁路的、由第二绕组22产生的磁通作为磁能。也就是说，通过第二芯部32来实现存储和释放由第二绕组22产生的磁能的电感器能力。而且，关于通过第二磁路的磁通，由第二绕组22产生的磁通占主导，而由第一绕组21产生的磁通可以被视为零。因此，可以说第二磁路是不将第一绕组21与第二绕组22磁耦合在一起的非耦合磁路。如本文中所使用的，术语“非耦合”不仅是指第二磁路上的第一绕组21和第二绕组22的耦合系数完全等于零的情况，还指它们的耦合系数落在耦合系数可以被视为基本上等于零的公差范围内。

在该实施例中，由第一绕组21产生的通过耦合磁路的磁通与由第一绕组21产生的总磁通之比表示第一绕组21与第二绕组22之间的磁耦合的耦合系数。同样，由第二绕组22产生的通过耦合磁路的磁通与由第二绕组22产生的总磁通之比表示第一绕组21与第二绕组22之间的磁耦合的耦合系数。

随着耦合系数的增加，通过第一磁路和第二磁路的磁通减小。因此，为了在电源电路100(参见图2)中使输入电压Vi升压到预定电压值，例如需要通过增加第一绕组21和第二绕组22的匝数来增加电感。另外，需要增加芯构件3的体积来防止芯构件3(包括耦合芯部30、第一芯部31和第二芯部32)磁性饱和。因此，电抗器1的整体大小可能会显著增加。

而且，在电源电路100(参见图2)中，如果第一开关元件111和第二开关元件112的占空比为例如75％，则当耦合系数约为0.5时，纹波电流的有效值最低。

在根据该实施例的电抗器1中，为了在电感与磁通密度之间取得平衡，从而减小纹波电流的有效值，将耦合系数设定为落入约0.3至约0.7的范围内的值。确定耦合系数的参数的示例包括磁路(包括耦合磁路、第一磁路和第二磁路)的长度、磁路(包括耦合磁路、第一磁路和第二磁路)的横截面积、以及芯构件3的材料。

耦合磁路通过第一绕组21和第二绕组22两者的内部，因此其磁路长度大于仅通过一个绕组(即，第一绕组21或第二绕组22)的第一磁路和第二磁路。这是引起耦合系数降低的因素。因此，在该实施例中，耦合芯部30的耦合磁路的横截面(以下被称为“耦合横截面300”)被配置为具有比第一芯部31的第一磁路的横截面(以下被称为“第一横截面310”)和第二芯部32的第二磁路的横截面(以下被称为“第二横截面320”)大的面积。具体地，如图3A中所示，耦合芯部30的在耦合平面的法线上测量(即，在第三方向D3上测量)的尺寸L10大于第一芯部31的在第一平面(参见图3C)的法线上测量(即，在第二方向D2上测量)的尺寸L11以及第二芯部32的在第二平面(参见图3D)的法线上测量(即，在第二方向D2上测量)的尺寸L12。也就是说，该配置被设计为通过扩展耦合磁路的宽度(即，尺寸L10)来减小耦合磁路的磁阻。这减少了耦合系数变得过低的机会。

如本文中所使用的，耦合横截面300是指与耦合芯部30的耦合磁路成直角相交的横截面。更具体地，耦合横截面300是指与耦合芯部30的耦合磁路成直角相交的、具有最小面积和最高磁通密度的横截面。在该实施例中，以示例的方式，耦合横截面300被假定为在沿第二方向D2和第三方向D3的平面上截取的第一轴部301和第二轴部302的横截面3011、3021(参见图3A)。耦合芯部30的在耦合平面的法线上测量(即，在第三方向D3上测量)的尺寸L10对应于耦合横截面300的在第三方向D3上测量的尺寸。注意，耦合横截面300不必是第一轴部301和第二轴部302的横截面3011、3021，而也可以是第一连接部303或第二连接部304的在沿着第一方向D1和第三方向D3的平面上截取的横截面。

同样地，第一横截面310是第一芯部31的与第一磁路成直角相交的横截面，并且指具有最小面积和最高磁通密度的部分。第二横截面320是第二芯部32的与第二磁路成直角相交的横截面，并且指具有最小面积和最高磁通密度的部分。在该实施例中，第一横截面310被假定为第一芯部31的芯件311的在沿着第二方向D2和第三方向D3的平面上截取的横截面(参见图3A)。第二截面320被假定为第二芯部32的芯件321的在沿着第二方向D2和第三方向D3的平面上截取的横截面(参见图3A)。第一芯部31的在第一平面(参见图3C)的法线上测量(即，在第二方向D2上测量)的尺寸L11对应于第一横截面310的在第二方向D2上测量的尺寸。第二芯部32的在第二平面(参见图3D)的法线上测量(即，在第二方向D2上测量)的尺寸L12对应于第二横截面320的在第二方向D2上测量的尺寸。在该实施例中，尺寸L11和尺寸L12彼此相等。注意，第一横截面310不必是芯件311的横截面，而也可以是芯件312或芯件313的在沿着第一方向D1和第二方向D2的平面上截取的横截面。同样，第二横截面320不必是芯件321的横截面，而也可以是芯件322或芯件323的在沿着第一方向D1和第二方向D2的平面上截取的横截面。

在该实施例中，如图3A中所示，第一横截面310和第二横截面320为大致正方形，但是耦合横截面300在第三方向D3上是细长的。另外，耦合横截面300、第一横截面310和第二横截面320在第二方向D2上具有近似相等的尺寸。因此，在电抗器1的设计过程期间，可以通过调节耦合横截面300(包括第一轴部301和第二轴部302)的在第三方向D3上测量的尺寸L10来控制耦合系数。这使得根据该实施例的电抗器1更容易地控制耦合系数，以将耦合系数设定为落入从0.3到0.7的范围内的值。

此外，在该实施例中，芯构件3被配置为使得由耦合磁路形成的耦合平面与由第一磁路形成的第一平面和由第二磁路形成的第二平面成直角相交。与由耦合磁路、第一磁路和第二磁路分别形成的平面为相同平面的配置相比，这使得根据该实施例的电抗器1能够更有效地减小大小。

另外，第一芯部31和第二芯部32相对于耦合芯部30分别设置在耦合平面的法线上(即，在第三方向D3上)的一侧(例如，在图3A中的右侧)。与在两个绕组之间设置非耦合磁路的构成相比，这使得根据该实施例的电抗器1减小了耦合芯部30的耦合磁路的长度，因此有助于更有效地减小大小。

另外，芯构件3(包括耦合芯部30、第一芯部31和第二芯部32)由饱和磁通密度落在0.6T(特斯拉)至2.2T(特斯拉)的范围内的材料(例如，在本实施例中为压粉芯)制成。一般而言，压粉芯的饱和磁通密度比铁氧体高。也就是说，本实施例的芯构件3的饱和磁通密度比铁氧体制成的芯构件高。与芯构件由铁氧体制成时相比，这使得根据该实施例的电抗器1通过减小芯构件3的体积而有助于更有效地减小大小，并且更容易地将耦合系数设定在从0.3到0.7的范围内。另外，这消除了针对芯构件3设置磁隙的需要。也就是说，芯构件3具有无磁隙的无间隙结构。换言之，耦合磁路、第一磁路或第二磁路均不具有磁隙。如本文中所使用的，“磁隙”是指芯构件3在磁路上的不连续部分(诸如，气隙)，并且不包括芯构件3的多个构成元件之间的接合部(诸如，粘合剂)。这允许根据该实施例的电抗器1减小漏磁通。这减少了由泄漏的磁通对第一绕组21和第二绕组22造成的涡流损耗。另外，这还减小了对设置在电抗器1的设置位置周围的金属构件(诸如，用于冷却的散热板、或机架)造成的涡流损耗。也就是说，根据该实施例的电抗器1能够减少对设置在电抗器1周围的金属构件的有害影响。

(3)变型

接下来，将描述第一实施例的变型。在以下描述中，这些变型的与上述第一实施例的对应物具有相同功能的任何构成元件将由与该对应物相同的附图标记表示，并且在此将适当地省略其描述。

(3.1)第一变型

在图4中示出了根据第一变型的电抗器1A。

在根据该变型的电抗器1A中，第一芯部31和第二芯部32被形成为彼此连续，这是与上述根据第一实施例的电抗器1(参见图1)的主要区别。

根据该变型的芯构件3A包括第一轴部301、第二轴部302和连接部331至333。连接部331被形成为矩形平板的形状。连接部331被配置为使得它的与根据第一实施例的电抗器1的芯构件3(参照图1)中的第一芯部31的芯件311和第二芯部32的芯件321相对应的各个部分被集成在一起且彼此连续。连接部332被形成为矩形平板的形状。连接部332被配置为使得它的与根据第一实施例的电抗器1的芯构件3(参照图1)中的耦合芯部30的第一连接部303、第一芯部31的芯件312和第二芯部32的芯件322相对应的各个部分被集成在一起且彼此连续。连接部333被形成为矩形平板的形状。连接部333被配置为使得它的与根据第一实施例的电抗器1的芯构件3(参照图1)中的耦合芯部30的第二连接部304、第一芯部31的芯件313和第二芯部32的芯件323相对应的各个部分被集成在一起且彼此连续。

在根据该变型的电抗器1A中，连接部331至333的与第一轴部301一起围绕第一绕组21的一部分是形成第一磁路的第一芯部31，并且由第一绕组21产生的磁通占主导。而且，连接部331至333的与第二轴部302一起围绕第二绕组22的另一部分是形成第二磁路的第二芯部32，并且由第二绕组22产生的磁通占主导。

在根据该变型的电抗器1A中，第一芯部31和第二芯部32被形成为彼此连续，从而使得芯构件3A具有增大的机械强度。

在图4所示的示例中，第一芯部31和第二芯部32被形成为整体上彼此连续。然而，这只是示例，并且不应解释为限制性的。备选地，第一芯部31和第二芯部32也可以被形成为仅部分地彼此连续。例如，通孔可以贯穿连接部331以在第三方向D3上延伸，使得与根据第一实施例的电抗器1的芯构件3(参照图1)中的第一芯部31的芯件311和第二芯部32的芯件321相对应的各个部分在第二方向D2上彼此间隔开。

(3.2)第二变型

接下来，在图5和图6A至图6D中示出了根据第二变型的电抗器1B。

在根据该变型的电抗器1B中，第一芯部31B和第二芯部32B相对于耦合芯部30B设置在彼此相反的侧，这是与上述电抗器1、1A(参见图1和图4)的主要区别。

具体地，在根据该变型的电抗器1B中，第一芯部31B设置在耦合芯部30B的沿第一方向D1和第二方向D2的耦合平面(参见图6B)的法线上(即，第三方向D3上)的一侧(例如，图6C中的左侧)，并且第二芯部32B设置在第三方向D3上的另一侧(例如，图6D中的右侧)。在图6B中，用虚线箭头Y1示意性地示出了由第一绕组21在耦合磁路上产生的DC磁通的方向，并且用虚线箭头Y2示意性地示出了由第二绕组22产生的DC磁通的方向。而且，在图6C中，用虚线箭头Y11示意性地示出了由第一绕组21在第一磁路上产生的DC磁通的方向。此外，在图6D中，用虚线箭头Y21示意性地示出了由第二绕组22在第二磁路上产生的DC磁通的方向。

此外，在根据该变型的芯构件3B中，第一轴部301和第二轴部302被形成为在第三方向D3上彼此移位，使得第一轴部301和第二轴部302在第二方向D2上部分重叠(参见图6A)。具体地，在第三方向D3上，第一轴部301被布置为比第二轴部302更靠近第二芯部32B，并且第二轴部302被布置为比第一轴部301更靠近第一芯部31B。使第一轴部301和第二轴部302在第三方向D3上移位使得第一绕组21和第二绕组22也彼此移位。因此，在第二方向D2上，第一芯部31和第二绕组22彼此部分重叠，并且第二芯部32和第一绕组21彼此部分重叠，从而使电抗器1B具有减小的大小。注意，芯构件3B需要被配置为使得在第一平面和第二平面的法线上(即，在第二方向D2上)，第一轴部301和第二轴部302至少部分地彼此重叠。这使得沿着耦合平面在耦合芯部30B中形成耦合磁路，该耦合平面是沿着第一方向D1和第二方向D2的平面。

(3.3)其他变型

接下来，将逐一列举其他变型。注意，可以结合示例性实施例和上述变型适当地采用下面将描述的变型。

在上述根据示例性实施例的电抗器1中，耦合芯部30、第一芯部31和第二芯部32彼此一体地形成。然而，这些构件可以彼此分开。例如，在上述示例中，第一轴部301被构造为既用作耦合磁路又用作第一磁路。备选地，第一轴部301可以包括彼此分开设置的形成耦合磁路的轴部和形成第一磁路的另一轴部。同样，在上述示例中，第二轴部302被构造为既用作耦合磁路又用作第二磁路。备选地，第二轴部302可以包括彼此分开设置的形成耦合磁路的轴部和形成第二磁路的另一轴部。在这种情况下，形成第一轴部301(或者，第二轴部302)的两个轴部可以通过例如粘合剂接合在一起。可选地，耦合芯部30、第一芯部31和第二芯部32可以分别由不同的材料制成。例如，电抗器1也可以被配置为通过在电抗器1的设计过程期间将用于耦合芯部30的构成材料和用于第一芯部31和第二芯部32的构成材料的磁导率设定为不同值来控制耦合系数。

根据上述示例性实施例的电抗器1包括第一芯部31和第二芯部32，作为实现电感器能力的非耦合磁路。备选地，电抗器1可以被配置为包括第一芯部31和第二芯部32中的任一个而不是两者。

可选地，电抗器1还可以包括线轴。可以设置线轴，使得第一绕组21或第二绕组22缠绕在线轴上且第一轴部301或第二轴部302穿过线轴。

此外，电抗器1也可以被配置为使得第一绕组21、第二绕组22和芯构件3与诸如树脂的封装构件一起封装。这减少了第一绕组21和第二绕组22在无意的方向上缠绕的机会。

(小结)

根据第一方面的电抗器1、1A、1B包括第一绕组21、第二绕组22、耦合芯部30、30B、第一芯部31、31B和第二芯部32、32B。耦合芯部30、30B形成耦合磁路，当第一绕组21通电时由第一绕组21产生的磁通以及当第二绕组22通电时由第二绕组22产生的磁通通过该耦合磁路，该耦合磁路将第一绕组21和第二绕组22磁耦合在一起，并且该耦合磁路沿着作为预定平面的耦合平面。第一芯部31、31B形成第一磁路，当第一绕组21通电时由第一绕组21产生的磁通通过该第一磁路，并且该第一磁路沿着第一平面。第二芯部32、32B形成第二磁路，当第二绕组22通电时由第二绕组22产生的磁通通过第二磁路，并且该第二磁路沿着第二平面。耦合平面与第一平面和第二平面成直角相交。

这使得第一芯部31、31B和第二芯部32、32B相对于耦合芯部30、30B设置在与并排布置第一绕组21和第二绕组22的方向不同的方向上。这有助于减小电抗器1、1A、1B的大小。

在可以结合第一方面来实现的根据第二方面的电抗器1、1A、1B中，耦合芯部30、30B的在耦合平面的法线上(即，在第三方向D3上)测量的尺寸L10大于第一芯部31、31B的在第一平面的法线上(即，在第二方向D2上)测量的尺寸L11以及第二芯部32、32B的在第二平面的法线上(即，在第二方向D2上)测量的尺寸L12。

这允许在电抗器1、1A、1B的设计过程期间通过调节耦合芯部30、30B的在耦合平面的法线上(即，在第三方向D3上)测量的尺寸L10来控制第一绕组21与第二绕组22的耦合系数。

在可以结合第二方面来实现的根据第三方面的电抗器1、1A、1B中，第一芯部31、31B和第二芯部32、32B中的每一个相对于耦合芯部30、30B设置在耦合平面的法线上(即，在第三方向D3上)的一侧。

该方面不仅减少了耦合系数变得过低的机会，而且有助于减小电抗器1、1A、1B的大小。

在可以结合第三方面来实现的根据第四方面的电抗器1、1A中，第一芯部31和第二芯部32相对于耦合芯部30设置在耦合平面的法线上(即，在第三方向D3上)的同一侧。

该方面有助于减小电抗器1、1A、1B的大小。

在可以结合第四方面来实现的根据第五方面的电抗器1A中，第一芯部31和第二芯部32彼此连续。

该方面允许第一芯部31和第二芯部32具有增大的机械强度。

在可以结合第三方面来实现的根据第六方面的电抗器1B中，第一芯部31、31B和第二芯部32、32B相对于耦合芯部30、30B设置在耦合平面的法线上(即，在第三方向D3上)的彼此相反的一侧。

该方面有助于减小电抗器1B的大小。

在可以结合第六方面来实现的根据第七方面的电抗器1B中，第一绕组21和第二绕组22被布置为在第一平面的法线上(即，在第二方向D2上)和在第二平面的法线上(即，在第二方向D2上)彼此部分重叠。

这允许电抗器1B被配置为使得在第一平面和第二平面的法线上(即，在第二方向D2上)，第一绕组21的一部分与第二芯部32B重叠，第二绕组22的一部分与第一芯部31B重叠。这有助于减小电抗器1B的大小。

在可以结合第一方面至第四方面中的任何一个来实现的根据第八方面的电抗器1、1A、1B中，耦合芯部30、30B、第一芯部31、31B、第二芯部32、32B被集成在一起。

该方面允许耦合芯部30、30B、第一芯部31、31B和第二芯部32、32B由相同的材料制成。

在可以结合第一方面至第七方面中的任何一个来实现的根据第九方面的电抗器1、1A、1B中，耦合芯部30、30B由在磁导率上与第一芯部31、31B和第二芯部32、32B的构成材料不同的材料构成。

该方面通过在电抗器1、1A、1B的设计过程期间调节耦合芯部30、30B的构成材料和第一芯部31、31B以及第二芯部32、32B的构成材料各自的磁导率来控制耦合系数。

在可以结合第一方面至第九方面中的任何一个来实现的根据第十方面的电抗器1、1A、1B中，第一绕组21与第二绕组22的耦合系数落在从0.3到0.7的范围内。

该方面允许在电抗器1、1A、1B的大小与电感器的大小之间取得平衡。

在可以结合第一方面至第十方面中的任何一个来实现的根据第十一方面的电抗器1、1A、1B中，耦合芯部30、30B、第一芯部31、31B、第二芯部32、32B各自的饱和磁通密度均落在从0.6T到2.2T的范围内。

该方面允许在电抗器1、1A、1B的大小与电感器的大小之间取得平衡。

根据第十二方面的芯构件3、3A、3B包括根据第一方面至第十一方面中的任何一个的电抗器1、1A，1B的耦合芯部30、30B、第一芯部31、31B和第二芯部32、32B。

该方面有助于减小芯构件3、3A、3B的大小，并最终减小电抗器1、1A、1B的大小。

根据第十三方面的电源电路100包括：根据第一方面至第十一方面中的任何一个的电抗器1、1A、1B；以及控制单元141，控制流过第一绕组21和第二绕组22的电流。

该方面有助于减小电抗器1、1A、1B的大小，并最终减小电源电路100的大小。

在可以结合第十三方面来实现的根据第十四方面的电源电路100中，控制单元141使流过第一绕组21的纹波电流的相位和流过第二绕组22的纹波电流的相位彼此移位。

该方面降低了耦合芯部30、30B的磁饱和。

注意，根据第二方面至第十一方面的构成元素不是电抗器1、1A、1B的必要构成元素，而可以适当地省略。

附图标记列表

1、1A、1B 电抗器

21 第一绕组

22 第二绕组

3、3A、3B 芯构件

30、30B 耦合芯部

31、31B 第一芯部

32、32B 第二芯部

100 电源电路

141 控制单元

L10、L11、L12 尺寸。

Claims (13)

1.一种电抗器，包括：

第一绕组；

第二绕组；

耦合芯部，被配置为形成耦合磁路，当所述第一绕组通电时由所述第一绕组产生的磁通以及当所述第二绕组通电时由所述第二绕组产生的磁通通过所述耦合磁路，所述耦合磁路将所述第一绕组和所述第二绕组磁耦合在一起，并且所述耦合磁路沿着作为预定平面的耦合平面；

第一芯部，被配置为形成第一磁路，当所述第一绕组通电时由所述第一绕组产生的磁通通过所述第一磁路，并且所述第一磁路沿着第一平面；以及

第二芯部，被配置为形成第二磁路，当所述第二绕组通电时由所述第二绕组产生的磁通通过所述第二磁路，并且所述第二磁路沿着第二平面，

所述耦合平面与所述第一平面和所述第二平面成直角相交，

所述耦合芯部的在所述耦合平面的法线上测量的尺寸大于所述第一芯部的在所述第一平面的法线上测量的尺寸和所述第二芯部的在所述第二平面的法线上测量的尺寸。

2.根据权利要求1所述的电抗器，其中，

所述第一芯部和所述第二芯部中的每一个相对于所述耦合芯部设置在所述耦合平面的法线上的一侧。

3.根据权利要求2所述的电抗器，其中，

所述第一芯部和所述第二芯部相对于所述耦合芯部设置在所述耦合平面的法线上的同一侧。

4.根据权利要求3所述的电抗器，其中，

所述第一芯部和所述第二芯部彼此连续。

5.根据权利要求2所述的电抗器，其中，

所述第一芯部和所述第二芯部相对于所述耦合芯部设置在所述耦合平面的法线上的彼此相反的一侧。

6.根据权利要求5所述的电抗器，其中，

所述第一绕组和所述第二绕组被布置为在所述第一平面的法线上和在所述第二平面的法线上彼此部分地重叠。

7.根据权利要求1至3中任一项所述的电抗器，其中，

所述耦合芯部、所述第一芯部和所述第二芯部被集成在一起。

8.根据权利要求1至6中任一项所述的电抗器，其中，

所述耦合芯部由在磁导率上与所述第一芯部和所述第二芯部的构成材料不同的材料制成。

9.根据权利要求1至6中任一项所述的电抗器，其中，

所述第一绕组与所述第二绕组的耦合系数落在从0.3到0.7的范围内。

10.根据权利要求1至6中任一项所述的电抗器，其中，

所述耦合芯部、所述第一芯部和所述第二芯部各自的饱和磁通密度均落在从0.6T到2.2T的范围内。

11.一种芯构件，包括根据权利要求1至10中任一项所述的电抗器的所述耦合芯部、所述第一芯部和所述第二芯部。

12.一种电源电路，包括：

根据权利要求1至10中任一项所述的电抗器；以及

控制单元，被配置为控制流过所述第一绕组和所述第二绕组的电流。

13.根据权利要求12所述的电源电路，其中，

所述控制单元被配置为使流过所述第一绕组的纹波电流的相位和流过所述第二绕组的纹波电流的相位彼此移位。

Images