CN111665429A - 半导体装置的试验方法 - Google Patents
半导体装置的试验方法 Download PDFInfo
- Publication number
- CN111665429A CN111665429A CN202010078922.XA CN202010078922A CN111665429A CN 111665429 A CN111665429 A CN 111665429A CN 202010078922 A CN202010078922 A CN 202010078922A CN 111665429 A CN111665429 A CN 111665429A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- temperature
- physical quantity
- testing
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 443
- 238000012360 testing method Methods 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000001514 detection method Methods 0.000 claims abstract description 114
- 230000014509 gene expression Effects 0.000 claims abstract description 35
- 238000012937 correction Methods 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 238000010998 test method Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 24
- 239000000523 sample Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000012886 linear function Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004745 nonwoven fabric Substances 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
- G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- H01L29/7393—
-
- H01L29/861—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
提供能够提高半导体装置的电特性的检测精度的半导体装置的试验方法。预先获取半导体装置的温度与温度检测用二极管的正向电压之间的第一关系式(步骤S1)。预先获取表示半导体装置的导通电压与从半导体装置导通前的时间点至关断后的时间点为止的温度变化量之间的关系的第二关系式(步骤S2)。获取从半导体装置导通前的时间点至关断后的时间点为止的温度检测用二极管的正向电压变化量(步骤S3)。利用第一关系式和在步骤S3的处理中获取到的正向电压变化量，计算从半导体装置导通前的时间点至关断后的时间点为止的温度变化量(步骤S4)。利用第二关系式，获取在步骤S4中获取到的温度变化量下的MOS栅型半导体装置的修正后的导通电压(步骤S5)。
Description
技术领域
本发明涉及半导体装置的试验方法。
背景技术
对以往的半导体装置的试验方法进行说明。图12、图13是示意性地示出以往的半导体装置的试验装置的一部分的截面图。在图12、图13中示出以往的半导体装置的试验装置110的载置台102附近的结构。图12是下述专利文献1的图10，图13是下述专利文献2的图1。如图12所示，在以往的半导体装置的试验方法中，将形成有半导体装置的半导体芯片101以使其背面处于试验装置110的载置台102侧的方式载置于该载置台102上。
然后，使载置台102垂直地向上方移动，以预定压力将设置于半导体芯片101的正面的主电极(未图示)和栅电极(未图示)分别按压到位于载置台102的上方的作为金属触头的探针103、103’而使其接触，由此进行电连接。然后，通过介由探针103、103’，在预定条件下分别向半导体芯片101的主电极和栅电极施加电压或使电流流通，从而检测半导体装置的电特性(例如，参照下述专利文献1、专利文献2)。
另外，在下述专利文献1、专利文献2中，作为半导体装置的另一试验方法，公开了使用通过将金属纤维结合为无纺布状而形成的电极焊盘111作为试验装置110’的金属触头来代替探针103的方法(图13)。具体来说，在图13所示的以往的半导体装置的试验方法中，将半导体芯片101载置于试验装置110’的载置台102上的第一电极焊盘111，使设置于半导体芯片101的背面的主电极(未图示)与第一电极焊盘111接触而进行电连接。
然后，使载置台102垂直地向上方移动，以预定压力将设置于半导体芯片101的正面的主电极(未图示)和栅电极(未图示)分别按压到位于载置台102的上方的第二电极焊盘112和探针103’而使其接触，由此进行电连接。通过介由第一电极焊盘111、第二电极焊盘112和探针103’，在预定条件下分别向半导体芯片的主电极和栅电极施加电压或使电流流通，从而检测半导体装置的电特性。
试验装置110’的第一电极焊盘111、第二电极焊盘112是将金属纤维设为无纺布状而形成的电极焊盘。由此，由于半导体芯片101的主电极与试验装置110’的第一电极焊盘111、第二电极焊盘112之间的接触面积增大，因此半导体芯片101的主电极与试验装置110’的第一电极焊盘111、第二电极焊盘112之间的接触电阻降低。由此，在向半导体芯片101的主电极流通大电流的试验中，能够抑制因大电流流通于接触电阻而产生的焦耳热。
另外，通过将试验装置110’的第一电极焊盘111、第二电极焊盘112设为将金属纤维制成无纺布状的电极焊盘，从而减轻对该第一电极焊盘111、第二电极焊盘112和半导体芯片101的主电极的损害。另外，通过减轻对第一电极焊盘111、第二电极焊盘112的损害，从而可以减少试验装置110’的维护次数，能够进行连续试验。符号104是固定探针103、103’和第二电极焊盘112的组件。符号105是安装组件104的部件。
另外，提出了如下方法作为以往的半导体装置的另一试验方法，即，在半导体装置的电流电压特性的检测结果的基础上考虑由自身比热效果导致的特性劣化(电流量降低和/或热变动)，获取无自身比热效果的状态的真实电流电压特性，利用该真实电流电压特性，提取作为半导体装置的SPICE(Simulation Program with Integrated CircuitEmphasis：集成电路通用模拟程序)参数的杂质区的寄生电阻(例如，参照下述专利文献3)。
现有技术文献
专利文献
专利文献1：日本特开2011-174946号公报
专利文献2：日本特开2006-337247号公报
专利文献3：日本特开2006-234403号公报
发明内容
技术问题
在图13所示的以往的试验装置110’中，如上所述，设置于半导体芯片101的背面的主电极(以下，称为背面电极)与载置台102的第一电极焊盘111接触。因此，与使用图12所示的以往的试验装置110的情况相比，半导体芯片101的背面电极与试验装置110’的载置台102之间的接触电阻降低。由此，推测半导体芯片101的背面电极与试验装置110’的载置台102之间的接触热阻也降低。
然而，在上述专利文献1、专利文献2中，没有提及因半导体芯片101的背面电极与试验装置110’的载置台102之间的接触电阻引起的发热和由接触热阻造成的恶劣影响。接触热阻是指在两个物体间的界面(接触面)产生的热阻。如果在两个物体间接触热阻变大，则难以发生在该物体间的热流的移动。因此，如果半导体芯片101的背面电极与试验装置110’的载置台102之间的接触热阻变大，则半导体芯片101的散热性变差。
半导体芯片101的背面电极与试验装置110’的载置台102之间的接触热阻变得越大则半导体芯片101的散热性变得越差。在使半导体装置流通大电流而进行的例如导通电压检测等试验中，随着检测电流变大，由半导体装置的自身发热而导致的半导体芯片101的温度上升也变大，因此无法忽略因半导体芯片101的散热性变差而对检测结果造成的影响。因此，在每个半导体芯片101中，由该接触热阻的偏差导致的检测偏差可能变大。
本发明的目的在于，为了解决上述的以往技术中的问题，提供一种能够提高半导体装置的电特性的检测精度的半导体装置的试验方法。
技术方案
为了解决上述课题，实现本发明的目的，本发明的半导体装置的试验方法是通过在预定条件下施加电压或使电流流通来检测预定的第一物理量的半导体装置的试验方法，其具有以下特征。进行获取第一关系式的第一工序，上述第一关系式表示利用二极管的温度特性而检测出的上述半导体装置的温度与依赖于上述半导体装置的温度而变化且不同于上述第一物理量的第二物理量之间的关系。
进行第二工序，在第二工序中，对依赖于上述半导体装置的温度而变化的上述第一物理量进行检测而将上述第一物理量作为第一变量，并且通过上述二极管对检测该第一物理量时的从上述半导体装置导通至关断为止的期间的温度变化量进行检测而将上述温度变化量作为第二变量，获取多个具有上述第一变量和上述第二变量的检测点，基于上述检测点，获取表示上述半导体装置的上述第一物理量与上述半导体装置的温度变化量之间的关系的第二关系式。
进行第三工序，在上述第三工序中，检测与上述半导体装置关断同时或刚关断之后的上述第二物理量，获取从上述半导体装置导通至关断为止的期间的上述第二物理量的变化量。进行第四工序，在上述第四工序中，基于上述第一关系式和在上述第三工序中获取到的上述第二物理量的变化量，获取上述半导体装置的从导通至关断为止的期间变化的温度变化量。进行第五工序，在上述第五工序中，基于上述第二关系式，获取在上述第四工序中获取到的上述半导体装置的温度变化量下的修正后的上述第一物理量。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，在上述第三工序中，检测上述半导体装置导通前的上述第二物理量、以及与上述半导体装置关断同时或刚关断之后的上述第二物理量，获取从上述半导体装置导通至关断为止的期间的上述第二物理量的变化量。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，上述第二关系式是使全部上述检测点近似于一条直线上而计算出的一次的近似直线。在上述第五工序中，获取穿过预定的上述检测点而与上述近似直线平行的辅助直线上的在上述第四工序中获取到的上述半导体装置的温度变化量下的数据点的上述第一变量作为修正后的上述第一物理量。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，上述半导体装置的试验方法使用试验装置，上述试验装置具备：载置台，其载置形成有上述半导体装置的半导体基板；以及金属触头，其在上述半导体基板的一个主面与上述载置台接触的状态下，在上述预定条件下从上述半导体基板的另一个主面向上述半导体装置施加电压或使电流流通。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，上述二极管与上述半导体装置形成于同一上述半导体基板。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，上述半导体装置为绝缘栅双极型晶体管。上述二极管是由上述绝缘栅双极型晶体管的接触区与漂移区之间的pn结形成的寄生二极管。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，上述半导体装置兼作上述二极管。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，上述第二物理量是上述二极管的正向电压。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，上述半导体装置是具备绝缘栅的绝缘栅型半导体装置，上述绝缘栅包括金属-氧化膜-半导体这三层结构。上述第二物理量是上述半导体装置的栅极阈值电压。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，上述第一物理量是上述半导体装置的导通电压。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，上述第一物理量是上述半导体装置的漏电流。
技术效果
根据本发明的半导体装置的试验方法，起到能够提高半导体装置的电特性(导通电压特性和/或漏电流特性)的检测精度这样的效果。
附图说明
图1是示出实施方式1的半导体装置的试验方法的概要的流程图。
图2是示出实施方式1的半导体装置的导通电压和温度的经时变化的特性图。
图3是示出温度检测用二极管的正向电压的温度依赖性的特性图。
图4是示出实施方式1的半导体装置的栅极阈值电压的温度依赖性的特性图。
图5是示出实施方式1的半导体装置的修正前的导通电压的温度变化量依赖性的特性图。
图6是示出实施方式1的半导体装置的修正后的导通电压的温度变化量依赖性的特性图。
图7是说明实施方式1的半导体装置的导通电压的修正方法的说明图。
图8是示出实施方式1的半导体装置的修正前和修正后的导通电压的正态分布的特性图。
图9是示出实施方式2的半导体装置的漏电流和温度的经时变化的特性图。
图10是示出实施方式2的半导体装置的修正前的漏电流的温度变化量依赖性的特性图。
图11是示出实施方式2的半导体装置的修正前和修正后的漏电流的正态分布的特性图。
图12是示意性地示出以往的半导体装置的试验装置的一部分的截面图。
图13是示意性地示出以往的半导体装置的试验装置的一部分的截面图。
符号说明
1…修正前的导通电压的检测点的偏差
2…修正后的导通电压的数据点的偏差
10…修正前的导通电压的检测点群
10’…修正后的导通电压的数据点群
11、12…修正前的导通电压的检测点
11’、12’…修正后的导通电压的数据点
20…表示修正前的导通电压的温度变化量特性的近似直线
21、22…辅助直线
30…预定的温度变化量的基准直线
40…表示修正前的漏电流的温度变化量特性的近似直线
101…半导体芯片
102…试验装置的载置台
103、103’…试验装置的探针
104…试验装置的组件
110、110’…试验装置
111、112…试验装置的电极焊盘
P0…维持MOS栅型半导体装置的导通状态的期间
P1…MOS栅型半导体装置导通前的时间点
P2…MOS栅型半导体装置关断后的时间点
Tj…MOS栅型半导体装置的温度
Tj1…MOS栅型半导体装置导通前的温度
Tj2…MOS栅型半导体装置关断后的温度
Vf…温度检测用二极管的正向电压
Vf1…MOS栅型半导体装置导通前的时间点的温度检测用二极管的正向电压
Vf2…MOS栅型半导体装置关断后的时间点的温度检测用二极管的正向电压
Von…MOS栅型半导体装置的修正前的导通电压
Von’…MOS栅型半导体装置的修正后的导通电压
Vth…MOS栅型半导体装置的栅极阈值电压
Vth1…MOS栅型半导体装置导通前的时间点的栅极阈值电压
Vth2…MOS栅型半导体装置关断后的时间点的栅极阈值电压
ΔTj、ΔTj0、ΔTj1、ΔTj2…MOS栅型半导体装置的温度变化量
ΔVf…温度检测用二极管的正向电压变化量
ΔVth…MOS栅型半导体装置的栅极阈值电压变化量
Δα1、Δα2…检测点的温度变化量与成为基准的温度变化量之间的差值
μ…MOS栅型半导体装置的导通电压的正态分布的平均值
具体实施方式
以下，参照附图对本发明的半导体装置的试验方法的优选实施方式进行详细说明。在本说明书和附图中，前缀有n或p的层、区域分别表示电子或空穴为多数载流子。另外，n、p上标注的+和-分别表示比未标注的层、区域的杂质浓度高和低。应予说明，在以下的实施方式的说明和附图中，对相同的构成标注相同的符号，并省略重复的说明。
(概要)
在对半导体装置的电特性进行检测的试验时，在所检测的电特性依赖于半导体装置的温度而变化的情况下，在检测出的电特性的偏差中，对作为半导体装置的产品的特性偏差附加了因半导体装置的自身发热而导致的形成有该半导体装置的半导体芯片的温度上升所产生的检测偏差(以下，称为半导体装置的自身发热而导致的检测偏差)。对于每个半导体芯片，在半导体芯片与试验装置的载置台之间的接触热阻的偏差变大的情况下，由半导体装置的自身发热导致的检测偏差根据每个半导体芯片而不同，因此每个半导体芯片101的检测偏差变大。
因此，从使用通常的试验装置检测出的半导体装置的电特性的偏差中除去由半导体装置的自身发热导致的检测偏差，而将检测出的半导体装置的电特性(实测值)修正为预定的温度变化量下的半导体装置的电特性。此时，发现了通过基于依赖于半导体装置的温度而变化的物理量与半导体装置的温度之间的关系而对实测值进行修正，从而能够抑制每个半导体芯片的检测偏差，并能够提高半导体装置的电特性的检测精度。本发明就是基于这样的见解而做出的发明。
(实施方式1)
实施方式1的半导体装置的试验方法是对MOS栅(包括金属-氧化膜-半导体这三层结构的绝缘栅)型半导体装置或二极管的电特性进行检测的试验方法。能够应用实施方式1的半导体装置的试验方法的MOS栅型半导体装置只要具备通常的MOS栅结构即可，能够应用实施方式1的半导体装置的试验方法的二极管只要是由半导体芯片内部的p型区与n型区的pn结形成的通常的二极管即可。因此，省略实施方式1的半导体装置的半导体芯片内部的结构的说明。
对于实施方式1的半导体装置的试验方法，一边参照图1～6、图12、图13一边进行说明。图1是示出实施方式1的半导体装置的试验方法的概要的流程图。图2是示出实施方式1的半导体装置的导通电压和温度的经时变化的特性图。在图2中示出实施方式1的半导体装置的导通电压Von的经时变化(上段)、温度检测用二极管(温度感测二极管)的正向电压Vf的经时变化(中段)以及实施方式1的半导体装置的温度Tj的经时变化(下段)。
图3是示出温度检测用二极管的正向电压Vf的温度依赖性的特性图。图4是示出实施方式1的半导体装置的栅极阈值电压的温度依赖性的特性图。图3、图4的横轴是实施方式1的半导体装置的温度(半导体芯片101的温度)Tj。实施方式1的半导体装置的温度Tj通过温度检测用二极管来检测。图3的纵轴是温度检测用二极管的正向电压Vf，图4的纵轴是实施方式1的半导体装置的栅极阈值电压Vth。
图5是表示实施方式1的半导体装置的修正前的导通电压的温度变化量依赖性的特性图，图6是表示实施方式1的半导体装置的修正后的导通电压的温度变化量依赖性的特性图。图5的横轴是实施方式1的半导体装置的温度变化量ΔTj，图5的纵轴是实施方式1的半导体装置的修正前的导通电压Von。图5是实施方式1的半导体装置的导通电压Von的实测值。图6的横轴是实施方式1的半导体装置的温度变化量ΔTj，图6的纵轴是实施方式1的半导体装置的修正后的导通电压Von’。图6是基于预定的温度变化量ΔTj而对图5所示的实施方式1的半导体装置的导通电压Von的实测值进行修正而得。
在实施方式1的半导体装置的试验方法中，由于可以使用与现有技术相同的通常的半导体芯片101和通常的试验装置110、110’(图12、图13)，因此省略对这些半导体芯片101和试验装置110、110’的构成的说明。在此，对将实施方式1的半导体装置设为形成于半导体芯片101的纵型MOS栅型半导体装置，在后述的步骤S1～S4中利用试验装置110(图12)而获取半导体芯片101的诸多特性，并对依赖于MOS栅型半导体装置的温度Tj而变化的导通电压Von(第一物理量)进行修正的情况进行说明。
设置于半导体芯片101的主电极(背面电极)连接到试验装置110的金属制的载置台102，设置于半导体芯片101的正面的主电极(以下，称为正面电极)和栅电极分别与不同的探针103、103’连接。通过介由探针103、103’而在预定条件下向半导体芯片101的主电极和栅电极施加电压或使电流流通，从而获取在后述的步骤S1～S4中说明的诸多特性。此时，因试验装置110的载置台102与半导体芯片101之间的接触热阻等而导致热存留于半导体芯片101。
首先，预先获取MOS栅型半导体装置的温度Tj与温度检测用二极管的正向电压Vf之间的第一关系式(步骤S1：第一工序)。在步骤S1的处理中，多次进行如下操作：对作为产品的半导体芯片101(或者也可以使用构成与半导体芯片101相同的其他半导体芯片。以下，简称为半导体芯片101)进行加热，利用温度检测用二极管检测MOS栅型半导体装置的预定的温度Tj，并且对检测该预定的温度Tj时的温度检测用二极管的正向电压Vf进行检测。
获取多个以MOS栅型半导体装置的温度Tj和温度检测用二极管的正向电压Vf作为变量的检测点，利用获取到的全部检测点的集合(以下，称为检测点群)，根据例如最小二乘法，计算以MOS栅型半导体装置的温度Tj和温度检测用二极管的正向电压Vf这两者为变量的近似直线(第一关系式)(图3)。该近似直线是将斜率设为A且将截矩设为B时由下述(1)式表示的一次函数。
Vf＝A×Tj+B …(1)
温度检测用二极管搭载于例如与MOS栅型半导体装置同一半导体芯片101。温度检测用二极管具有利用二极管的温度特性来检测MOS栅型半导体装置的温度Tj的功能。也可以检测依赖于MOS栅型半导体装置的温度Tj而变化的其他物理量来代替温度检测用二极管的正向电压Vf，计算将MOS栅型半导体装置的温度Tj和该其他物理量作为变量的近似直线。
通过计算以MOS栅型半导体装置的温度Tj和该其他物理量作为变量的近似直线，从而在温度检测用二极管未搭载于半导体芯片101的情况下也能够应用本发明。在该其他物理量为例如MOS栅型半导体装置的栅极阈值电压Vth的情况下，第一关系式由将斜率设为C且将截矩设为D的下述(2)式表示(图4)。
Vth＝C×Tj+D …(2)
除实施方式1的半导体装置以外，通过将用于检测实施方式1的半导体装置的温度Tj的温度检测用二极管配置于半导体芯片101，从而能够使针对实施方式1的半导体装置的导通/关断动作的响应快速地检测实施方式1的半导体装置的温度Tj。在实施方式1的半导体装置为IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)的情况下，可以将由p+型接触区与n-型漂移之间的pn结形成的寄生二极管用作温度检测用二极管。
另外，在实施方式1的半导体装置为MOSFET(Metal Oxide Semiconductor FieldEffect Transistor：具备包括金属-氧化膜-半导体这三层结构的绝缘栅的MOS型场效应晶体管)的情况下，也可以将由MOSFET的p型基区与n-型漂移区之间的pn结形成的寄生二极管用作温度检测用二极管。在实施方式1的半导体装置为二极管的情况下，也可以利用该二极管自身的温度特性，检测实施方式1的半导体装置的温度Tj和正向电压Vf。
如此，在将MOS栅型半导体装置的寄生二极管用作温度检测用二极管的情况、利用二极管自身的温度特性的情况下，除了实施方式1的半导体装置以外，与将温度检测用二极管配置于半导体芯片101的情况相比，可以以低电流值(例如电流刚上升后的电流值)来检测实施方式1的半导体装置的温度Tj和正向电压Vf。由此，在检测实施方式1的半导体装置的温度Tj和正向电压Vf时，不易受到实施方式1的半导体装置的电压-电流(V-I)特性的影响。
接着，检测MOS栅型半导体装置的导通电压Von、MOS栅型半导体装置导通前的温度Tj1、以及MOS栅型半导体装置关断后的温度Tj2。然后，预先获取后述的近似直线20作为表示MOS栅型半导体装置的导通电压Von与MOS栅型半导体装置导通前的温度Tj1和关断后的温度Tj2之间的差值(温度上升：以下称为温度变化量)ΔTj之间的关系的第二关系式(步骤S2：第二工序)。
具体来说，在步骤S2的处理中，多次进行如下操作：检测MOS栅型半导体装置的导通电压Von，并且通过温度检测用二极管分别对检测该导通电压Von时的MOS栅型半导体装置导通前的温度Tj1和关断后的温度Tj2进行检测，计算其温度变化量ΔTj(＝Tj2-Tj1)。如此，获取多个以MOS栅型半导体装置的导通电压Von和检测该导通电压Von时的MOS栅型半导体装置的温度变化量ΔTj为变量的检测点。
MOS栅型半导体装置从关断进入(开关)到导通之后，MOS栅型半导体装置的温度Tj随着时间经过而上升。因此，在步骤S2的处理中，MOS栅型半导体装置导通前的时间点P1优选为与MOS栅型半导体装置导通同时或刚导通前(从比导通同时早数十ms(毫秒)的时间点至比导通同时早的时间点为止)，但由于在MOS栅型半导体装置完全关断期间，MOS栅型半导体装置的温度Tj大致恒定，因此MOS栅型半导体装置导通前的时间点P1只要是MOS栅型半导体装置完全关断状态的时间点即可，也可以是比MOS栅型半导体装置的刚导通之前早一些的时间点。
另一方面，MOS栅型半导体装置从导通进入(开关)关断后，MOS栅型半导体装置的温度Tj随着时间经过而降低。因此，在步骤S2的处理中，MOS栅型半导体装置关断后的时间点P2优选为与MOS栅型半导体装置的关断同时，再迟可以是刚关断后(例如从迟于关断同时的时间点至数十ms后的时间点为止)。这是因为在检测MOS栅型半导体装置的温度Tj时，MOS栅型半导体装置关断后的时间点P2越是接近与MOS栅型半导体装置的关断同时的时间点，越能够正确地获取MOS栅型半导体装置的温度变化量ΔTj。
MOS栅型半导体装置导通是指，通过在相对于源电极而向漏电极施加了正电压的状态下，向栅电极施加栅极阈值电压以上的栅极电压，从而使半导体芯片101内流通漏极-源极电流。MOS栅型半导体装置关断是指，通过在相对于源电极而向漏电极施加了正电压的状态下，向栅电极施加小于栅极阈值电压的栅极电压，从而截断在半导体芯片101内流通的漏极-源极电流。
利用如此获取到的全部检测点(检测点群)10，根据例如最小二乘法，计算以MOS栅型半导体装置的导通电压Von和温度变化量ΔTj这两者为变量的近似直线20(图5)。在图5的横轴，以任意单位表示MOS栅型半导体装置的温度变化量ΔTj。在图5的纵轴，示出以修正前的Von的平均值为基准(Von＝1)而将MOS栅型半导体装置的修正前的导通电压Von进行标准化。
在将MOS栅型半导体装置导通前的时间点P1的导通电压Von视为0V的情况下，也可以不检测MOS栅型半导体装置导通前的时间点P1的导通电压Von。
以MOS栅型半导体装置的温度变化量ΔTj和修正前的导通电压Von这两者作为变量的近似直线20是以将斜率设为E且将截矩设为F时由下述(3)式表示的一次函数。在图5所示的一例中，检测点群10的检测点分散在MOS栅型半导体装置的修正前的导通电压Von为0.95～1.05程度的范围内，修正前的导通电压Von的检测点的偏差1的大小(标准偏差)σ为0.014的程度。
Von＝E×ΔTj+F …(3)
在该图5所示的表示MOS栅型半导体装置的修正前的导通电压Von的温度变化量特性的近似直线20中对作为MOS栅型半导体装置的产品的导通电压Von的特性偏差上附加了因MOS栅型半导体装置的自身发热而引起的半导体芯片101的温度变化量ΔTj所产生的导通电压Von的检测偏差(以下，称为由MOS栅型半导体装置的自身发热所导致的导通电压Von的检测偏差)。在此以前的工序是用于获取后续工序中使用的信息的准备工序，因此步骤S1的处理在步骤S4的处理之前进行，步骤S2的处理在步骤S5的处理之前进行。
图5的横轴也可以是依赖于MOS栅型半导体装置的温度Tj而变化的其他物理量的变化量来代替MOS栅型半导体装置的温度变化量ΔTj。具体来说，图5的横轴也可以是MOS栅型半导体装置导通前和关断后的温度检测用二极管的正向电压Vf的变化量(以下，称为正向电压变化量)ΔVf、和/或MOS栅型半导体装置导通前和关断后的栅极阈值电压Vth的变化量(以下，称为栅极阈值电压变化量)ΔVth。
在此情况下，省略步骤S1的处理，在步骤S2的处理中，可以获取温度检测用二极管的正向电压变化量ΔVf(＝Vf2-Vf1)、和/或MOS栅型半导体装置的栅极阈值电压变化量ΔVth(＝Vth2-Vth1)来代替MOS栅型半导体装置的温度变化量ΔTj。以MOS栅型半导体装置的预定的物理量的变化量和修正前的导通电压Von这两者作为变量而算出的近似直线是将上述(3)式的ΔTj替换为该预定的物理量的变化量而得的一次函数。
接着，分别检测作为检测对象的MOS栅型半导体装置导通前和关断后的时间点P1、P2时的温度检测用二极管的正向电压Vf1、Vf2(图2的中段)。然后，获取从MOS栅型半导体装置导通前的时间点P1至关断后的时间点P2为止的温度检测用二极管的正向电压变化量ΔVf(＝Vf2-Vf1)(步骤S3：第三工序)。在步骤S3的处理中，检测温度检测用二极管的正向电压Vf时的MOS栅型半导体装置导通前的时间点P1和关断后的时间点P2与在上述步骤S2的处理时检测MOS栅型半导体装置的温度Tj的时机相同。
在图2的上段示出步骤S3的处理时的MOS栅型半导体装置的导通电压Von的经时变化的图表。图2的上段所示的MOS栅型半导体装置的导通电压特性是在后述的步骤S5中获取的导通电压特性，并且是除去了由MOS栅型半导体装置的自身发热引起的导通电压Von的检测偏差的状态的导通电压特性的图表。
在步骤S3的处理中，维持MOS栅型半导体装置的导通状态的期间P0(＝P2-P1)可以根据MOS栅型半导体装置的设计条件进行各种改变，可以是例如数μs(微秒)～数ms的程度。这是因为在维持MOS栅型半导体装置的导通状态的期间P0过短的情况下，MOS栅型半导体装置的导通动作不稳定。并且因为在维持MOS栅型半导体装置的导通状态的期间P0过长的情况下，MOS栅型半导体装置的温度Tj变得过高。
接着，利用在步骤S1的处理中获取到的上述(1)式以及在步骤S3的处理中获取到的温度检测用二极管的正向电压变化量ΔVf，计算从MOS栅型半导体装置导通前的时间点P1至关断后的时间点P2为止的温度变化量ΔTj(步骤S4：第四工序)。在步骤S4的处理中，计算与在步骤S3获取到的温度检测用二极管的正向电压变化量ΔVf对应的温度变化量ΔTj(图3)。在步骤S4中获取到的温度变化量ΔTj是在后述的步骤S5的处理中对MOS栅型半导体装置的导通电压Von进行修正时成为基准的温度变化量。
图2的下段是基于上述(1)式、上述(2)式而推测出的MOS栅型半导体装置开关时的温度Tj的经时变化的图表。在图2中图示出将MOS栅型半导体装置导通前的时间点P1设为与MOS栅型半导体装置的导通同时的时间点，并且将MOS栅型半导体装置关断后的时间点P2设为与MOS栅型半导体装置的关断同时的时间点的情况。如图2的下段所示，在维持MOS栅型半导体装置关断状态的时间点P1以前，MOS栅型半导体装置的温度Tj为例如150℃左右且大致恒定。
而且，MOS栅型半导体装置的温度Tj在MOS栅型半导体装置导通前的时间点P1以后随着时间经过而上升，在MOS栅型半导体装置关断后的时间点P2成为最大的例如160℃的程度。在该MOS栅型半导体装置导通前的时间点P1与关断后的P2之间的温度变化量ΔTj(＝10℃)相当于图3的温度变化量ΔTj。然后，在MOS栅型半导体装置关断后的时间点P2以后，MOS栅型半导体装置的温度Tj随着时间经过而下降。
在步骤S3中，也可以分别检测例如MOS栅型半导体装置导通前和关断后的各时间点P1、P2的栅极阈值电压Vth1、Vth2作为相对于MOS栅型半导体装置的温度Tj具有依赖性的其他物理量，来代替检测温度检测用二极管的正向电压Vf1、Vf2。在该情况下，在步骤S4的处理中，使用在步骤S1的处理中获取到的上述(2)式以及在步骤S3的处理中获取到的MOS栅型半导体装置的栅极阈值电压Vth1、Vth2。
然后，根据在步骤S1、S3的处理中获取到的信息，计算与图4的纵轴所示的MOS栅型半导体装置的栅极阈值电压变化量ΔVth(＝Vth2-Vth1)对应的图4的横轴所示的温度变化量ΔTj。在步骤S4的处理中使用温度检测用二极管的正向电压变化量ΔVf和MOS栅型半导体装置的栅极阈值电压变化量ΔVth中的任一变化量的情况下，只要是MOS栅型半导体装置的构成相同，计算出的温度变化量ΔTj就为大致相同的结果。
在将MOS栅型半导体装置导通前的时间点P1的导通电压Von视为0V的情况下，也可以在上述步骤S3的处理中不检测MOS栅型半导体装置导通前的时间点P1的温度检测用二极管的正向电压Vf。在此情况下，在步骤S4的处理中，将MOS栅型半导体装置导通前的时间点P1的温度检测用二极管的正向电压Vf1设为0V，计算温度检测用二极管的正向电压变化量ΔVf。
接着，将在步骤S2中获取到的图5所示的MOS栅型半导体装置的修正前的导通电压Von修正为在步骤S4中获取到的温度变化量ΔTj下的MOS栅型半导体装置的导通电压(以下，称为修正后的导通电压)Von’(步骤S5：第五工序)。在步骤S5的处理中，从图5所示的修正前的导通电压Von的检测点的偏差1中除去由MOS栅型半导体装置的自身发热引起的导通电压Von的检测偏差，而获取图6所示的MOS栅型半导体装置的修正后的导通电压Von’的数据点的偏差2。
参照图7，对步骤S5的处理中的MOS栅型半导体装置的修正前的导通电压Von的修正方法进行说明。图7是说明实施方式1的半导体装置的导通电压的修正方法的说明图。图7的横轴与图5的横轴相同，图7的纵轴与图5的纵轴相同。在图7中，示出图5的MOS栅型半导体装置的修正前的导通电压Von的检测点群10和表示导通电压Von的相对于温度变化量ΔTj的依赖性的近似直线20。图8是示出实施方式1的半导体装置的修正前和修正后的导通电压的正态分布的特性图。
在此，以在步骤S4中获取到的温度变化量ΔTj在图5、图6中为“ΔTj＝9”，在图7中为“ΔTj＝ΔTj0”的情况为例进行说明。以使在步骤S5的处理中，图5所示的检测点群10的全部检测点的温度变化量ΔTj成为在步骤S4中获取到的温度变化量ΔTj(即“ΔTj＝9”)的方式，基于表示针对MOS栅型半导体装置的修正前的导通电压Von的温度变化量ΔTj的依赖性的近似直线20，使图5所示的检测点群10的全部检测点移动到“ΔTj＝9”上。
通过如此移动检测点群10的全部检测点，从而如图6所示，得到在步骤S4中获取到的预定的温度变化量ΔTj下的数据点的集合(以下，称为数据点群)10’。该数据点群10’是以MOS栅型半导体装置的修正后的导通电压Von’和在步骤S4中获取到的预定的温度变化量ΔTj为变量的数据点的集合，除去了因MOS栅型半导体装置的自身发热引起的半导体芯片101的温度变化量ΔTj1(参照图7)而产生的导通电压的检测偏差。数据点群10’的数据点的偏差2小于图5所示的MOS栅型半导体装置的修正前的导通电压Von的检测点的偏差1。
例如，在图6所示的一例中，能够将数据点群10’的数据点的偏差2的大小(标准偏差)σ改善到例如0.0084的程度。例如，在成为半导体产品的特性偏差的指标的±3σ换算中，相对于MOS栅型半导体装置的修正前的导通电压Von的检测点的偏差1为平均值μ±4％的程度，MOS栅型半导体装置的修正后的导通电压Von’的数据点的偏差2为平均值μ±2.5％的程度，能够比修正前的导通电压Von的检测点的偏差1小1.5％的程度(参照图8)。
更具体地说，在步骤S5的处理中，如图7所示，首先，针对检测点群10的预定的检测点11，获取穿过该检测点11且与近似直线20平行的直线(辅助直线)21。该辅助直线21是为了从检测点11的导通电压Von中除去温度变化量ΔTj1的影响所使用的直线，具有与近似直线20相同的斜率E且与近似直线20不同的截矩G1。然后，使检测点11移动到作为ΔTj＝ΔTj0的直线(以下，称为基准直线)30与辅助直线21的交点。
即，如下述(4)式所示，通过将由温度变化量引起的导通电压变化量与修正前的导通电压Von相加，从而可得到基准直线30与辅助直线21的交点上的数据点11’，该温度变化量是由检测点11的温度变化量ΔTj1与在步骤S4中获取到的温度变化量ΔTj0之间的差值Δα1(＝Tj0-Tj1)引起的。该数据点11’是表示除去了因MOS栅型半导体装置的自身发热所引起的半导体芯片101的温度变化量ΔTj1而产生的导通电压的检测偏差而得的修正后的导通电压Von’的数据点，并且成为表示在步骤S4中获取到的预定的温度变化量ΔTj0下的导通电压特性的数据点。
Von’＝Von+E×Δα1 …(4)
而且，对于检测点群10的其他检测点，也与检测点11同样地，通过将由温度变化量所引起的导通电压变化量与修正前的导通电压Von相加，从而获取修正后的导通电压Von’，该温度变化量是由该检测点的温度变化量ΔTj与在步骤S4中获取到的温度变化量ΔTj0之间的差值引起的。在图7中，示出仅对检测点群10的全部检测点中的分别在纵轴的下侧和上侧与近似直线20相距最远的两个检测点标注符号11、12，并使这些检测点11、12分别移动到了辅助直线21、22与基准直线30之间的交点的状态。
对于处于比基准直线30靠向右侧位置的检测点(例如检测点12)而言，检测点12的温度变化量ΔTj2与在步骤S4中获取到的温度变化量ΔTj0之间的差值Δα2(＝Tj0-Tj2)为负数。因此，基于上述(4)式而计算出的修正后的导通电压Von’小于修正前的导通电压Von。符号G2是检测点12的具有与近似直线20相同斜率E的辅助直线22的截距。符号12’是通过移动检测点12而得到的位于基准直线30与辅助直线22之间的交点的数据点。
如此在步骤S5的处理中，检测点群10的全部检测点变为基准直线30上的数据点，得到在步骤S4中获取到的预定的温度变化量ΔTj0下的数据点群10’。据此，能够获取除去了因半导体芯片101的背面电极与试验装置110’的载置台102之间的接触热阻的偏差造成的影响的MOS栅型半导体装置的修正后的导通电压Von’的正态分布(参照图8)。由此，能够提高MOS栅型半导体装置的导通电压的检测精度。
以上，如所说明的那样，根据实施方式1，预先获取半导体装置的温度与温度检测用二极管的正向电压之间的第一关系式。预先获取表示半导体装置的导通电压与从导体装置导通前的时间点至关断后的时间点为止的温度变化量之间的关系的第二关系式。基于第一关系式和半导体装置的温度检测时的温度检测用二极管的正向电压变化量，获取从半导体装置导通前的时间点至关断后的时间点为止的温度变化量。利用第二关系式修正为该半导体装置的温度变化量下的半导体装置的导通电压。据此，能够提高半导体装置的导通电压特性的检测精度。
(实施方式2)
接着，对实施方式2的半导体装置的试验方法进行说明。图9是示出实施方式2的半导体装置的漏电流和温度的经时变化的特性图。在图9中示出实施方式2的半导体装置的漏电流Ices的经时变化(上段)、温度检测用二极管的正向电压Vf的经时变化(中段)、以及实施方式2的半导体装置的温度Tj的经时变化(下段)。
图10是示出实施方式2的半导体装置的修正前的漏电流的温度变化量依赖性的特性图。图10的横轴是实施方式2的半导体装置的温度变化量ΔTj，图10的纵轴是实施方式2的半导体装置的修正前的漏电流Ices。图10是实施方式2的半导体装置的漏电流Ices的实测值。图11是示出实施方式2的半导体装置的修正前和修正后的漏电流的正态分布的特性图。
实施方式2的半导体装置的试验方法与实施方式1的半导体装置的试验方法的不同之处在于，修正漏电流Ices(第一物理量)的温度变化量依赖性来代替修正导通电压Von的温度变化量依赖性。在此，以实施方式2的半导体装置为MOS栅型半导体装置的情况为例进行说明，但实施方式2的半导体装置也可以与实施方式1同样为二极管。
MOS栅型半导体装置的漏电流Ices与导通电压Von同样具有对MOS栅型半导体装置的温度Tj的依赖性。因此，在实施方式2的半导体装置的试验方法中，与实施方式1的半导体装置的试验方法同样地(参照图1)通过步骤S1的处理来获取上述(1)式或上述(2)式(参照图3或图4)。在此，以使用上述(1)式的情况为例进行说明。
接着，在步骤S2的处理中，预先获取MOS栅型半导体装置的漏电流Ices与温度变化量ΔTj之间的关系式。具体来说，多次进行如下操作：检测MOS栅型半导体装置的漏电流Ices，并且利用温度检测用二极管分别检测MOS栅型半导体装置导通前的温度Tj1和关断后的温度Tj2，计算其温度变化量ΔTj(＝Tj2-Tj1)。
获取多个以如此获取到的MOS栅型半导体装置的漏电流Ices和温度变化量ΔTj为变量的检测点，利用获取到的全部检测点的集合(检测点群)，根据例如最小二乘法，计算以MOS栅型半导体装置的漏电流Ices的对数和温度变化量ΔTj这两者为变量的近似直线40(图10)。在图10中，对在步骤S2的处理中获取到的检测点省略图示。
该近似直线40是将MOS栅型半导体装置的修正前的漏电流Ices和温度变化量ΔTj作为变量而将斜率设为E’且将截矩设为F’时由下述(5)式表示的一次函数。在该近似直线40中，对作为MOS栅型半导体装置的产品的漏电流Ices的特性偏差附加了因MOS栅型半导体装置的自身发热引起的半导体芯片101的温度变化量ΔTj而产生的漏电流Ices的检测偏差(以下，称为由MOS栅型半导体装置的自身发热引起的漏电流Ices的检测偏差)。
log(Ices)＝E’×ΔTj+F’ …(5)
与实施方式1同样地，至此以前的工序为用于获取在后续工序中所使用的信息的准备的工序。
在实施方式2的半导体装置为二极管的情况下，近似直线40是以实施方式2的半导体装置(二极管)的正向电流Ir和温度变化量ΔTj为变量的一次函数。图10的横轴的MOS栅型半导体装置的温度变化量ΔTj也可以与实施方式1同样地为依赖于MOS栅型半导体装置的温度Tj而变化的其他物理量的变化量。
接着，与实施方式1同样地进行步骤S3的处理，分别检测作为检测对象的MOS栅型半导体装置导通前和关断后的时间点P1、P2的温度检测用二极管的正向电压Vf1、Vf2(图9的中段)，获取温度检测用二极管的正向电压变化量ΔVf。然后，与实施方式1同样地进行步骤S4的处理，根据温度检测用二极管的正向电压变化量ΔVf，计算从MOS栅型半导体装置导通前的时间点P1至关断后的时间点P2为止的温度变化量ΔTj。
在图9的上段示出步骤S3的处理时的MOS栅型半导体装置的漏电流Ices的经时变化的图表。图9的上段所示的MOS栅型半导体装置的漏电流特性是在后述的步骤S5中所获取的漏电流特性，并且是除去了由MOS栅型半导体装置的自身发热所引起的漏电流Ices的检测偏差的状态的漏电流特性的图表。图9的中段的特性图与图2的中段的特性图相同，图9的下段的特性图与图2的下段的特性图相同。
接着，与实施方式1同样地进行步骤S5的处理，将在步骤S2中获取到的图10所示的MOS栅型半导体装置的修正前的漏电流Ices修正为在步骤S4中获取到的温度变化量ΔTj下的MOS栅型半导体装置的修正后的漏电流Ice’。MOS栅型半导体装置的漏电流Ices的修正与实施方式1同样，利用与近似直线40平行的辅助直线，使全部检测点移动到以在步骤S4中获取到的温度变化量ΔTj为基准的基准直线上，获取修正后的漏电流Ices的数据点即可。
据此，在实施方式2中，也与实施方式1同样，能够使MOS栅型半导体装置的修正后的漏电流Ices的数据点的偏差小于MOS栅型半导体装置的修正前的漏电流Ices的检测点的偏差(参照图11)。
以上，如所说明的那样，根据实施方式2，对因MOS栅型半导体装置的自身发热引起的半导体芯片的温度变化量而产生的漏电流的检测偏差进行修正的情况下，也能够获取与实施方式1同样的效果。
在以上，本发明不限于上述的实施方式，在不脱离本发明的宗旨的范围内可以进行各种改变。例如，在上述的各实施方式中，在半导体芯片的阶段进行了半导体装置的试验，但也可以在将半导体晶片单片化为各芯片状的切割(切断)工序之前，应用本发明而在半导体晶片的状态下进行半导体装置的试验。通过应用本发明而在半导体晶片的状态下进行半导体装置的试验，从而能够抑制在半导体晶片面内的检测偏差。
工业上的可利用性
如上，本发明的半导体装置的试验方法对在芯片尺寸小并且有大电流流通的情况下温度上升变大的半导体装置有用。
Claims (11)
1.一种半导体装置的试验方法，其特征在于，其通过在预定条件下施加电压或使电流流通来检测预定的第一物理量，包括：
第一工序，获取第一关系式，所述第一关系式表示利用二极管的温度特性而检测出的所述半导体装置的温度与依赖于所述半导体装置的温度而变化且不同于所述第一物理量的第二物理量之间的关系；
第二工序，对依赖于所述半导体装置的温度而变化的所述第一物理量进行检测而将所述第一物理量作为第一变量，并且通过所述二极管对检测该第一物理量时的从所述半导体装置导通至关断为止的期间的温度变化量进行检测而将所述温度变化量作为第二变量，获取多个具有所述第一变量和所述第二变量的检测点，基于所述检测点，获取表示所述半导体装置的所述第一物理量与所述半导体装置的温度变化量之间的关系的第二关系式；
第三工序，检测与所述半导体装置关断同时或刚关断之后的所述第二物理量，获取从所述半导体装置导通至关断为止的期间的所述第二物理量的变化量；
第四工序，基于所述第一关系式和在所述第三工序中获取到的所述第二物理量的变化量，获取所述半导体装置的从导通至关断为止的期间变化的温度变化量；以及
第五工序，基于所述第二关系式，获取在所述第四工序中获取到的所述半导体装置的温度变化量下的修正后的所述第一物理量。
2.根据权利要求1所述的半导体装置的试验方法，其特征在于，在所述第三工序中，检测所述半导体装置导通前的所述第二物理量、以及与所述半导体装置关断同时或刚关断之后的所述第二物理量，获取从所述半导体装置导通至关断为止的期间的所述第二物理量的变化量。
3.根据权利要求1或2所述的半导体装置的试验方法，其特征在于，所述第二关系式是使全部所述检测点近似于一条直线上而计算出的一次的近似直线，
在所述第五工序中，获取穿过预定的所述检测点而与所述近似直线平行的辅助直线上的在所述第四工序中获取到的所述半导体装置的温度变化量下的数据点的所述第一变量作为修正后的所述第一物理量。
4.根据权利要求1～3中任一项所述的半导体装置的试验方法，其特征在于，所述半导体装置的试验方法使用试验装置，所述试验装置具备：
载置台，其载置形成有所述半导体装置的半导体基板；以及
金属触头，其在所述半导体基板的一个主面与所述载置台接触的状态下，在所述预定条件下从所述半导体基板的另一个主面向所述半导体装置施加电压或使电流流通。
5.根据权利要求4所述的半导体装置的试验方法，其特征在于，所述二极管与所述半导体装置形成于同一所述半导体基板。
6.根据权利要求1～4中任一项所述的半导体装置的试验方法，其特征在于，所述半导体装置为绝缘栅双极型晶体管，
所述二极管是由所述绝缘栅双极型晶体管的接触区与漂移区之间的pn结形成的寄生二极管。
7.根据权利要求1～4中任一项所述的半导体装置的试验方法，其特征在于，所述半导体装置兼作所述二极管。
8.根据权利要求1～7中任一项所述的半导体装置的试验方法，其特征在于，所述第二物理量是所述二极管的正向电压。
9.根据权利要求1～6中任一项所述的半导体装置的试验方法，其特征在于，所述半导体装置是具备绝缘栅的绝缘栅型半导体装置，所述绝缘栅包括金属-氧化膜-半导体这三层结构，
所述第二物理量是所述半导体装置的栅极阈值电压。
10.根据权利要求1～9中任一项所述的半导体装置的试验方法，其特征在于，所述第一物理量是所述半导体装置的导通电压。
11.根据权利要求1～9中任一项所述的半导体装置的试验方法，其特征在于，所述第一物理量是所述半导体装置的漏电流。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-042044 | 2019-03-07 | ||
| JP2019042044A JP7215240B2 (ja) | 2019-03-07 | 2019-03-07 | 半導体装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111665429A true CN111665429A (zh) | 2020-09-15 |
| CN111665429B CN111665429B (zh) | 2024-10-01 |
Family
ID=72336307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010078922.XA Active CN111665429B (zh) | 2019-03-07 | 2020-02-03 | 半导体装置的试验方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11029356B2 (zh) |
| JP (1) | JP7215240B2 (zh) |
| CN (1) | CN111665429B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118068154B (zh) * | 2024-04-19 | 2024-07-19 | 深圳市冠禹半导体有限公司 | 一种mosfet测试方法及系统 |
Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155775A (ja) * | 1984-12-27 | 1986-07-15 | Fuji Electric Co Ltd | Ｍｏｓ形ｆｅｔの熱抵抗測定方法 |
| JPH11126911A (ja) * | 1997-10-24 | 1999-05-11 | Nippon Steel Corp | ｐｎ接合ダイオード及びそれを用いた半導体基板の評価方法 |
| JPH11211786A (ja) * | 1998-01-29 | 1999-08-06 | Sony Tektronix Corp | 熱抵抗測定方法 |
| JP2004191272A (ja) * | 2002-12-13 | 2004-07-08 | Fujitsu Ltd | Ｍｉｓ型半導体層装置の評価方法 |
| JP2006234403A (ja) * | 2005-02-22 | 2006-09-07 | Seiko Epson Corp | 半導体素子の特性評価方法。 |
| JP2006337247A (ja) * | 2005-06-03 | 2006-12-14 | Fuji Electric Device Technology Co Ltd | 半導体素子の試験装置および試験方法 |
| JP2007024905A (ja) * | 2006-09-08 | 2007-02-01 | Fujitsu Ltd | 半導体装置の試験方法 |
| US20070041425A1 (en) * | 2005-08-19 | 2007-02-22 | Samsung Electronics Co., Ltd | Temperature detector, temperature detecting method, and semiconductor device having the temperature detector |
| JP2007278910A (ja) * | 2006-04-10 | 2007-10-25 | Fuji Electric Device Technology Co Ltd | 検査方法及び検査装置 |
| US20100327872A1 (en) * | 2007-11-23 | 2010-12-30 | Industrial Technology Research Institute | Devices And Methods For LED Life Test |
| US20110076790A1 (en) * | 2008-05-12 | 2011-03-31 | Canon Kabushiki Kaisha | Method for controlling threshold voltage of semiconductor element |
| CN102741992A (zh) * | 2008-08-19 | 2012-10-17 | 松下电器产业株式会社 | 半导体元件的耐压测定装置及耐压测定方法 |
| CN102944824A (zh) * | 2012-11-09 | 2013-02-27 | 绍兴旭昌科技企业有限公司 | 一种整流二极管瞬态高温反向漏电流的测试方法 |
| JP2013113649A (ja) * | 2011-11-28 | 2013-06-10 | Wave Technology Inc | 半導体装置における熱抵抗の測定方法および測定装置 |
| CN104251872A (zh) * | 2013-06-27 | 2014-12-31 | 富士电机株式会社 | 热阻测量方法及热阻测量装置 |
| US20160252571A1 (en) * | 2015-02-27 | 2016-09-01 | Toyota Jidosha Kabushiki Kaisha | Inspection method for semiconductor substrate, manufacturing method of semiconductor device and inspection device for semiconductor substrate |
| CN106601641A (zh) * | 2015-10-16 | 2017-04-26 | 富士电机株式会社 | 半导体装置的评价方法及半导体装置的评价装置 |
| US20180003574A1 (en) * | 2016-06-30 | 2018-01-04 | Hyundai Motor Company | Insulated gate bipolar transistor (igbt) temperature sense circuit for automatically calibrating temperature sense of diode |
| CN107634640A (zh) * | 2016-07-15 | 2018-01-26 | 富士电机株式会社 | 半导体装置 |
| CN109155264A (zh) * | 2016-04-27 | 2019-01-04 | 株式会社神户制钢所 | 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2224846A (en) * | 1988-11-14 | 1990-05-16 | Philips Electronic Associated | Temperature sensing circuit |
| JPH0735813A (ja) * | 1993-07-22 | 1995-02-07 | Omron Corp | 熱抵抗測定装置 |
| JP3677767B1 (ja) * | 2004-06-07 | 2005-08-03 | 株式会社アドバンテスト | ヒータ電力制御回路およびこれを用いたバーイン装置 |
| JP2011174946A (ja) | 2011-06-02 | 2011-09-08 | Fuji Electric Co Ltd | 半導体素子の試験方法 |
-
2019
- 2019-03-07 JP JP2019042044A patent/JP7215240B2/ja active Active
-
2020
- 2020-01-27 US US16/773,404 patent/US11029356B2/en active Active
- 2020-02-03 CN CN202010078922.XA patent/CN111665429B/zh active Active
Patent Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155775A (ja) * | 1984-12-27 | 1986-07-15 | Fuji Electric Co Ltd | Ｍｏｓ形ｆｅｔの熱抵抗測定方法 |
| JPH11126911A (ja) * | 1997-10-24 | 1999-05-11 | Nippon Steel Corp | ｐｎ接合ダイオード及びそれを用いた半導体基板の評価方法 |
| JPH11211786A (ja) * | 1998-01-29 | 1999-08-06 | Sony Tektronix Corp | 熱抵抗測定方法 |
| JP2004191272A (ja) * | 2002-12-13 | 2004-07-08 | Fujitsu Ltd | Ｍｉｓ型半導体層装置の評価方法 |
| JP2006234403A (ja) * | 2005-02-22 | 2006-09-07 | Seiko Epson Corp | 半導体素子の特性評価方法。 |
| JP2006337247A (ja) * | 2005-06-03 | 2006-12-14 | Fuji Electric Device Technology Co Ltd | 半導体素子の試験装置および試験方法 |
| US20070041425A1 (en) * | 2005-08-19 | 2007-02-22 | Samsung Electronics Co., Ltd | Temperature detector, temperature detecting method, and semiconductor device having the temperature detector |
| JP2007278910A (ja) * | 2006-04-10 | 2007-10-25 | Fuji Electric Device Technology Co Ltd | 検査方法及び検査装置 |
| JP2007024905A (ja) * | 2006-09-08 | 2007-02-01 | Fujitsu Ltd | 半導体装置の試験方法 |
| US20100327872A1 (en) * | 2007-11-23 | 2010-12-30 | Industrial Technology Research Institute | Devices And Methods For LED Life Test |
| US20110076790A1 (en) * | 2008-05-12 | 2011-03-31 | Canon Kabushiki Kaisha | Method for controlling threshold voltage of semiconductor element |
| CN102741992A (zh) * | 2008-08-19 | 2012-10-17 | 松下电器产业株式会社 | 半导体元件的耐压测定装置及耐压测定方法 |
| JP2013113649A (ja) * | 2011-11-28 | 2013-06-10 | Wave Technology Inc | 半導体装置における熱抵抗の測定方法および測定装置 |
| CN102944824A (zh) * | 2012-11-09 | 2013-02-27 | 绍兴旭昌科技企业有限公司 | 一种整流二极管瞬态高温反向漏电流的测试方法 |
| CN104251872A (zh) * | 2013-06-27 | 2014-12-31 | 富士电机株式会社 | 热阻测量方法及热阻测量装置 |
| US20160252571A1 (en) * | 2015-02-27 | 2016-09-01 | Toyota Jidosha Kabushiki Kaisha | Inspection method for semiconductor substrate, manufacturing method of semiconductor device and inspection device for semiconductor substrate |
| CN106601641A (zh) * | 2015-10-16 | 2017-04-26 | 富士电机株式会社 | 半导体装置的评价方法及半导体装置的评价装置 |
| CN109155264A (zh) * | 2016-04-27 | 2019-01-04 | 株式会社神户制钢所 | 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置 |
| US20180003574A1 (en) * | 2016-06-30 | 2018-01-04 | Hyundai Motor Company | Insulated gate bipolar transistor (igbt) temperature sense circuit for automatically calibrating temperature sense of diode |
| CN107634640A (zh) * | 2016-07-15 | 2018-01-26 | 富士电机株式会社 | 半导体装置 |
Non-Patent Citations (2)
| Title |
|---|
| 罗丹;郭伟玲;徐晨;舒雄文;沈光地;: "半导体激光器结温测试研究", 半导体光电, no. 02, 15 April 2007 (2007-04-15) * |
| 陈军;林振衡;谢海鹤;: "基于驱动电流切变的大电流下LED正向电压-结温关系检测方法", 贵州大学学报(自然科学版), no. 02, 15 April 2016 (2016-04-15) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111665429B (zh) | 2024-10-01 |
| US11029356B2 (en) | 2021-06-08 |
| JP7215240B2 (ja) | 2023-01-31 |
| JP2020144056A (ja) | 2020-09-10 |
| US20200284835A1 (en) | 2020-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Barkhordarian | Power MOSFET basics | |
| CN102655367B (zh) | 功率模块 | |
| US6812722B2 (en) | On-chip temperature detection device | |
| US20100150202A1 (en) | Method for measuring temperature of semiconductor device and apparatus for measuring temperature of semiconductor device | |
| US9997455B2 (en) | Device architecture and method for precision enhancement of vertical semiconductor devices | |
| Stoltenburg | Boundary of power-MOSFET, unclamped inductive-switching (UIS), avalanche-current capability | |
| US10381274B2 (en) | Assessment method, and semiconductor device manufacturing method | |
| US12094960B2 (en) | Semiconductor device and system | |
| US11333702B2 (en) | Semiconductor device test method | |
| CN111665429B (zh) | 半导体装置的试验方法 | |
| US9753082B2 (en) | Inspection method for semiconductor substrate, manufacturing method of semiconductor device and inspection device for semiconductor substrate | |
| Zhu et al. | Characterization and analysis on performance and avalanche reliability of SiC MOSFETs with varied JFET region width | |
| JP2018179618A (ja) | 半導体素子の検査装置 | |
| CN113410308B (zh) | 一种金属-氧化物半导体场效应晶体管的检测系统 | |
| JP6651966B2 (ja) | 評価方法、および、半導体装置の製造方法 | |
| JP5719182B2 (ja) | 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路 | |
| US9785182B2 (en) | Integrated electronic device including a temperature transducer | |
| US11500009B2 (en) | Testing apparatus, testing method, and manufacturing method | |
| US12007437B2 (en) | Test method | |
| US20230069188A1 (en) | Testing method and manufacturing method | |
| Boianceanu et al. | Design and operation of an integrated high-temperature measurement structure | |
| Costăchescu et al. | Energy capability improvement of large DMOS transistors by adaptive current redistribution | |
| JP2024064121A (ja) | 試験装置および試験方法 | |
| JP2018004258A (ja) | 検査装置 | |
| Obreja et al. | Semiconductor PN junction failure at operation near or in the breakdown region of the reverse IV characteristic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |