CN111628772B - 高速高精度时间域模数转换器 - Google Patents

Abstract

本发明公开了一种高速高精度时间域模数转换器，包括：Flash模块(1)，用于产生参考电压；VTC模块(2)，连接所述Flash模块(1)，用于对输入电压信号VIN进行采样并根据所述参考电压对所述输入电压信号VIN进行处理，得到第一时间信号；内插模块(3)，连接所述VTC模块(2)，用于细分所述第一时间信号，得到第二时间信号；时间域比较器模块(4)，连接所述内插模块(3)，用于对所述第二时间信号进行比较并输出温度计码；数字译码模块(5)，连接所述时间域比较器模块(4)，用于将所述温度计码转换成二进制码并输出。本发明提供的时间域模数转换器提高了ADC的速度降低了功耗，并且使得速度和功耗可控。

Description

高速高精度时间域模数转换器

技术领域

本发明属于集成电路技术领域，具体涉及一种高速高精度时间域模数转换器。

背景技术

模数转换器(Analog to DigitalConverter，ADC)，是把经过与标准量(或参考量)比较处理后的模拟量转换成以二进制数值表示的离散信号的转换器。随着集成电路技术的发展，对ADC的采样率和转换精度提出了更高的要求。在实际中，时间域ADC就是一种能够实现超高速ADC的新型ADC架构。

传统的时间域ADC主要采用环形振荡器，将输入电压直接量化为一个时间信号。

然而，随着采样速率的提高，环形振荡器的振荡频率直接影响了ADC的精度和速度；且由于采样周期的限制，最大输入电压信号所量化的时间必须小于ADC的量化周期，这样就对输入信号幅度和ADC的速度造成了限制。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种高速高精度时间域模数转换器。本发明要解决的技术问题通过以下技术方案实现：

一种高速高精度时间域模数转换器，包括：

Flash模块，用于产生参考电压；

VTC模块，连接所述Flash模块，用于对输入电压信号VIN进行采样并根据所述参考电压对所述输入电压信号VIN进行处理，得到第一时间信号；

内插模块，连接所述VTC模块，用于细分所述第一时间信号，得到第二时间信号；

时间域比较器模块，连接所述内插模块，用于对所述第二时间信号进行比较并输出温度计码；

数字译码模块，连接所述时间域比较器模块，用于将所述温度计码转换成二进制码并输出。

在本发明的一个实施例中，所述Flash模块包括两个Flash子模块，每个所述Flash子模块包括依次串联的电阻R0～Rn，所述电阻R0的一端连接参考电压HVREF，所述电阻Rn的一端连接参考电压LVREF，所述电阻Ri与Ri+1的公共端作为输出端连接所述VTC模块，其中，所述电阻R0～Rn的阻值满足R0＝Rn＝Rj/2，0≤i＜n，0＜j＜n，i、j、n均为整数。

在本发明的一个实施例中，所述VTC模块包括两个与所述Flash子模块对应连接的VTC子模块，每个所述VTC子模块包括n个VTC单元，其中，每个所述VTC单元的的输入端对应连接所述电阻Ri与Ri+1的公共端，每个所述VTC单元的的输出端连接所述内插模块。

在本发明的一个实施例中，所述VTC单元包括电容C、第一开关Φ1、第二开关Φ2、第三开关Φ3、第四开关Φ4、电流源IX以及第一反相器INV1，其中，

所述电容C的一端通过所述第一开关Φ1连接电压输入端VIN，所述电容C的另一端通过所述第二开关Φ2连接参考电压输入端VREF；

所述第三开关Φ3连接电压端VCOM以及所述电容C和所述第一开关Φ1的公共端；

所述电流源IX通过所述第四开关Φ4连接所述电容C和所述第二开关Φ2的公共端；

所述第一反相器INV1的输入端连接所述电容C、所述第二开关Φ2以及所述第四开关Φ4的公共端，所述反相器INV的输出端作为所述VTC单元的输出端连接所述内插模块。

在本发明的一个实施例中，所述内插模块包括两个与所述VTC子模块对应连接的内插子模块，每个所述内插子模块包括n-1个内插单元，其中，每个所述内插单元的输入端对应连接相邻两个所述VTC单元的输出端，所述内插单元的输出端连接所述时间域比较器模块。

在本发明的一个实施例中，所述内插单元包括m个级联的内插子单元，第一级内插子单元的输入端连接对应连接相邻两个所述VTC单元的输出端，第m级内插子单元的输出端连接所述时间域比较器模块；其中，第m级内插子单元包括2^m+1个内插电路，m≥1。

在本发明的一个实施例中，所述内插电路包括第二反相器INV2和第三反相器INV3，其中，所述第二反相器INV2的输出端和所述第三反相器INV3的输出端相连。

在本发明的一个实施例中，所述时间域比较器模块包括若干个时间域比较器，每个所述时间域比较器的输入端对应连接所述内插电路的输出端。

在本发明的一个实施例中，所述时间域比较器包括D触发器DFF，其中，所述D触发器的输入端和时钟信号输出端分别对应连接所述内插电路的输出端。

本发明的有益效果：

1、本发明提供的高速高精度时间域模数转换器将flash结构中的传统的比较器利用新型的VTC结构替代，提高了速度降低了功耗，并且使得速度和功耗可控；

2、本发明提供的高速高精度时间域模数转换器采用内插模块进一步提高了ADC的精度。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种高速高精度时间域ADC的结构示意图；

图2是本发明实施例提供的时间域ADC的电路结构图；

图3是本发明实施例提供的单个VTC单元的结构示意图；

图4是本发明实施例提供的一种VTC单元的实际应用电路结构图；

图5是本发明实施例提供的具有两级内插子单元的内插单元电路图；

图6是本发明实施例提供的时间域比较器电路图；

图7是本发明实施例提供的VX节点仿真波形图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1是本发明实施例提供的一种高速高精度时间域ADC的结构示意图，包括：

Flash模块1，用于产生参考电压；

VTC模块2，连接所述Flash模块1，用于对输入电压信号进行采样并根据所述参考电压对所述输入电压进行处理，得到第一时间信号；

内插模块3，连接所述VTC模块2，用于细分所述第一时间信号，得到第二时间信号；

时间域比较器模块4，连接所述内插模块3，用于对所述第二时间信号进行比较并输出温度计码；

数字译码模块5，连接所述时间域比较器模块4，用于将所述温度计码转换成二进制码并输出。

进一步地，所述Flash模块1包括两个Flash子模块，每个所述Flash子模块包括依次串联的电阻R0～Rn，所述电阻R0的一端连接参考电压HVREF，所述电阻Rn的一端连接参考电压LVREF，所述电阻Ri与Ri+1的公共端作为输出端连接所述VTC模块2，其中，所述电阻R0～Rn的阻值满足R0＝Rn＝Rj/2，0≤i＜n，0＜j＜n，i、j、n均为整数。

在本实施例中，选取n＝16，则由两个Flash子模块产生16对差分参考电压VREFN0～VREFN15和VREFP0～VREFP15。具体地，请参见图2，图2是本发明实施例提供的时间域ADC的电路结构图。

在本实施例中，所述VTC(Voltage to Time Converter，电压时间转换)模块2包括两个与所述Flash子模块对应连接的VTC子模块，每个所述VTC子模块包括n个VTC单元，其中，每个所述VTC单元的的输入端对应连接所述电阻Ri与Ri+1的公共端，每个所述VTC单元的的输出端连接所述内插模块3。

在本实施例中，两个Flash子模块产生16对参考电压，相应的，两个VTC子模块均设置16个VTC单元，其分别与参考电压VREFN0～VREFN15以及VREFP0～VREFP15对应连接。

进一步地，请参见图3，图3是本发明实施例提供的单个VTC单元的结构示意图，包括：所述VTC单元包括电容C、第一开关Φ1、第二开关Φ2、第三开关Φ3、第四开关Φ4、电流源IX以及第一反相器INV1，其中，

所述电容C的一端通过所述第一开关Φ1连接电压输入端VIN，所述电容C的另一端通过所述第二开关Φ2连接参考电压输入端VREF；

所述第三开关Φ3连接电压端VCOM以及所述电容C和所述第一开关Φ1的公共端；

所述电流源IX通过所述第四开关Φ4连接所述电容C和所述第二开关Φ2的公共端；

所述第一反相器INV1的输入端连接所述电容C、所述第二开关Φ2以及所述第四开关Φ4的公共端，所述反相器INV的输出端作为所述VTC单元的输出端连接所述内插模块3。

具体地，两个VTC子模块包括16个VTC单元，每个VTC单元包括1个惨开电压输入端VREF，16对参考电压输入端VREF对应连接16对参考电压VREFN0～VREFN15和VREFP0～VREFP15，输入电压信号VIN和VIP分别经过两个VTC子模块后输出16对时间信号，也即第一时间信号，其中一对可以表示为to0～to15。

在本实施例中，VTC单元的电路工作原理如下：

首先Φ1和Φ2导通，输入信号VIN(被采样信号)和flash电阻阵列产生的VREF参考电压联通电容两侧，此时电容左右两端的电压分别为VIN和VREF；接着Φ1和Φ2断开，Φ3和Φ4导通，电容左侧电压快速变为VCOM，由于电容上的电荷不能突变，所以VX节点的电压也会快速改变VIN-VCOM，变化为VREF-(VIN-VCOM)，此时VX节点的电压变化为VCOM+(VREF-VIN)。在电流源IX的作用下，VX节点电压从VCOM+(VREF-VIN)均匀下降产生斜坡电压，当电压下降越过反相器INV的反转阈值电压时，VTC就会输出一个向上的电压信号。值得一提的是，这里电流源IX可以控制斜坡电压信号的斜率，VCOM可以控制斜坡信号的下降起点，VCOM和IX协调可控制斜坡信号是否越过反相器阈值电压。相较于传统的VTC结构，此结构即简单又增加了可控性，可和flash结构结合，可同时起到采样电路，比较器，和VTC的作用，对提高ADC速度，降低ADC功耗起到十分积极作用。

进一步地，请参见图4，图4是本发明实施例提供的一种VTC单元的实际应用电路结构图，其中，第一开关Φ1、第二开关Φ2、第三开关Φ3和第四开关Φ4的导通与关断均由晶体管实现，电流源IX由Cascode(共源共栅结构)电流源实现。本实施例提供的VTC单元易于电路实现，方便用户选择。

本实施例提供的高速高精度时间域ADC利用flash ADC技术速度快的优点，将flash结构中的传统的比较器利用新型的VTC结构替代，提高了速度降低了功耗，并且使得速度和功耗可控。本发明通过将输入信号电平与flash电阻阵列的输出参考电压进行做差，再将误差抬高输入共模电压值，打开电流源进行放电产生起点不同的斜坡信号。斜坡信号的斜率由电流源控制，改变电流大小可以改变有效斜坡电压的个数。这里将反相器变为一种超高速比较器，斜坡信号不经过反相器翻转电平的信号不会造成后续电路的变化，这种方式不仅大大提高了电路的速度而且还大幅度减小了电路的功耗。

此外，VTC模块利用电荷泵技术，通过控制开关的导通和关断，操作电容上的电压，实现输入电压、参考电压和共模电压的数学运算，完成输入电压和电阻阵列输出参考电压的比较。不同输入电压会产生充电起始点不同的一簇时间信号，进而通过反相器产生不同脉宽的输出信号，完成电压信号到时间信号的转换。此外通过控制电流源的放电电流大小还可以控制输出端产生的斜坡信号的斜率，进而控制ADC的功耗和采样率。

进一步地，所述内插模块3包括两个与所述VTC子模块对应连接的内插子模块，每个所述内插子模块包括n-1个内插单元，其中，每个所述内插单元的输入端对应连接相邻两个所述VTC单元的输出端，所述内插单元的输出端连接所述时间域比较器模块4。

具体地，本实施例中每个内插子模块包括15个内插单元。

进一步地，所述内插单元包括m个级联的内插子单元，第一级内插子单元的输入端连接对应连接相邻两个所述VTC单元的输出端，第m级内插子单元的输出端连接所述时间域比较器模块4；其中，第m级内插子单元包括2^m+1个内插电路，m≥1。

具体地，内插子单元的电路原理如下：

首先两输入信号经过一次内插得到在两输入信号中间的内插信号，在通过输入信号经过反向器的信号与第一次内插得到的中间信号再进行第二次内插，至此得到5个等间隔的输出信号，再经过第三次、第四次……可以得到9、17……个等间隔输出信号。

在本实施例中，采用2级内插子单元的级联方式，则两输入信号经过两次内插得到5个等间隔输出信号。请参见图5，图5是本发明实施例提供的具有两级内插子单元的内插单元电路图，其中，V1～V5表示经过内插后输出的5个等间隔信号，则VTC模块的16对第一时间信号经过内插模块的细量化后，输出15组共61对差分信号，也即第二时间信号。

进一步地，所述内插电路包括第二反相器INV2和第三反相器INV3，其中，所述第二反相器INV2的输出端和所述第三反相器INV3的输出端相连。

本实施例将VTC量化出的较宽的时间信号通过内插电路进行细分，以此来提高整体ADC的精度。

进一步地，所述时间域比较器模块4包括若干个时间域比较器，每个所述时间域比较器的输入端对应连接所述内插电路的输出端。

具体地，在本实施例中，由两个内插子模块输出61对差分信号，则需要61个时间域比较器。

在本实施例中，时间域比较器可以采用D触发器来实现。具体地，请参见图6，图6是本发明实施例提供的时间域比较器电路图，所述时间域比较器包括D触发器DFF，其中，所述D触发器的输入端和时钟信号输出端分别对应连接所述内插电路的输出端。

具体地，时间域差分信号DN、DP分别接到D触发器的输入端和时钟信号端，当DN的上升沿超前DP上升沿时，因为此D触发器为时钟上升沿触发器件，所以DN上升沿到来时DP仍为低电平，故D触发器的输出DOUT为低电平，反之DP的上升沿超前DN，DOUT为一高电平，如此实现时间域比较器的功能。比较器模块的总体输出为一温度计码。

最后通过数字译码模块将温度计码译为二进制码作为ADC的整体输出。

在本实施例中，时间域差分信号DN、DP即为上级内插模块输出的多个内插信号V1、V2……。

本实施例通过时间域比较器来判断对应差分时间信号的相位关系，通过比较时间信号的相位关系进而得出其电压关系，进而确定输入信号电压值所属的电压区间，再通过数字译码模块输出对应的数字码，完成模拟信号到数字信号的转化，实现ADC的功能。

实施例二

为了进一步说明本发明的效果，下面对上述实施例一中图2提供的时间域ADC进行仿真实验。请参见图7，图7是本发明实施例提供的VX节点仿真波形图。

在本实施例中，为了更清楚的观察，只取了VTC16个输出中斜坡信号在反相器阈值电压附近的6个输出。由图7的仿真波形可知，在Φ3(或者Φ4)相位期间除vo4和vo5之外，其余斜坡信号均不会在Φ3相位越过反相器阈值电压，相应的反相器输出也只有to4和to5在Φ3相位发生电平翻转。Φ3相位期间，to4上面的信号全为低电平，to5下面的信号全为高电平。至此，此VTC电路产生了与输入信号密切相关的01跳变点和一个时间信号，01跳变点的产生可以在其后面加入温度计码译码电路进行译码，组成完整的ADC电路，产生量化的数字码；产生的时间信号可以在后面加入时间域的内插电路，进行进一步的细量化，实现更高精度的ADC。值得一提的是本发明提出的新型VTC结构对于实现更高精度的ADC有十分积极的作用，首先它结合flash结构进行了初步的量化得到的4位量化数字码，其次此结构可筛选“有用信号”，可将输入信号量化为一个很宽的时间信号，这大大提高了整体ADC的精度上限，而且降低了电路功耗。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种高速高精度时间域模数转换器，其特征在于，包括：

Flash模块(1)，用于产生参考电压；

VTC模块(2)，连接所述Flash模块(1)，用于对输入电压信号VIN进行采样并根据所述参考电压对所述输入电压信号VIN进行处理，得到第一时间信号；

内插模块(3)，连接所述VTC模块(2)，用于细分所述第一时间信号，得到第二时间信号；

时间域比较器模块(4)，连接所述内插模块(3)，用于对所述第二时间信号进行比较并输出温度计码；

数字译码模块(5)，连接所述时间域比较器模块(4)，用于将所述温度计码转换成二进制码并输出；

所述VTC模块(2)包括两个与Flash子模块对应连接的VTC子模块，每个所述VTC子模块包括n个VTC单元，其中，每个所述VTC单元的输入端对应连接电阻Ri与Ri+1的公共端，每个所述VTC单元的输出端连接所述内插模块(3)；

所述VTC单元包括电容C、第一开关Φ1、第二开关Φ2、第三开关Φ3、第四开关Φ4、电流源IX以及第一反相器INV1，其中，

所述电容C的一端通过所述第一开关Φ1连接电压输入端VIN，所述电容C的另一端通过所述第二开关Φ2连接参考电压输入端VREF；

所述第三开关Φ3连接电压端VCOM以及所述电容C和所述第一开关Φ1的公共端；

所述电流源IX通过所述第四开关Φ4连接所述电容C和所述第二开关Φ2的公共端；

所述第一反相器INV1的输入端连接所述电容C、所述第二开关Φ2以及所述第四开关Φ4的公共端，所述反相器INV的输出端作为所述VTC单元的输出端连接所述内插模块(3)；

所述Flash模块(1)包括两个Flash子模块，每个所述Flash子模块包括依次串联的电阻R0～Rn，所述电阻R0的一端连接参考电压HVREF，所述电阻Rn的一端连接参考电压LVREF，所述电阻Ri与Ri+1的公共端作为输出端连接所述VTC模块(2)，其中，所述电阻R0～Rn的阻值满足R0=Rn=Rj/2，0≤i＜n ，0＜j＜n，i、j、n均为整数。

2.根据权利要求1所述的高速高精度时间域模数转换器，其特征在于，所述内插模块(3)包括两个与所述VTC子模块对应连接的内插子模块，每个所述内插子模块包括n-1个内插单元，其中，每个所述内插单元的输入端对应连接相邻两个所述VTC单元的输出端，所述内插单元的输出端连接所述时间域比较器模块(4)。

3.根据权利要求2所述的高速高精度时间域模数转换器，其特征在于，所述内插单元包括m个级联的内插子单元，第一级内插子单元的输入端连接对应连接相邻两个所述VTC单元的输出端，第m级内插子单元的输出端连接所述时间域比较器模块(4)；其中，第m级内插子单元包括2^m+1个内插电路，m≥1。

4.根据权利要求3所述的高速高精度时间域模数转换器，其特征在于，所述内插电路包括第二反相器INV2和第三反相器INV3，其中，所述第二反相器INV2的输出端和所述第三反相器INV3的输出端相连。

5.根据权利要求4所述的高速高精度时间域模数转换器，其特征在于，所述时间域比较器模块(4)包括若干个时间域比较器，每个所述时间域比较器的输入端对应连接所述内插电路的输出端。

6.根据权利要求5所述的高速高精度时间域模数转换器，其特征在于，所述时间域比较器包括D触发器DFF，其中，所述D触发器的输入端和时钟信号输出端分别对应连接所述内插电路的输出端。