[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111540726A - 一种智能卡模块及智能卡模块过孔内镀层的电镀方法 - Google Patents

一种智能卡模块及智能卡模块过孔内镀层的电镀方法 Download PDF

Info

Publication number
CN111540726A
CN111540726A CN202010408159.2A CN202010408159A CN111540726A CN 111540726 A CN111540726 A CN 111540726A CN 202010408159 A CN202010408159 A CN 202010408159A CN 111540726 A CN111540726 A CN 111540726A
Authority
CN
China
Prior art keywords
gold
plating
layer
silver alloy
card module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010408159.2A
Other languages
English (en)
Inventor
任志军
赵嫚
刘玉宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Xinhenghui Electronics Technology Co ltd
Original Assignee
Shandong Xinhenghui Electronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Xinhenghui Electronics Technology Co ltd filed Critical Shandong Xinhenghui Electronics Technology Co ltd
Priority to CN202010408159.2A priority Critical patent/CN111540726A/zh
Publication of CN111540726A publication Critical patent/CN111540726A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/62—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

一种智能卡模块及智能卡模块过孔内镀层的电镀方法，属于IC卡领域。所述智能卡模块包括绝缘基板(1)、引线（3）、芯片（4）和接触块（5），接触块（5）的过孔（6）内设有镀层（7），镀层（7）包括沿远离接触块（5）方向依次设置的镍层、预镀金层和金银合金层，所述金银合金层中金的重量含量为70~90%。所述电镀方法为：1）前处理、2）镀镍、3）镀预镀金、4）镀金银合金，金银合金镀层中金含量在70~90%，该镀层改变了传统更换引线成分的方式，降低传统金镀层成本，保证较低接触电阻和较高可靠性同时提高焊接点拉力。

Description

一种智能卡模块及智能卡模块过孔内镀层的电镀方法
技术领域
一种智能卡模块及智能卡模块过孔内镀层的电镀方法，属于IC卡技术领域。
背景技术
近年来，IC卡的应用范围已不再局限于早期的通信领域，而广泛地应用于金融身份识别、社会保险、交通旅游、医疗卫生、政府行政、商品零售、休闲娱乐、学校管理及其它领域。智能卡主要为接触式和非接触式两种，其中接触式智能卡模块在载带的背面固定有芯片，正面设置有接触块，还设置有穿透载带的过孔，引线通过过孔连接芯片与接触块上的镀层。在进行读取时读取设备通过接触块与芯片实现连接并进行数据的交换。
现有技术的过孔内引线连接接触块的镀层普遍结构为铜层-镍层-预镀金层-金层，但是电镀金层成本高，为了补偿这种经济缺点有将金电镀层薄膜化的倾向，金电镀层开始薄膜化，但这样在电镀膜上容易产生针孔，则与金线键合的时候焊接拉力必然会下降；如果镀金层薄，则可能在键合时，表面涂覆的金被完全熔融，形成的是镍-金键合；如果金层没有薄至完全熔融，则既不完全形成金-金键合，也不完全形成镍金键合；另外，金层过薄会受到镍层平整度的影响，从而也会影响键合质量；再者金层过薄，对镍层的保护作用会下降，由于金原子半径大于镍原子，则薄金层金原子间的空隙更容易引入外界物质，导致镍被氧化，综合这些原因，再考虑到金本身耐磨性较差的特性，现在普遍采用的降低经济成本的薄膜化方式必然将会导致镀金层的焊接牢固性和信息交换可靠性都受到严重影响。
发明内容
本发明所要解决的技术问题是：克服现有技术的不足，提供一种智能卡模块以及一种智能卡模块过孔内镀层的电镀方法，以用金银合金代替智能卡模块过孔内金镀层，保证基本功能同时，提高焊接性能，降低智能卡模块生产成本。
本发明解决该技术问题所采用的技术方案是：一种智能卡模块，其特征在于：包括绝缘基板，在绝缘基板的一面固定有芯片，另一面设置有接触块，还设置有穿透绝缘基板的过孔，引线通过过孔连接芯片与接触块，过孔内的镀层包括沿远离接触块方向依次设置的镍层、预镀金层和金银合金层，引线连接金银合金层，所述金银合金层中金的重量含量为70~90%。
优选的，所述的镀层中金银合金层厚度为0.2~0.5μm。
优选的，所述的金银合金层中金的重量含量为75~80%。
一种智能卡模块过孔内镀层的电镀方法，改变传统金银合金仅在接触面作为装饰涂层的工艺，而将其转为功能层，并且不再采用将引线由金线改为合金线的方式控制成本，而是改变焊接层的方式；同时提供一种在智能卡模块过孔内镀层的电镀办法，电镀步骤为：
1）前处理，对焊接层铜表面使用除油粉进行清洗，除去表面上的油脂和杂质，对焊接表面的前处理能使镍更好的与铜面接触，电镀后结构更加牢固；
2）镀镍，在过孔内的接触块一侧形成镍层；
3）镀预镀金，在镍层上形成预镀金层；
4）镀金银合金，用镀金银合金药水在预镀金层上形成金银合金层，电镀条件为温度：10~70℃，PH：10~12，电流密度：0.1~4ASD，本申请中ASD为电镀业常用的电流密度单位：安倍／平方英尺。
其中，所述镀金银合金药水包括：主盐、配位剂、导电剂、光亮剂、湿润剂，溶剂为水。
其中，所述主盐为氰化金钾和氰化银钾的混合物，氰化金钾在镀金银合金电镀药水中的浓度为3~12g/L，氰化银钾在镀金银合金电镀药水中的浓度为0.5~4.0g/L。
其中，所述的配位剂为氰化钾或焦磷酸钾，氰化钾或焦磷酸钾在镀金银合金药水中的浓度为10～100g/L，游离的氰化钾或碳酸钾能将溶液中金离子和银离子立即被氰离子配合形成[Au(CN)2]-配离子和[Ag(CN)2]-配离子，并能提高阴极极化作用，使镀层结晶细致。
其中，所述的导电剂为碳酸钾，碳酸钾在镀金银合金药水中的浓度为10~30g/L，镀液导电性越好其分散能力越好，镀层厚度分布越均匀。
其中，所述的光亮剂为硒化物和聚乙烯亚胺的混合物，硒化物在镀金银合金药水中的浓度为1~10ppm；聚乙烯亚胺在镀金银合金药水中的浓度为0.5~3.0g/L，光亮剂的作用不再只是提高光泽度，而是利用其改善了金银合金表面普遍存在的粗糙不均匀现象，彻底解决了引线与金银合金焊接后由于表面的粗糙，而焊线拉力降低现象，增加了金银合金镀层与芯片连接的可靠性同时，硒化物是无机易还原的化合物，能有效促进银的沉积，使银的比例升高；如果只加入硒化物或硒化物过多，则会使金含量下降至影响电流，因此需加入聚乙烯亚胺，来促进金银共沉积，得到均一，晶粒细致的镀层，同时可扩大光亮区的电流范围，加快沉积速率，提高电流效率。
其中，所述的湿润剂为壬基酚聚氧乙烯醚，在镀金银合金药水中的浓度为0.01~1.00g/L，湿润剂的引入大大降低镀液的表面张力，使阴极表面形成的氢气小气泡附着力下降，不易滞留而及时排除，从而减少、消除气体针孔、麻点，增强电流与信息交换效率。
优选的，所述前处理步骤采用碱性除油粉，浓度为40~120g/L，温度为30~70℃，并使用活化盐对表面做活化处理，除掉表面的氧化物，浓度为50~120g/L，温度为20~40℃。
优选的，所述的镀镍步骤在过孔内的接触块一侧电镀3~16μm厚的镍层，电镀药水选用氨基磺酸镍、氯化镍、硼酸的混合物，氨基磺酸镍、氯化镍、硼酸在镀镍药水中的浓度分别为90~110g/L、10~15g/L、20~40g/L，溶剂为水，电镀要求为PH=3.5~4.0，温度为 55~65℃，电流密度控制在10~30ASD。
优选的，步骤3）所述的镀预镀金步骤，药水中金浓度1~4g/L，pH=3.6~4.2，温度40~50℃，电流密度0.1~1ASD。
优选的，步骤4）所述的光亮剂中硒化物为硒氰酸钾KSeCN。
与现有技术相比，本发明所具有的有益效果是：本发明用金银合金镀层代替传统金镀层，与其他合金相比金银合金具有较小的接触电阻，在银含量低的情况下，金银合金的接触电阻可以与金接近；金银合金中金的含量控制在70~90%，因为在氰化物溶液中，银很容易和金共沉积并形成固溶体，当镀层中银含量超过20%时，则会形成金银合金和银的共存体系，镀层易于变色，该发明所述金银比例则为保证镀层性质稳定且成分可控基础上，最大限度用银代替金以节约成本；并且银与镍不固溶，合金中银可以阻止镍向外扩散，同时金银合金镀层致密，孔隙率小，这样会阻止外界物质进入，提高耐蚀性；因为银的存在，焊接时镍不会向外扩散与金形成固溶体，这样与引线键合时不会因为镍-金固溶体的存在使可承受拉力降低；通过改变合金中比例可以节省成本同时，不同的拉应力可适用于更多环境，如耐弯折智能卡或高导电智能卡。
附图说明
图1为设有金银合金镀层的智能卡模块结构示意图。
其中：1、绝缘基板 ；2、封装胶； 3、引线 ；4、芯片 ；5、接触块 ；6、过孔； 7、镀层。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步详细说明，实施例1是本发明的最佳实施例，以下实施例中所用药水溶剂均为水，均在制备完成后测试前以封装胶2封装芯片，最终测试每个实施例所得到的多片智能卡模块。
实施例1
智能卡模块包括绝缘基板1，在绝缘基板1的一面固定有芯片4，另一面设置有接触块5，还设置有穿透绝缘基板1的过孔6，引线3通过过孔6连接芯片4与接触块5，过孔6内的镀层7包括沿远离接触块5方向依次设置的镍层、预镀金层和金银合金层，引线3连接金银合金层。本实施例中金银合金层镀层厚度为0.25~0.3μm，金占金银合金层镀层的重量比例为90%。
智能卡模块过孔内镀层的电镀方法，制备步骤：
1、前处理：对焊接面的铜面做除油处理，使用碱性除油粉，配制浓度为80g/L，温度为55℃，时间为20s；对除油后的铜面做活化处理，使用90g/L活化盐溶液，温度为30℃，时间为15s；
2、镀镍：在焊接层的铜面上电镀7-8μm厚的镍层，药水中各组分浓度为：氨基磺酸镍100g/L，氯化镍 13g/L，硼酸 37g/L ； PH=3.6，温度为60，电流密度控制在 20ASD。
3、镀预镀金：金浓度为2g/L，控制预镀金药水的 PH=3.8，温度 45℃ ；电流密度0.5ASD。
4、镀金银合金：
主盐：氰化金钾 6g/L，氰化银钾 0.5g/L；
配位剂：氰化钾 80g/L；
导电盐：碳酸钾 20g/L；
光亮剂：硒氰酸钾 3ppm，聚乙烯亚胺 1.5g/L ；
湿润剂：壬基酚聚氧乙烯醚 0.5g/L；
电镀条件为：温度：70℃，PH：11，电流密度：3 ASD。
实施例2
镀金银合金的智能卡模块，金银合金层镀层厚度为0.20~0.25μm，金占比例80%，制备步骤：
1~3步骤同实施例1；
4、镀金银合金：
主盐：氰化金钾 3g/L，氰化银钾 0.8g/L；
配位剂：焦磷酸钾 80g/L；
导电盐：碳酸钾 20g/L；
光亮剂：硒氰酸钾4ppm，聚乙烯亚胺 1.2g/L；
湿润剂：壬基酚聚氧乙烯醚 0.5g/L；
电镀条件为：温度：60℃，PH：10.5-11.5，电流密度：2.4ASD。
实施例3
镀金银合金的智能卡模块，金银合金层镀层厚度为0.25~0.3μm，金占比例85%，制备步骤：
1~3步骤同实施例1；
4、镀金银合金：
主盐：氰化金钾 6g/L，氰化银钾 1.0g/L；
配位剂：氰化钾 80g/L；
导电盐：碳酸钾 20g/L；
光亮剂：硒氰酸钾1ppm，聚乙烯亚胺 1.4g/L ；
湿润剂：壬基酚聚氧乙烯醚 0.5g/L；
电镀条件为：温度：63℃，PH： 11.5，电流密度：2.7ASD。
实施例4
镀金银合金的智能卡模块，金银合金层镀层厚度为0.25~0.3μm，金占比例80%，制备步骤：
1~3步骤同实施例1；
4、镀金银合金：
主盐：氰化金钾 8g/L，氰化银钾 1.6g/L；
配位剂：焦磷酸钾 80g/L；
导电盐：碳酸钾 20g/L；
光亮剂：硒氰酸钾4ppm，聚乙烯亚胺 1.2g/L；
湿润剂：壬基酚聚氧乙烯醚 0.5g/L；
电镀条件为：温度：60℃，PH：10.5-11.5，电流密度：2.4ASD。
实施例5
镀金银合金的智能卡模块，金银合金层镀层厚度为0.25~0.3μm，金占比例75%，制备步骤：
1~3步骤同实施例1；
4、镀金银合金：
主盐：氰化金钾 9g/L，氰化银钾 2g/L；
配位剂：氰化钾 80g/L；
导电盐：碳酸钾 20g/L；
光亮剂：硒氰酸钾5ppm，聚乙烯亚胺 1g/L；
湿润剂：壬基酚聚氧乙烯醚 0.5g/L；
电镀条件为：温度：35℃，PH：10.5-11.5，电流密度：2ASD。
对比例1
镀金银合金的智能卡模块，金银合金层镀层厚度为0.4~0.45μm，金占比例65%，制备步骤：
1~3步骤同实施例1；
4、镀金银合金：
主盐：氰化金钾9g/L，氰化银钾3g/L；
配位剂：氰化钾 80g/L；
导电盐：碳酸钾 20g/L；
光亮剂：硒氰酸钾 6ppm，聚乙烯亚胺 0.8g/L；
湿润剂：壬基酚聚氧乙烯醚 0.5g/L；
电镀条件为：温度：57℃，PH：10.5-11.5，电流密度：2ASD。
对比例2
镀金层的智能卡模块，镀金层厚度为0.25-0.3μm，制备步骤：
1~4步骤同实施例仅将镀金银合金层改为传统镀金层。
对以上每一实施例得到的若干片智能卡模块检测，结果如表1所示，所做的性能测试为接触电阻测量和与金丝键合的焊线拉力测试，测试结构中的焊点拉力为若干片智能卡模块的试验结果分布范围：
Figure DEST_PATH_IMAGE001
由上表可以看出，虽然金银合金层代替金层接触电阻会稍有上升，但由实施例1～3与对比例1～2对比可以看出：通过提高氰化金钾或聚乙烯亚胺含量来改变最终合金中金含量，虽然接触电阻提高了5～11mΩ，但成本可以获得普遍的降低，并且在实施例1、3、4条件下第二焊点平均拉应力能得到较大提高。
根据实施例3~5性能测试结果，合金层厚度与银占比会影响接触电阻，但在本发明所述条件内，依然在可接受范围，并且可以通过控制硒化物与聚乙烯亚胺配比来控制金银各自含量，以实现控制第二焊点拉力与成本，适应不同环境的应用，如耐弯折智能卡与快速信息传递智能卡。
以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。

Claims (8)

1.一种智能卡模块，其特征在于：包括绝缘基板（1），在绝缘基板（1）的一面固定有芯片（4），另一面设置有接触块（5），还设置有穿透绝缘基板（1）的过孔（6），引线（3）通过过孔（6）连接芯片（4）与接触块（5），过孔（6）内的镀层（7）包括沿远离接触块（5）方向依次设置的镍层、预镀金层和金银合金层，引线（3）连接金银合金层，所述金银合金层中金的重量含量为70~90%。
2.根据权利要求1所述的一种智能卡模块，其特征在于：所述的镀层（7）中金银合金层厚度为0.2~0.5μm。
3.根据权利要求1所述的一种智能卡模块，其特征在于：所述的金银合金层中金的重量含量为75~80%。
4.一种权利要求1~3任一项所述的智能卡模块过孔内镀层的电镀方法，其特征在于：包括以下步骤：
1）前处理；
2）镀镍，在过孔（6）内的接触块（5）一侧形成镍层；
3）镀预镀金，在镍层上形成预镀金层；
4）镀金银合金，用镀金银合金药水在预镀金层上形成金银合金层，电镀条件为温度：10~70℃，PH：10~12，电流密度：0.1~4ASD；
其中，所述镀金银合金药水包括：主盐、配位剂、导电剂、光亮剂、湿润剂，溶剂为水；
其中，所述主盐为氰化金钾和氰化银钾的混合物，氰化金钾在镀金银合金药水中的浓度为3~12g/L，氰化银钾在镀金银合金药水中的浓度为0.5~4.0g/L；
其中，所述的配位剂为氰化钾或焦磷酸钾，氰化钾或焦磷酸钾在镀金银合金药水中的浓度为10～100g/L；
其中，所述的导电剂为碳酸钾，碳酸钾在镀金银合金药水中的浓度为10~30g/L；
其中，所述的光亮剂为硒化物和聚乙烯亚胺的混合物，硒化物在镀金银合金药水中的浓度为1~10ppm；聚乙烯亚胺在镀金银合金药水中的浓度为0.5~3.0g/L；
其中，所述的湿润剂为壬基酚聚氧乙烯醚，在镀金银合金药水中的浓度为0.01~1.00g/L。
5.根据权利要求4所述的一种智能卡模块过孔内镀层的电镀方法，其特征在于：步骤1）所述的前处理具体方法是：对过孔内接触块表面使用40~120g/L碱性除油粉进行清洗，温度为30~70℃，除去表面上的油脂和杂质，并使用活化盐对接触块表面做活化处理，除掉表面的氧化物，活化盐的浓度为50~120g/L，温度为20~40℃。
6.根据权利要求4所述的一种智能卡模块过孔内镀层的电镀方法，其特征在于：步骤2）所述的镀镍具体方法是：在过孔内的接触块一侧表面上电镀3~16μm镍层，电镀药水选用氨基磺酸镍、氯化镍、硼酸的混合物，氨基磺酸镍、氯化镍、硼酸在镀镍药水中的浓度分别为90~110g/L、10~15g/L、20~40g/L，溶剂为水，电镀要求为PH=3.5~4.0，温度为 55~65℃，电流密度控制在 10~30ASD。
7.根据权利要求4所述的一种智能卡模块过孔内镀层的电镀方法，其特征在于：步骤3）所述的镀预镀金步骤，药水中金浓度1~4g/L，pH=3.6~4.2，温度40~50℃，电流密度0.1~1ASD。
8.根据权利要求4所述的一种智能卡模块过孔内镀层的电镀方法，其特征在于：步骤4）所述的光亮剂中硒化物为硒氰酸钾KSeCN。
CN202010408159.2A 2020-05-14 2020-05-14 一种智能卡模块及智能卡模块过孔内镀层的电镀方法 Pending CN111540726A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010408159.2A CN111540726A (zh) 2020-05-14 2020-05-14 一种智能卡模块及智能卡模块过孔内镀层的电镀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010408159.2A CN111540726A (zh) 2020-05-14 2020-05-14 一种智能卡模块及智能卡模块过孔内镀层的电镀方法

Publications (1)

Publication Number Publication Date
CN111540726A true CN111540726A (zh) 2020-08-14

Family

ID=71980595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010408159.2A Pending CN111540726A (zh) 2020-05-14 2020-05-14 一种智能卡模块及智能卡模块过孔内镀层的电镀方法

Country Status (1)

Country Link
CN (1) CN111540726A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112251783A (zh) * 2020-10-31 2021-01-22 山东新恒汇电子科技有限公司 一种智能卡模块焊接孔内电镀的工艺
CN117802543A (zh) * 2024-01-10 2024-04-02 深圳市联合蓝海应用材料科技股份有限公司 用于制备耐磨抗氧化镀层的金银电镀液、电镀方法及产品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290963A (zh) * 1999-10-01 2001-04-11 三星航空产业株式会社 引线框架及其电镀方法
CN1477922A (zh) * 2002-04-09 2004-02-25 ���ǵ�����ʽ���� 用于模块化印刷电路板表面处理的合金镀液
CN103474408A (zh) * 2013-09-26 2013-12-25 辽宁凯立尔电子科技有限公司 一种表面有镀金层的金银合金键合丝及其制备方法
CN104485317A (zh) * 2014-12-24 2015-04-01 恒汇电子科技有限公司 一种ic封装载带及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290963A (zh) * 1999-10-01 2001-04-11 三星航空产业株式会社 引线框架及其电镀方法
CN1477922A (zh) * 2002-04-09 2004-02-25 ���ǵ�����ʽ���� 用于模块化印刷电路板表面处理的合金镀液
CN103474408A (zh) * 2013-09-26 2013-12-25 辽宁凯立尔电子科技有限公司 一种表面有镀金层的金银合金键合丝及其制备方法
CN104485317A (zh) * 2014-12-24 2015-04-01 恒汇电子科技有限公司 一种ic封装载带及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112251783A (zh) * 2020-10-31 2021-01-22 山东新恒汇电子科技有限公司 一种智能卡模块焊接孔内电镀的工艺
CN117802543A (zh) * 2024-01-10 2024-04-02 深圳市联合蓝海应用材料科技股份有限公司 用于制备耐磨抗氧化镀层的金银电镀液、电镀方法及产品

Similar Documents

Publication Publication Date Title
Christie et al. Gold electrodeposition within the electronics industry
US7808109B2 (en) Fretting and whisker resistant coating system and method
CN100359657C (zh) 键合线和使用该键合线的集成电路装置
CN111540726A (zh) 一种智能卡模块及智能卡模块过孔内镀层的电镀方法
CN101595248B (zh) Sn-B电镀液以及使用该电镀液的电镀方法
CN108122877A (zh) 薄金铜合金线及其制造方法
CN102332439B (zh) 一种具有防氧化层的铜基键合丝加工工艺
KR20140111506A (ko) 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법
US20050249969A1 (en) Preserving solderability and inhibiting whisker growth in tin surfaces of electronic components
WO2007102644A1 (en) Method of forming triple palladium- palladium-gold plating layer on high-density printed circuit board for solving the thickness deviation of plating and printed circuit board produced thereby
US6767392B2 (en) Displacement gold plating solution
US20080261071A1 (en) Preserving Solderability and Inhibiting Whisker Growth in Tin Surfaces of Electronic Components
CN112251783B (zh) 一种智能卡模块焊接孔内电镀的工艺
CN118398588B (zh) 一种用于半导体器件的金银合金结构及其制备方法
EP4141148A1 (en) Electrolytic nickel plating surface modifier and electrolytic nickel plating solution comprising same
US8603643B2 (en) Electronic component having tin rich deposit layer and the process for depositing the same
KR100679798B1 (ko) 커넥터용 접속단자 및 그 표면 처리 방법
US5779873A (en) Electroplating of nickel on nickel ferrite devices
CN213458110U (zh) 一种智能卡模块焊接孔内镀层结构
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
CN213123063U (zh) 一种智能卡模块
US6533849B1 (en) Electroless gold plated electronic components and method of producing the same
JPH043041B2 (zh)
CN216087117U (zh) 一种降低成本的印刷线路板镍合金多层镀金
Christie Electroplating in the Electronics Industry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 255088 No. 187 middle run road, hi tech Zone, Zibo, Shandong

Applicant after: New Henghui Electronics Co.,Ltd.

Address before: 255088 No. 187 middle run road, hi tech Zone, Zibo, Shandong

Applicant before: SHANDONG XINHENGHUI ELECTRONICS TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20200814

RJ01 Rejection of invention patent application after publication