[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111490326A - 巴伦器件及差分移相器 - Google Patents

巴伦器件及差分移相器 Download PDF

Info

Publication number
CN111490326A
CN111490326A CN202010600912.8A CN202010600912A CN111490326A CN 111490326 A CN111490326 A CN 111490326A CN 202010600912 A CN202010600912 A CN 202010600912A CN 111490326 A CN111490326 A CN 111490326A
Authority
CN
China
Prior art keywords
coupled
nmos transistor
nmos
source
amplifying unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010600912.8A
Other languages
English (en)
Inventor
刘玄鹤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN202010600912.8A priority Critical patent/CN111490326A/zh
Publication of CN111490326A publication Critical patent/CN111490326A/zh
Priority to US17/011,442 priority patent/US11552604B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/42—Circuits specially adapted for the purpose of modifying, or compensating for, electric characteristics of transformers, reactors, or choke coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种巴伦器件及差分移相器，属于通信技术领域，巴伦器件包括：第一主线圈、第一次线圈、第二主线圈及第二次线圈，其中：第一主线圈，第一端输入第一差分信号，第二端输出第一同相分量；第一次线圈，与第一主线圈对应，第一端输出与第一同相分量正交的第一正交分量，第二端与交流地耦接；第二主线圈，第一端输入第二差分信号，第二端输出第二同相分量；第二次线圈，与第二主线圈对应，第一端输出与第二同相分量正交的第二正交分量，第二端与交流地耦接；两个差分信号之间的相位差为180°，两个同相分量的相位差为180°，两个正交分量的相位差为180°。上述方案应用在通信终端中，能够解决差分移相器中巴伦器件的个数较多的技术问题。

Description

巴伦器件及差分移相器
技术领域
本发明涉及通信技术领域，尤其涉及一种巴伦器件及差分移相器。
背景技术
现有技术中，有源差分移相器通过两个巴伦器件将两路差分信号转换成四路正交差分信号，再将四路正交差分信号转换成正交的两路差分信号。由于使用了两个巴伦器件，且巴伦器件的尺寸与工作频率对应的波长相关，因此，巴伦器件会占用较大的电路面积。
发明内容
本发明实施例解决的是如何降低电路中巴伦器件的个数。
为解决上述技术问题，本发明实施例提供一种巴伦器件，包括：第一主线圈、第一次线圈、第二主线圈以及第二次线圈，其中：所述第一主线圈，第一端输入第一差分信号，第二端输出与所述第一差分信号对应的第一同相分量；所述第一次线圈，与所述第一主线圈对应，第一端输出与所述第一同相分量正交的第一正交分量，第二端与交流地耦接；所述第二主线圈，第一端输入第二差分信号，第二端输出与所述第二差分信号对应的第二同相分量；所述第二次线圈，与所述第二主线圈对应，第一端输出与所述第二同相分量正交的第二正交分量，第二端与所述交流地耦接；所述第一差分信号与所述第二差分信号的相位差为180°，所述第一同相分量与所述第二同相分量的相位差为180°，所述第一正交分量与所述第二正交分量的相位差为180°。
本发明实施例还提供了一种差分移相器，包括上述所述的巴伦器件、同相分量增益放大器、正交分量增益放大器以及变压器，其中：所述同相分量增益放大器，第一输入端输入所述第一同相分量，第二输入端输入所述第二同相分量，且：其两个输出端中的一个与所述变压器主线圈的第一端耦接，另一个与所述变压器主线圈的第二端耦接；所述正交分量增益放大器，第一输入端输入所述第一正交分量，第二输入端输入所述第二正交分量，且：其两个输出端中的一个与所述变压器主线圈的第一端耦接，另一个与所述变压器主线圈的第二端耦接；所述变压器的次级线圈适于输出移相信号；所述变压器主线圈的第一端的输入信号与所述变压器主线圈的第二端的输入信号正交。
可选的，所述同相分量增益放大器，包括以下至少一个：第一放大单元，第二放大单元，其中：所述第一放大单元，第一输入端输入所述第一同相分量，第二输入端输入所述第二同相分量，第一输出端与所述变压器主线圈的第二端耦接，第二输出端与所述变压器主线圈的第一端耦接；所述第二放大单元，第一输入端输入所述第一同相分量，第二输入端输入所述第二同相分量，第一输出端与所述变压器主线圈的第一端耦接，第二输出端与所述变压器主线圈的第二端耦接。
可选的，所述同相分量增益放大器，还包括：第一增益控制单元；当所述同相分量增益放大器包括所述第一放大单元时，所述第一增益控制单元的输出端与所述第一放大单元的电源端耦接，所述第一增益控制单元的输入端适于输入同相分量增益系数；当所述同相分量增益放大器包括所述第二放大单元时，所述第一增益控制单元的输出端与所述第二放大单元的电源端耦接，所述第一增益控制单元的输入端适于输入所述同相分量增益系数；当所述同相分量增益放大器包括所述第一放大单元以及所述第二放大单元时，所述第一增益控制单元的输出端分别与所述第一放大单元的电源端、所述第二放大单元的电源端耦接，所述第一增益控制单元的输入端适于输入所述同相分量增益系数。
可选的，当所述同相分量增益放大器仅包括所述第一放大单元时，所述第一放大单元包括：第一NMOS管、第二NMOS管，其中：所述第一NMOS管，栅极输入所述第一同相分量，源极与直流地耦接，漏极为所述第一放大单元的第二输出端；所述第二NMOS管，栅极输入所述第二同相分量，源极与直流地耦接，漏极为所述第一放大单元的第一输出端。
可选的，所述第一增益控制单元，包括：第三NMOS管以及第四NMOS管，其中：所述第三NMOS管，漏极与所述第一NMOS管的源极、第二NMOS管的源极耦接，栅极输入预设的偏置电压，源极与所述第四NMOS管的漏极耦接；所述第四NMOS管，栅极输入所述同相分量增益系数，源极与所述直流地耦接。
可选的，当所述同相分量增益放大器仅包括所述第二放大单元时，所述第二放大单元包括：第五NMOS管以及第六NMOS管，其中：所述第五NMOS管，栅极输入所述第一同相分量，源极与直流地耦接，漏极为所述第二放大单元的第一输出端；所述第六NMOS管，栅极输入所述第二同相分量，源极与直流地耦接，漏极为所述第二放大单元的第二输出端。
可选的，所述第一增益控制单元，包括：第四NMOS管以及第七NMOS管，其中：所述第七NMOS管，漏极与所述第五NMOS管的源极、第六NMOS管的源极耦接，栅极输入预设的偏置电压，源极与所述第四NMOS管的漏极耦接；所述第四NMOS管，栅极输入所述同相分量增益系数，源极与所述直流地耦接。
可选的，所述同相分量增益放大器包括所述第一放大单元以及所述第二放大单元，其中：所述第一放大单元包括：第一NMOS管、第二NMOS管；所述第一NMOS管的栅极输入所述第一同相分量，源极与直流地耦接，漏极为所述第一放大单元的第二输出端；所述第二NMOS管，栅极输入所述第二同相分量，源极与直流地耦接，漏极为所述第一放大单元的第一输出端；所述第二放大单元包括：第五NMOS管以及第六NMOS管；所述第五NMOS管，栅极输入所述第一同相分量，源极与直流地耦接，漏极为所述第二放大单元的第一输出端；所述第六NMOS管，栅极输入所述第二同相分量，源极与直流地耦接，漏极为所述第二放大单元的第二输出端。
可选的，所述第一增益控制单元，包括：第三NMOS管、第四NMOS管、第七NMOS管、第一开关电路、第二开关电路第三开关电路以及第四开关电路，其中：所述第三NMOS管，漏极与所述第一NMOS管的源极、所述第二NMOS管的源极耦接，栅极与所述第一开关电路的第一端、所述第二开关电路的第一端耦接，源极与所述第四NMOS管的漏极耦接；所述第七NMOS管，漏极与所述第五NMOS管的源极、所述第六NMOS管的源极耦接，栅极与所述第三开关电路的第一端、所述第四开关电路的第一端耦接，源极与所述第四NMOS管的漏极耦接；所述第四NMOS管，栅极输入所述同相分量增益系数，源极与所述直流地耦接；所述第一开关电路，第二端输入预设的偏置电压；所述第二开关电路，第二端与所述直流地耦接；所述第三开关电路，第二端与所述直流地耦接；所述第四开关电路，第二端输入所述偏置电压。
可选的，所述正交分量增益放大器，包括以下至少一个：第三放大单元、第四放大单元，其中：所述第三放大单元，第一输入端输入所述第一正交分量，第二输入端输入所述第二正交分量，第一输出端与所述变压器主线圈的第二端耦接，第二输出端与所述变压器主线圈的第一端耦接；所述第四放大单元，第一输入端输入所述第一正交分量，第二输入端输入所述第二正交分量，第一输出端与所述变压器主线圈的第一端耦接，第二输出端与所述变压器主线圈的第二端耦接。
可选的，所述正交分量增益放大器，还包括：第二增益控制单元；当所述正交分量增益放大器包括所述第三放大单元时，所述第二增益控制单元的输出端与所述第三放大单元的电源端耦接，所述第二增益控制单元的输入端适于输入正交分量增益系数；当所述正交分量增益放大器包括所述第四放大单元时，所述第二增益控制单元的输出端与所述第四放大单元的电源端耦接，所述第二增益控制单元的输入端适于输入所述正交分量增益系数；当所述正交分量增益放大器包括所述第三放大单元以及所述第四放大单元时，所述第二增益控制单元的输出端分别与所述第三放大单元的电源端、所述第四放大单元的电源端耦接，所述第二增益控制单元的输入端适于输入所述正交分量增益系数。
可选的，当所述正交分量增益放大器仅包括第三放大单元时，所述第三放大单元包括：第八NMOS管、第九NMOS管，其中：所述第八NMOS管，栅极输入所述第一正交分量，源极与直流地耦接，漏极为所述第三放大单元的第二输出端；所述第九NMOS管，栅极输入所述第二正交分量，源极与直流地耦接，漏极为所述第三放大单元的第一输出端。
可选的，所述第二增益控制单元，包括：第十NMOS管以及第十一NMOS管，其中：所述第十NMOS管，漏极与所述第八NMOS管的源极、所述第十一NMOS管的源极耦接，栅极输入预设的偏置电压，源极与所述第十一NMOS管的漏极耦接；所述第十一NMOS管，栅极输入所述正交分量增益系数，源极与所述直流地耦接。
可选的，当所述正交分量增益放大器仅包括第四放大单元时，所述第四放大单元包括：第十二NMOS管以及第十三NMOS管其中：所述第十二NMOS管，栅极输入所述第一正交分量，源极与直流地耦接，漏极为所述第四放大单元的第一输出端；所述第十三NMOS管，栅极输入所述第二正交分量，源极与直流地耦接，漏极为所述第四放大单元的第二输出端。
可选的，所述第二增益控制单元，包括：第十一NMOS管以及第十四NMOS管，其中：所述第十四NMOS管，漏极与所述第十二NMOS管的源极、第十三NMOS管的源极耦接，栅极输入预设的偏置电压，源极与所述第十一NMOS管的漏极耦接；所述第十一NMOS管，栅极输入所述正交分量增益系数，源极与所述直流地耦接。
可选的，所述正交分量增益放大器包括所述第三放大单元以及所述第四放大单元，其中：所述第三放大单元包括第八NMOS管以及第九NMOS管；所述第八NMOS管，栅极输入所述第一正交分量，源极与直流地耦接，漏极为所述第三放大单元的第二输出端；所述第九NMOS管，栅极输入所述第二正交分量，源极与直流地耦接，漏极为所述第三放大单元的第一输出端；所述第四放大单元包括第十二NMOS管以及第十三NMOS管；所述第十二NMOS管，栅极输入所述第一正交分量，源极与直流地耦接，漏极为所述第四放大单元的第一输出端；所述第十三NMOS管，栅极输入所述第二正交分量，源极与直流地耦接，漏极为所述第四放大单元的第二输出端。
可选的，所述第二增益控制单元，包括：第十NMOS管、第十一NMOS管、第十四NMOS管、第五开关电路、第六开关电路第七开关电路以及第八开关电路，其中：所述第十NMOS管，漏极与所述第八NMOS管的源极、所述第九NMOS管的源极耦接，栅极与所述第五开关电路的第一端、所述第六开关电路的第一端耦接，源极与所述第十一NMOS管的漏极耦接；所述第十四NMOS管，漏极与所述第十二NMOS管的源极、所述第十三NMOS管的源极耦接，栅极与所述第七开关电路的第一端、所述第八开关电路的第一端耦接，源极与所述第十一NMOS管的漏极耦接；所述第十一NMOS管，栅极输入所述同相分量增益系数，源极与所述直流地耦接；所述第五开关电路，第二端输入预设的偏置电压；所述第六开关电路，第二端与所述直流地耦接；所述第七开关电路，第二端与所述直流地耦接；所述第八开关电路，第二端输入所述偏置电压。
可选的，所述变压器主线圈的中心点连接有直流电压源。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
巴伦器件包括第一主线圈、第一次线圈、第二主线圈以及第二次线圈。第一主线圈的第一端输入第一差分信号，其第二端输出第一差分信号对应的第一同相分量，第一次线圈的第一端输出与第一差分信号对应的第一正交分量；第二主线圈的第一端输入第二差分信号，其第二端输出第二差分信号对应的第二同相分量，第二次线圈的第二端输出与第二同相分量对应的第二正交分量。可见，一个巴伦器件实现了四个正交差分信号的输出，因此能够有效降低差分移相器中巴伦器件的个数。
进一步，通过设置第一增益控制单元和第二增益控制单元，分别调整同相分量的放大增益系数以及正交分量的放大增益系数，进而对同相分量增益放大器的增益与输出相位进行调整、对正交分量增益放大器的增益与输出相位进行调整，实现360°的相位变化。
附图说明
图1是现有的一种有源差分移相器的电路结构图；
图2是本发明实施例中的一种巴伦器件的电路结构图；
图3是本发明实施例中的一种差分移相器的电路结构图。
具体实施方式
参照图1，给出了现有的一种有源差分移相器的电路结构图。现有技术中，有源差分移相器使用两个巴伦器件（Balun1、Balun2），将两路差分信号Rfin+、Rfin-转换成四路正交差分信号（I+、I-、Q+、Q-），并分别输出至两个可变差分放大器（VGA1、VGA2），由可变差分放大器分别对输入的正交差分信号进行相应的放大，并输入至变压器的主线圈，K为变压器的变压比，变压器的次级线圈承载有负载Zload。
由图1可见，现有技术中，有源差分移相器通过两个巴伦器件将两路差分信号转换成四路正交差分信号，再将四路正交差分信号转换成正交的两路差分信号。由于使用了两个巴伦器件，且巴伦器件的尺寸与工作频率对应的波长相关，因此，巴伦器件会占用较大的面积。
在本发明实施例中，巴伦器件包括第一主线圈、第一次线圈、第二主线圈以及第二次线圈。第一主线圈的第一端输入第一差分信号，其第二端输出第一差分信号对应的第一同相分量，第一次线圈的第一端输出与第一差分信号对应的第一正交分量；第二主线圈的第一端输入第二差分信号，其第二端输出第二差分信号对应的第二同相分量，第二次线圈的第二端输出与第二同相分量对应的第二正交分量。可见，一个巴伦器件实现了四个正交差分信号的输出，因此能够有效降低差分移相器中巴伦器件的个数。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图2，给出了本发明实施例提供的一种巴伦器件。
在本发明实施例中，巴伦器件包括第一主线圈L1、第一次线圈L2、第二主线圈L3以及第二次线圈L4，其中：
第一主线圈L1的第一端输入第一差分信号IN+In+，第一主线圈L1的第二端输出与第一差分信号IN+对应的第一同相分量I+；
第一次线圈L2与第一主线圈L1对应，第一次线圈L2的第一端输出与第一同相分量I+正交的第一正交分量Q+，第一次线圈L2的第二端与交流地耦接；
第二主线圈L3的第一端输入第二差分信号IN-IN-，第二主线圈L3的第二端输出第二差分信号IN-对应的第二同相分量I-I-；
第二次线圈L4与第二主线圈L3对应，第二次线圈L4的第一端输出与第二同相分量I-正交的第二正交分量Q-，第二次线圈L4的第二端与交流地耦接。
图2中，G、S为接口，G为地，S为信号输入接口。
在具体实施中，第一差分信号IN+与第二差分信号IN-的相位差为180°，第一同相分量I+与第二同相分量I-的相位差为180°，第一正交分量Q+与第二正交分量Q-的相位差为180°。
在具体实施中，第一差分信号IN+与第二差分信号IN-可以是由一个单端信号进行差分转换后得到。具体的单端信号转换为差分信号的原理及电路结构可以参照现有技术，此处不做赘述。
在本发明实施例中，第一差分信号IN+的相位可以为0°，则对应的第二差分信号IN-的相位可以为-180°。与第一差分信号IN+对应的第一同相分量I+的相位为0°，与第一同相分量I+正交的第一正交分量Q+的相位为90°。与第二差分信号IN-对应的第二同相分量I-的相位为-180°，与第二同相分量I-正交的第二正交分量Q-的相位为-90°。
参照图3，给出了本发明实施例中的一种差分移相器的结构示意图。下面对本发明实施例中提供的差分移相器进行详细说明。需要说明的是，图3中并没有示出本发明上述实施例中提供的巴伦器件，仅示出了上述实施例中提供的巴伦器件的信号输出与同相分量增益放大器31、正交分量增益放大器32之间的关系。
在具体实施中，差分移相器可以包括巴伦器件、同相分量增益放大器31、正交分量增益放大器32以及变压器，其中：
同相分量增益放大器31的第一输入端输入第一同相分量I+，同相分量增益放大器31的第二输入端输入第二同相分量I-，且：同相分量增益放大器31的两个输出端中的一个与变压器主线圈L5的第一端O+O+耦接，另一个与变压器主线圈L5的第二端O-O-耦接；
正交分量增益放大器32的第一输入端输入第一正交分量Q+，正交分量增益放大器32的第二输入端输入第二正交分量Q-，且：正交分量增益放大器32的两个输出端中的一个与变压器主线圈L5的第一端O+耦接，另一个与变压器主线圈L5的第二端O-耦接；
变压器的次级线圈L6适于输出移相信号，移相信号可以为正交的两路差分信号。
在具体实施中，变压器主线圈L5的第一端O+的输入信号与变压器主线圈L5的第二端O-的输入信号是正交的。在本发明实施例中，正交可以是指两个输入信号之间的相位差为90°。
在具体实施中，同相分量增益放大器31可以仅包括第一放大单元。第一放大单元的第一输入端可以输入第一同相分量I+，第一放大单元的第二输入端可以输入第二同相分量I-，第一放大单元的第一输出端可以与变压器主线圈L5的第二端O-耦接，第一放大单元的第二输出端可以与变压器主线圈L5的第一端O+耦接。
在具体实施中，当第一增益控制单元仅包括第一放大单元时，第一放大单元可以包括：第一NMOS管N1、第二NMOS管N2，其中：
第一NMOS管N1的栅极输入第一同相分量I+，第一NMOS管N1的源极与直流地耦接，第一NMOS管N1的漏极为第一放大单元的第二输出端；
第二NMOS管N2的栅极输入所述第二同相分量I-，第二NMOS管N2的源极与直流地耦接，第二NMOS管N2的漏极为第一放大单元的第一输出端。
参照图3，当第一增益控制单元仅包括第一放大单元时，第一增益控制单元中仅包括第一NMOS管N1以及第二NMOS管N2，其余的元器件可以视为不存在。
在具体实施中，同相分量增益放大器31可以仅包括第二放大单元。第二放大单元的第一输入端可以输入第一同相分量I+，第二放大单元的第二输入端可以输入第二同相分量I-，第二放大单元的第一输出端可以与变压器主线圈L5的第一端O+耦接，第二放大单元的第二输出端可以与变压器主线圈L5的第二端O-耦接。
在具体实施中，当第一增益控制单元仅包括第二放大单元时，第二放大单元可以包括：第五NMOS管N5、第六NMOS管N6，其中：
第五NMOS管N5的栅极输入第一同相分量I+，第五NMOS管N5的源极与直流地耦接，第五NMOS管N5的漏极为第二放大单元的第一输出端；
第六NMOS管N6的栅极输入所述第二同相分量I-，第六NMOS管N6的源极与直流地耦接，第六NMOS管N6的漏极为第二放大单元的第二输出端。
参照图3，当第一增益控制单元仅包括第二放大单元时，第一增益控制单元中仅包括第五NMOS管N5以及第六NMOS管N6，其余的元器件可以视为不存在。
在具体实施中，第一增益控制单元还可以同时包括第一放大单元以及第二放大单元。参照图3，第一放大单元可以包括第一NMOS管N1以及第二NMOS管N2，第二放大单元可以包括第五NMOS管N5以及第六NMOS管N6。第一放大单元的具体电路结构可以参照上述关于第一放大单元的描述，第二放大单元的具体电路结构可以参照上述关于第二放大单元的描述。
在具体实施中，同相分量增益放大器31还可以包括第一增益控制单元。
在本发明实施例中，当同相分量增益放大器31仅包括第一放大单元时，第一增益控制单元的输出端可以与第一放大单元的电源端耦接，第一增益控制单元的输入端可以输入同相分量增益系数。
当同相分量增益放大器31仅包括第一放大单元时，第一增益控制单元包括：第三NMOS管N3以及第四NMOS管N4，其中：
第三NMOS管N3的漏极与所述第一NMOS管N1的源极、第二NMOS管N2的源极耦接，第三NMOS管N3的栅极输入预设的偏置电压，第三NMOS管N3的源极与所述第四NMOS管N4的漏极耦接；
第四NMOS管N4的栅极输入同相分量增益系数，第四NMOS管N4的源极接直流地。
在本发明实施例中，当同相分量增益放大器31仅包括第二放大单元时，第一增益控制单元的输出端可以与第二放大单元的电源端耦接，第一增益制单元的输入端可以输入同相分量增益系数。
当同相分量增益放大器31仅包括第二放大单元时，第一增益控制单元包括：第七NMOS管N7以及第四NMOS管N4，其中：
第七NMOS管N7的漏极与所述第五NMOS管N5的源极、第六NMOS管N6的源极耦接，第七NMOS管N7的栅极输入预设的偏置电压，第七NMOS管N7的源极与所述第四NMOS管N4的漏极耦接；
第四NMOS管N4的栅极输入同相分量增益系数，第四NMOS管N4的源极接直流地。
在本发明实施例中，当同相分量增益放大器31包括第一放大单元以及第二放大单元时，第一增益控制单元的输出端分别与第一放大单元的电源端、第二放大单元的电源端耦接，第一增益控制单元的输入端适于输入同相分量增益系数。
在具体实施中，当同相分量增益放大器31包括第一放大单元以及第二放大单元时，第一增益控制单元可以包括：第三NMOS管N3、第四NMOS管N4、第七NMOS管N7、第一开关电路S1、第二开关电路S2第三开关电路S3以及第四开关电路S4，其中：
第三NMOS管N3的漏极与所述第一NMOS管N1的源极、所述第二NMOS管N2的源极耦接，第三NMOS管N3的栅极与所述第一开关电路S1的第一端、所述第二开关电路S2的第一端耦接，第三NMOS管N3的源极与所述第四NMOS管N4的漏极耦接；
第七NMOS管N7的漏极与所述第五NMOS管N5的源极、所述第六NMOS管N6的源极耦接，第七NMOS管N7的栅极与所述第三开关电路S3的第一端、所述第四开关电路S4的第一端耦接，第七NMOS管N7的源极与所述第四NMOS管N4的漏极耦接；
第四NMOS管N4的漏极与第三NMOS管N3的源极、第七NMOS管N7的源极耦接，第四NMOS管N4的栅极输入同相分量增益系数，第四NMOS管N4的源极与直流地耦接；
第一开关电路S1的第二端输入预设的偏置电压；第二开关电路S2的第二端与直流地耦接；第三开关电路S3的第二端与直流地耦接；第四开关电路S4的第二端输入偏置电压。
在具体实施中，当同相分量增益放大器31包括第一开关电路S1与第二开关电路S2时，在同一时刻，第一开关电路S1与第二开关电路S2只有一个处于工作状态，另一个处于断开状态。
当第一增益控制单元包括第一开关电路S1、第二开关电路S2、第三开关电路S3以及第四开关电路S4时，第一开关电路S1与第三开关电路S3同时导通或断开，第二开关电路S2与第四开关电路S4同时导通或断开，且第一开关电路S1与第三开关电路S3同时导通时，第二开关电路S2与第四开关电路S4处于断开状态；当第二开关电路S2与第四开关电路S4处于导通状态时，第一开关电路S1与第三开关电路S3处于断开状态。
在具体实施中，正交分量增益放大器32可以仅包括第三放大单元。第三放大单元的第一输入端可以输入第一正交分量Q+，第三放大单元的第二输入端可以输入第二正交分量Q-，第三放大单元的第一输出端可以与变压器主线圈L5的第二端O-耦接，第三放大单元的第二输出端可以与变压器主线圈L5的第一端O+耦接。
在具体实施中，当第二增益控制单元仅包括第三放大单元时，第三放大单元可以包括：第八NMOS管N8、第九NMOS管N9，其中：
第八NMOS管N8的栅极输入第一正交分量Q+，第八NMOS管N8的源极与直流地耦接，第八NMOS管N8的漏极为第三放大单元的第二输出端；
第九NMOS管N9的栅极输入所述第二正交分量Q-，第九NMOS管N9的源极与直流地耦接，第九NMOS管N9的漏极为第三放大单元的第一输出端。
参照图3，当第二增益控制单元仅包括第三放大单元时，第二增益控制单元中仅包括第八NMOS管N8以及第九NMOS管N9，其余的元器件可以视为不存在。
在具体实施中，正交分量增益放大器32可以仅包括第四放大单元。第四放大单元的第一输入端可以输入第一正交分量Q+，第四放大单元的第二输入端可以输入第二正交分量Q-，第四放大单元的第一输出端可以与变压器主线圈L5的第一端O+耦接，第四放大单元的第二输出端可以与变压器主线圈L5的第二端O-耦接。
在具体实施中，当第二增益控制单元仅包括第四放大单元时，第四放大单元可以包括：第十二NMOS管N12、第十三NMOS管N13，其中：
第十二NMOS管N12的栅极输入第一正交分量Q+，第十二NMOS管N12的源极与直流地耦接，第十二NMOS管N12的漏极为第四放大单元的第一输出端；
第十三NMOS管N13的栅极输入所述第二正交分量Q-，第十三NMOS管N13的源极与直流地耦接，第十三NMOS管N13的漏极为第四放大单元的第二输出端。
参照图3，当第二增益控制单元仅包括第四放大单元时，第二增益控制单元中仅包括第十二NMOS管N12以及第十三NMOS管N13，其余的元器件可以视为不存在。
在具体实施中，第二增益控制单元还可以同时包括第三放大单元以及第四放大单元。参照图3，第三放大单元可以包括第八NMOS管N8以及第九NMOS管N9，第四放大单元可以包括第十二NMOS管N12以及第十三NMOS管N13。第三放大单元的具体电路结构可以参照上述关于第三放大单元的描述，第四放大单元的具体电路结构可以参照上述关于第四放大单元的描述。
在具体实施中，正交分量增益放大器32还可以包括第二增益控制单元。
在本发明实施例中，当正交分量增益放大器32仅包括第三放大单元时，第二增益控制单元的输出端可以与第三放大单元的电源端耦接，第二增益控制单元的输入端可以输入正交分量增益系数。
当正交分量增益放大器32仅包括第三放大单元时，第二增益控制单元包括：第十NMOS管N10以及第十一NMOS管N11，其中：
第十NMOS管N10的漏极与所述第八NMOS管N8的源极、第九NMOS管N9的源极耦接，第十NMOS管N10的栅极输入预设的偏置电压，第十NMOS管N10的源极与所述第十一NMOS管N11的漏极耦接；
第十一NMOS管N11的栅极输入正交分量增益系数，第十一NMOS管N11的源极接直流地。
在本发明实施例中，当正交分量增益放大器32仅包括第四放大单元时，第二增益控制单元的输出端可以与第四放大单元的电源端耦接，第一增益制单元的输入端可以输入正交分量增益系数。
当正交分量增益放大器32仅包括第四放大单元时，第二增益控制单元包括：第十四NMOS管N14以及第十一NMOS管N11，其中：
第十四NMOS管N14的漏极与所述第十二NMOS管N12的源极、第十三NMOS管N13的源极耦接，第十四NMOS管N14的栅极输入预设的偏置电压，第十四NMOS管N14的源极与所述第十一NMOS管N11的漏极耦接；
第十一NMOS管N11的栅极输入正交分量增益系数，第十一NMOS管N11的源极接直流地。
在本发明实施例中，当正交分量增益放大器32包括第三放大单元以及第四放大单元时，第二增益控制单元的输出端分别与第三放大单元的电源端、第四放大单元的电源端耦接，第二增益控制单元的输入端适于输入正交分量增益系数。
在具体实施中，当正交分量增益放大器32包括第三放大单元以及第四放大单元时，第二增益控制单元可以包括：第十NMOS管N10、第十一NMOS管N11、第十四NMOS管N14、第五开关电路S5、第六开关电路S6第七开关电路S7以及第八开关电路S8，其中：
第十NMOS管N10的漏极与所述第八NMOS管N8的源极、所述第九NMOS管N9的源极耦接，第十NMOS管N10的栅极与所述第五开关电路S5的第一端、所述第六开关电路S6的第一端耦接，第十NMOS管N10的源极与所述第十一NMOS管N11的漏极耦接；
第十四NMOS管N14的漏极与所述第十二NMOS管N12的源极、所述第十三NMOS管N13的源极耦接，第十四NMOS管N14的栅极与所述第七开关电路S7的第一端、所述第八开关电路S8的第一端耦接，第十四NMOS管N14的源极与所述第十一NMOS管N11的漏极耦接；
第十一NMOS管N11的漏极与第十NMOS管N10的源极、第十四NMOS管N14的源极耦接，第十一NMOS管N11的栅极输入正交分量增益系数，第十一NMOS管N11的源极与直流地耦接；
第五开关电路S5的第二端输入预设的偏置电压；第六开关电路S6的第二端与直流地耦接；第七开关电路S7的第二端与直流地耦接；第八开关电路S8的第二端输入偏置电压。
在具体实施中，当正交分量增益放大器32包括第五开关电路S5与第六开关电路S6时，在同一时刻，第五开关电路S5与第六开关电路S6只有一个处于工作状态，另一个处于断开状态。
当第二增益控制单元包括第五开关电路S5、第六开关电路S6、第七开关电路S7以及第八开关电路S8时，第五开关电路S5与第七开关电路S7同时导通或断开，第六开关电路S6与第八开关电路S8同时导通或断开，且第五开关电路S5与第七开关电路S7同时导通时，第六开关电路S6与第八开关电路S8处于断开状态；当第六开关电路S6与第八开关电路S8处于导通状态时，第五开关电路S5与第七开关电路S7处于断开状态。
在实际应用中，根据具体的应用场景不同，可以输入不同的同相分量增益系数。在本发明实施例中，同相分量增益系数可以由输入的电流值决定。如图3所示，同相分量增益系数由输入至第四NMOS管N4的栅极的电流I-DAC决定。输入至第四NMOS管N4的栅极的电流大小，对应着不同的同相分量增益系数。
图3中，G、S为接口，G为地，S为信号输出接口。
相应地，正交分量增益系数也可以由输入的电流值决定。如图3所示，正交分量增益系数由输入至第十一NMOS管N11的栅极的电流Q-DAC决定。输入至第十一NMOS管N11的栅极的电流大小，对应着不同的同相分量增益系数。
在具体实施中，在变压器主线圈L5的中心点处，连接有直流电压源VDD。在该中心点的左侧电感为正，中心点的右侧电感为负。
综上可见，本发明实施例提供了一种巴伦器件，两个输入端分别输入第一差分信号IN+以及第二差分信号IN-，输出四路正交差分信号，将其应用在差分移相器中，能够降低差分移相器中巴伦器件的个数，降低巴伦器件所占用的电路面积。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种巴伦器件，其特征在于，包括：第一主线圈、第一次线圈、第二主线圈以及第二次线圈，其中：
所述第一主线圈，第一端输入第一差分信号，第二端输出与所述第一差分信号对应的第一同相分量；
所述第一次线圈，与所述第一主线圈对应，第一端输出与所述第一同相分量正交的第一正交分量，第二端与交流地耦接；
所述第二主线圈，第一端输入第二差分信号，第二端输出与所述第二差分信号对应的第二同相分量；
所述第二次线圈，与所述第二主线圈对应，第一端输出与所述第二同相分量正交的第二正交分量，第二端与所述交流地耦接；
所述第一差分信号与所述第二差分信号的相位差为180°，所述第一同相分量与所述第二同相分量的相位差为180°，所述第一正交分量与所述第二正交分量的相位差为180°。
2.一种差分移相器，其特征在于，包括：如权利要求1所述的巴伦器件、同相分量增益放大器、正交分量增益放大器以及变压器，其中：
所述同相分量增益放大器，第一输入端输入所述第一同相分量，第二输入端输入所述第二同相分量，且：其两个输出端中的一个与所述变压器主线圈的第一端耦接，另一个与所述变压器主线圈的第二端耦接；
所述正交分量增益放大器，第一输入端输入所述第一正交分量，第二输入端输入所述第二正交分量，且：其两个输出端中的一个与所述变压器主线圈的第一端耦接，另一个与所述变压器主线圈的第二端耦接；
所述变压器的次级线圈适于输出移相信号；
所述变压器主线圈的第一端的输入信号与所述变压器主线圈的第二端的输入信号正交。
3.如权利要求2所述的差分移相器，其特征在于，所述同相分量增益放大器，包括以下至少一个：第一放大单元，第二放大单元，其中：
所述第一放大单元，第一输入端输入所述第一同相分量，第二输入端输入所述第二同相分量，第一输出端与所述变压器主线圈的第二端耦接，第二输出端与所述变压器主线圈的第一端耦接；
所述第二放大单元，第一输入端输入所述第一同相分量，第二输入端输入所述第二同相分量，第一输出端与所述变压器主线圈的第一端耦接，第二输出端与所述变压器主线圈的第二端耦接。
4.如权利要求3所述的差分移相器，其特征在于，所述同相分量增益放大器，还包括：第一增益控制单元；
当所述同相分量增益放大器包括所述第一放大单元时，所述第一增益控制单元的输出端与所述第一放大单元的电源端耦接，所述第一增益控制单元的输入端适于输入同相分量增益系数；
当所述同相分量增益放大器包括所述第二放大单元时，所述第一增益控制单元的输出端与所述第二放大单元的电源端耦接，所述第一增益控制单元的输入端适于输入所述同相分量增益系数；
当所述同相分量增益放大器包括所述第一放大单元以及所述第二放大单元时，所述第一增益控制单元的输出端分别与所述第一放大单元的电源端、所述第二放大单元的电源端耦接，所述第一增益控制单元的输入端适于输入所述同相分量增益系数。
5.如权利要求4所述的差分移相器，其特征在于，当所述同相分量增益放大器仅包括所述第一放大单元时，所述第一放大单元包括：第一NMOS管、第二NMOS管，其中：
所述第一NMOS管，栅极输入所述第一同相分量，源极与直流地耦接，漏极为所述第一放大单元的第二输出端；
所述第二NMOS管，栅极输入所述第二同相分量，源极与直流地耦接，漏极为所述第一放大单元的第一输出端。
6.如权利要求5所述的差分移相器，其特征在于，所述第一增益控制单元，包括：第三NMOS管以及第四NMOS管，其中：
所述第三NMOS管，漏极与所述第一NMOS管的源极、第二NMOS管的源极耦接，栅极输入预设的偏置电压，源极与所述第四NMOS管的漏极耦接；
所述第四NMOS管，栅极输入所述同相分量增益系数，源极与所述直流地耦接。
7.如权利要求4所述的差分移相器，其特征在于，当所述同相分量增益放大器仅包括所述第二放大单元时，所述第二放大单元包括：第五NMOS管以及第六NMOS管，其中：
所述第五NMOS管，栅极输入所述第一同相分量，源极与直流地耦接，漏极为所述第二放大单元的第一输出端；
所述第六NMOS管，栅极输入所述第二同相分量，源极与直流地耦接，漏极为所述第二放大单元的第二输出端。
8.如权利要求7所述的差分移相器，其特征在于，所述第一增益控制单元，包括：第四NMOS管以及第七NMOS管，其中：
所述第七NMOS管，漏极与所述第五NMOS管的源极、第六NMOS管的源极耦接，栅极输入预设的偏置电压，源极与所述第四NMOS管的漏极耦接；
所述第四NMOS管，栅极输入所述同相分量增益系数，源极与所述直流地耦接。
9.如权利要求4所述的差分移相器，其特征在于，所述同相分量增益放大器包括所述第一放大单元以及所述第二放大单元，其中：
所述第一放大单元包括：第一NMOS管、第二NMOS管；所述第一NMOS管的栅极输入所述第一同相分量，源极与直流地耦接，漏极为所述第一放大单元的第二输出端；所述第二NMOS管，栅极输入所述第二同相分量，源极与直流地耦接，漏极为所述第一放大单元的第一输出端；
所述第二放大单元包括：第五NMOS管以及第六NMOS管；所述第五NMOS管，栅极输入所述第一同相分量，源极与直流地耦接，漏极为所述第二放大单元的第一输出端；所述第六NMOS管，栅极输入所述第二同相分量，源极与直流地耦接，漏极为所述第二放大单元的第二输出端。
10.如权利要求9所述的差分移相器，其特征在于，所述第一增益控制单元，包括：第三NMOS管、第四NMOS管、第七NMOS管、第一开关电路、第二开关电路第三开关电路以及第四开关电路，其中：
所述第三NMOS管，漏极与所述第一NMOS管的源极、所述第二NMOS管的源极耦接，栅极与所述第一开关电路的第一端、所述第二开关电路的第一端耦接，源极与所述第四NMOS管的漏极耦接；
所述第七NMOS管，漏极与所述第五NMOS管的源极、所述第六NMOS管的源极耦接，栅极与所述第三开关电路的第一端、所述第四开关电路的第一端耦接，源极与所述第四NMOS管的漏极耦接；
所述第四NMOS管，栅极输入所述同相分量增益系数，源极与所述直流地耦接；
所述第一开关电路，第二端输入预设的偏置电压；
所述第二开关电路，第二端与所述直流地耦接；
所述第三开关电路，第二端与所述直流地耦接；
所述第四开关电路，第二端输入所述偏置电压。
11.如权利要求2所述的差分移相器，其特征在于，所述正交分量增益放大器，包括以下至少一个：第三放大单元、第四放大单元，其中：
所述第三放大单元，第一输入端输入所述第一正交分量，第二输入端输入所述第二正交分量，第一输出端与所述变压器主线圈的第二端耦接，第二输出端与所述变压器主线圈的第一端耦接；
所述第四放大单元，第一输入端输入所述第一正交分量，第二输入端输入所述第二正交分量，第一输出端与所述变压器主线圈的第一端耦接，第二输出端与所述变压器主线圈的第二端耦接。
12.如权利要求11所述的差分移相器，其特征在于，所述正交分量增益放大器，还包括：第二增益控制单元；
当所述正交分量增益放大器包括所述第三放大单元时，所述第二增益控制单元的输出端与所述第三放大单元的电源端耦接，所述第二增益控制单元的输入端适于输入正交分量增益系数；
当所述正交分量增益放大器包括所述第四放大单元时，所述第二增益控制单元的输出端与所述第四放大单元的电源端耦接，所述第二增益控制单元的输入端适于输入所述正交分量增益系数；
当所述正交分量增益放大器包括所述第三放大单元以及所述第四放大单元时，所述第二增益控制单元的输出端分别与所述第三放大单元的电源端、所述第四放大单元的电源端耦接，所述第二增益控制单元的输入端适于输入所述正交分量增益系数。
13.如权利要求12所述的差分移相器，其特征在于，当所述正交分量增益放大器仅包括第三放大单元时，所述第三放大单元包括：第八NMOS管、第九NMOS管，其中：
所述第八NMOS管，栅极输入所述第一正交分量，源极与直流地耦接，漏极为所述第三放大单元的第二输出端；
所述第九NMOS管，栅极输入所述第二正交分量，源极与直流地耦接，漏极为所述第三放大单元的第一输出端。
14.如权利要求13所述的差分移相器，其特征在于，所述第二增益控制单元，包括：第十NMOS管以及第十一NMOS管，其中：
所述第十NMOS管，漏极与所述第八NMOS管的源极、所述第十一NMOS管的源极耦接，栅极输入预设的偏置电压，源极与所述第十一NMOS管的漏极耦接；
所述第十一NMOS管，栅极输入所述正交分量增益系数，源极与所述直流地耦接。
15.如权利要求12所述的差分移相器，其特征在于，当所述正交分量增益放大器仅包括第四放大单元时，所述第四放大单元包括：第十二NMOS管以及第十三NMOS管其中：
所述第十二NMOS管，栅极输入所述第一正交分量，源极与直流地耦接，漏极为所述第四放大单元的第一输出端；
所述第十三NMOS管，栅极输入所述第二正交分量，源极与直流地耦接，漏极为所述第四放大单元的第二输出端。
16.如权利要求15所述的差分移相器，其特征在于，所述第二增益控制单元，包括：第十一NMOS管以及第十四NMOS管，其中：
所述第十四NMOS管，漏极与所述第十二NMOS管的源极、第十三NMOS管的源极耦接，栅极输入预设的偏置电压，源极与所述第十一NMOS管的漏极耦接；
所述第十一NMOS管，栅极输入所述正交分量增益系数，源极与所述直流地耦接。
17.如权利要求12所述的差分移相器，其特征在于，所述正交分量增益放大器包括所述第三放大单元以及所述第四放大单元，其中：
所述第三放大单元包括第八NMOS管以及第九NMOS管；所述第八NMOS管，栅极输入所述第一正交分量，源极与直流地耦接，漏极为所述第三放大单元的第二输出端；所述第九NMOS管，栅极输入所述第二正交分量，源极与直流地耦接，漏极为所述第三放大单元的第一输出端；
所述第四放大单元包括第十二NMOS管以及第十三NMOS管；所述第十二NMOS管，栅极输入所述第一正交分量，源极与直流地耦接，漏极为所述第四放大单元的第一输出端；所述第十三NMOS管，栅极输入所述第二正交分量，源极与直流地耦接，漏极为所述第四放大单元的第二输出端。
18.如权利要求17所述的差分移相器，其特征在于，所述第二增益控制单元，包括：第十NMOS管、第十一NMOS管、第十四NMOS管、第五开关电路、第六开关电路第七开关电路以及第八开关电路，其中：
所述第十NMOS管，漏极与所述第八NMOS管的源极、所述第九NMOS管的源极耦接，栅极与所述第五开关电路的第一端、所述第六开关电路的第一端耦接，源极与所述第十一NMOS管的漏极耦接；
所述第十四NMOS管，漏极与所述第十二NMOS管的源极、所述第十三NMOS管的源极耦接，栅极与所述第七开关电路的第一端、所述第八开关电路的第一端耦接，源极与所述第十一NMOS管的漏极耦接；
所述第十一NMOS管，栅极输入所述同相分量增益系数，源极与所述直流地耦接；
所述第五开关电路，第二端输入预设的偏置电压；
所述第六开关电路，第二端与所述直流地耦接；
所述第七开关电路，第二端与所述直流地耦接；
所述第八开关电路，第二端输入所述偏置电压。
19.如权利要求2~18任一项所述的差分移相器，其特征在于，所述变压器主线圈的中心点连接有直流电压源。
CN202010600912.8A 2020-06-29 2020-06-29 巴伦器件及差分移相器 Pending CN111490326A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010600912.8A CN111490326A (zh) 2020-06-29 2020-06-29 巴伦器件及差分移相器
US17/011,442 US11552604B2 (en) 2020-06-29 2020-09-03 Balun device and differential phase shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010600912.8A CN111490326A (zh) 2020-06-29 2020-06-29 巴伦器件及差分移相器

Publications (1)

Publication Number Publication Date
CN111490326A true CN111490326A (zh) 2020-08-04

Family

ID=71813457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010600912.8A Pending CN111490326A (zh) 2020-06-29 2020-06-29 巴伦器件及差分移相器

Country Status (2)

Country Link
US (1) US11552604B2 (zh)
CN (1) CN111490326A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115549617A (zh) * 2021-06-30 2022-12-30 锐石创芯(深圳)科技股份有限公司 推挽功率放大电路及射频前端模组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107124146A (zh) * 2017-05-03 2017-09-01 宜确半导体（苏州）有限公司 一种射频功率放大器
CN111082761A (zh) * 2020-01-22 2020-04-28 深圳飞骧科技有限公司 用于5g-nr频段的射频功率放大装置和射频功率放大方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107124146A (zh) * 2017-05-03 2017-09-01 宜确半导体（苏州）有限公司 一种射频功率放大器
CN111082761A (zh) * 2020-01-22 2020-04-28 深圳飞骧科技有限公司 用于5g-nr频段的射频功率放大装置和射频功率放大方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DOOHWAN JUNG 等: ""A CMOS Highly Linear Doherty Power Amplifier With Multigated Transistors"", 《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》 *
HUY THONG NGUYEN 等: ""A Coupler-Based Differential Doherty Power Amplifier with Built-In Baluns for High Mm-Wave Linear-Yet-Efficient Gbit/s Amplications"", 《2019 IEEE RADIO FREQUENCY INTEGRATED CIRCUITS SYMPOSIUM (RFIC)》 *
KI-JIN KIM 等: ""Design of 60 GHz Vector Modulator Based Active Phase Shifter"", 《2011 SIXTH IEEE INTERNATIONAL SYMPOSIUM ON ELECTRONIC DESIGN, TEST AND APPLICATION》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115549617A (zh) * 2021-06-30 2022-12-30 锐石创芯(深圳)科技股份有限公司 推挽功率放大电路及射频前端模组

Also Published As

Publication number Publication date
US20210408987A1 (en) 2021-12-30
US11552604B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
TWI602392B (zh) 雙運行模式功率放大器
EP2804315B1 (en) Class AB Amplifiers
CN110380707B (zh) 一种片上矢量调制移相器
US8963612B1 (en) Multiple mode RF circuit
CN1913345B (zh) 带有变压器负反馈的推挽放大器
CN106059511A (zh) 多路径前馈带通放大器
JP2009182857A (ja) 差動増幅器
US20100093292A1 (en) Tx MODULE FOR WIRELESS COMMUNICATION
TWI495259B (zh) 低雜訊放大器
CN104124932A (zh) 射频功率放大模块
CN111490326A (zh) 巴伦器件及差分移相器
US8779826B1 (en) Power splitter and combiner
JP2008042275A (ja) Ｌｃ発振回路
TW201316679A (zh) 單端至差動放大電路及方法
US8792540B2 (en) Amplifiers and transceiver devices using the same
CN216056956U (zh) 有源移相器、相控阵设备及芯片
US9964985B1 (en) Radio frequency power amplifier and method thereof
KR101135190B1 (ko) 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치
JP5218112B2 (ja) 電力分配回路
TW202247598A (zh) 結合sutardja變壓器之低雜訊放大器
TW200922122A (en) Power amplifier having input ends combined in series and output ends combined in series
US9614498B2 (en) Active balun circuit and transformer
KR101155391B1 (ko) 피드백을 이용한 차동 증폭기
RU2419195C1 (ru) Каскодный усилитель с парафазным выходом
CN105024663B (zh) 一种跨导放大器及高鲁棒性混频器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200804