CN111489960B - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，所述方法包括：提供基底，所述基底包括第一图形区、第二图形区和辅助区，形成于所述第一图形区的目标图形尺寸小于形成于所述第二图形区的目标图形尺寸；在所述第一图形区和所述辅助区的基底上形成第一掩膜图形；形成所述第一掩膜图形后，在所述第二图形区和所述辅助区的基底上形成第二掩膜图形，在所述辅助区内，所述第二掩膜图形覆盖所述第一掩膜图形；以所述第一掩膜图形和所述第二掩膜图形为掩膜，刻蚀所述基底，形成目标图形。在本发明实施例中，提高了形成于所述第一图形区和第二图形区的目标图形的均一性，相应提高了器件性能以及性能均一性。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体器件的形成过程中，需要在衬底上形成不同尺寸的栅极结构。现有技术中的栅极结构布局中，根据栅极结构的尺寸分成大尺寸图形和小尺寸图形，大尺寸图形通常结合光刻和刻蚀工艺形成，小尺寸图形通常通过自对准双重图形化(self-aligneddouble patterning，SADP)工艺形成。

然而，现有工艺形成的器件性能以及性能均一性有待提高。

发明内容

本发明实施例提供一种半导体结构及其形成方法，以改善器件性能以及性能均一性。

本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一图形区、第二图形区和辅助区，形成于所述第一图形区的目标图形尺寸小于形成于所述第二图形区的目标图形尺寸；在所述第一图形区和所述辅助区的基底上形成第一掩膜图形；形成所述第一掩膜图形后，在所述第二图形区和所述辅助区的基底上形成第二掩膜图形，在所述辅助区内，所述第二掩膜图形覆盖所述第一掩膜图形；以所述第一掩膜图形和所述第二掩膜图形为掩膜，刻蚀所述基底，形成目标图形。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括第一图形区、第二图形区和辅助区，形成于所述第一图形区的目标图形尺寸小于形成于所述第二图形区的目标图形尺寸；第一掩膜图形，位于所述第一图形区和所述辅助区的基底上；第二掩膜图形，位于所述第二图形区和所述辅助区的基底上，其中，在所述辅助区内，所述第二掩膜图形覆盖所述第一掩膜图形。

与现有技术相比，本发明的技术方案具有以下优点：

在本发明实施例中，在第一图形区和辅助区同时形成第一掩膜图形，增大第一掩膜图形的图形密度，从而避免刻蚀负载效应，形成均一性良好的第一掩膜图形，进而形成均一性良好的小尺寸目标图形，而在第二图形区形成第二掩膜图形时，在辅助区同时形成能够覆盖第一掩膜图形的第二掩膜图形，增大第二掩膜图形的图形密度，从而避免刻蚀负载效应，形成均一性良好的第二掩膜图形，进而形成均一性良好的大尺寸目标图形，使得形成于所述第一图形区和第二图形区的目标图形的均一性均较好，相应提高了器件性能以及性能均一性。

附图说明

图1为一种掩膜图形布局结构图；

图2为另一种掩膜图形布局结构图；

图3至图15是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

由背景技术可知，现有工艺形成的器件性能及性能均一性仍有待提高。现结合一种半导体结构的形成方法分析器件性能有待提高的原因。

具体的，在形成栅极结构的过程中，分别通过不同的工艺形成不同尺寸的掩膜图形，例如，参考图1中示出的一种掩膜图形布局结构图，通过自对准双重图形化(self-aligned double patterning，SADP)工艺在GM区I形成小尺寸掩膜图形101，通过光刻和刻蚀的工艺在GT区II形成大尺寸掩膜图形102，进而以该两种掩膜图形为掩膜，刻蚀形成对应尺寸的栅极结构。但是，在形成不同尺寸的掩膜图形过程中，由于图形密度较低，从而造成刻蚀负载效应，使得刻蚀形成的目标图形均一性差。

目前，为了提高大尺寸图形102的均一性，通常会在衬底上划分出若干个辅助区III，在辅助区III内同时形成大尺寸辅助图形103，以提高图形密度，进而提高大尺寸图形均一性。

然而，这一方法仅能提高大尺寸图形的均一性。

在另一种方法中，参考图2中示出的另一种掩膜图形布局结构图，在辅助区III同时形成大尺寸辅助图形103和小尺寸辅助图形104，但是，由于辅助区III的面积所限，这一方法难以同时满足大尺寸图形和小尺寸图形的图形密度要求，从而无法同时提高大尺寸图形和小尺寸图形的均一性。

基于此，在本发明实施例中，在第一图形区和辅助区同时形成第一掩膜图形，增大第一掩膜图形的图形密度，形成均一性良好的第一掩膜图形；而在第二图形区形成第二掩膜图形时，在辅助区同时形成能够覆盖第一掩膜图形的第二掩膜图形，增大第二掩膜图形的图形密度，形成均一性良好的第二掩膜图形，进而进一步以第一掩膜图形和第二掩膜图形为掩膜，形成均一性良好的目标图形，从而提高器件性能以及性能均一性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图15是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

参考图3，提供基底，所述基底包括第一图形区I、第二图形区II和辅助区III，形成于所述第一图形区I的目标图形尺寸小于形成于所述第二图形区II的目标图形尺寸。

其中，所述基底用于为后续形成目标图形提供工艺基础。

本实施例中，所述基底包括衬底200，后续可以通过图形化工艺、沉积工艺、外延工艺等在所述衬底200上形成对应的层结构。

本实施例中，所述衬底200的材料为硅。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底，本领域技术人员可以根据实际需要进行选取。

在其他实施例中，所述衬底还可以包括第一半导体层以及外延生长于所述第一半导体层上的第二半导体层，所述第一半导体层用于为后续形成衬底提供工艺基础，所述第二半导体层用于为后续形成具体的器件结构提供工艺基础。

本实施例中，所述基底还包括形成于所述衬底200上的栅极材料层210，所述栅极材料层210用于为后续形成栅极结构提供工艺基础，通过后续的刻蚀工艺形成栅极结构。所述栅极材料层可以为硅(Si)、氮化钛(TiN)、钛(Ti)、氮化钽(TaN)、钴(Co)、钨(W)或者上述材料中的多个材料的叠层。本实施例中，所述栅极材料层可以具体为多晶硅。

本实施例中，所述基底还包括形成于栅极材料层210上的硬掩膜(hard mask，HM)材料层220，所述硬掩膜材料层220用于为后续形成图形化的硬掩膜层提供工艺基础。其中，所述硬掩膜层用于作为后续刻蚀所述栅极材料层210的掩膜。所述硬掩膜材料层220可以为氮化硅(SiN)、氧化硅(SiO₂)、氮氧化硅(SiON)、碳氧化硅(SiOC)、无定形碳(a-C)、碳氮氧化硅(SiOCN)或者它们的叠层。本实施例中，所述硬掩膜材料层220为氧化硅层。

需要说明的是，在其他实施例中，所述基底还可以包括衬底以及位于所述衬底上的其他功能材料层，如钝化层、隔离层、金属电极层等，后续图形化所述基底的步骤中，图形化所述功能材料层，以形成对应的功能层。

继续参考图3，基底划分为第一图形区I、第二图形区II和辅助区III，其中，不同的图形区用于形成不同尺寸的目标图形，具体的，形成于所述第一图形区I的目标图形尺寸小于形成于所述第二图形区II的目标图形尺寸。其中，在目标图形的尺寸范围较大时，不同尺寸的目标图形需要由不同的工艺形成，例如，目标图形的特征尺寸和间距较大时，可以考虑采用光刻和刻蚀的工艺形成，而当目标图形的特征尺寸和间距较小时，则可以考虑采用自对准双重图形化(self-aligned double patterning，SADP)工艺形成。因而，可以根据目标图形的特征尺寸和间距确定形成该目标图形对应的工艺，进而将采用相同工艺的区域划分为一个区域，将采用不同工艺的区域划分为不同的区域。在本实施例中，将基底划分为需要采用SADP工艺的第一图形区I和需要采用光刻和刻蚀工艺的第二图形区II。

需要说明的是，划分不同区域对应的标准可以根据实际的工艺需求进行选取，例如，以10nm为界进行第一图形区I和第二图形区II的划分，在目标图形的特征尺寸和/或间距大于10nm时，采用光刻和刻蚀工艺，对应的区域为第二图形区；在目标图形的特征尺寸和/或间距小于或等于10nm时，采用SADP工艺，对应的区域为第一图形区；或者，在工艺条件的优劣条件不同，采用较小或较大的尺寸标准为界进行划分，例如8nm、7nm、5nm，12nm、13nm、15nm等；或者，为保证区域的连续性，以一个数值范围为界进行第一图形区和第二图形区的划分，例如，以7～15nm为界，即，在该范围以外，尺寸范围在较小的区间(＜7nm)的目标图形对应的区域为第一图形区，尺寸范围在较大的区间(＞15nm)的目标图形对应的区域为第二图形区，而尺寸在该范围(7～15nm)内的目标图形，以相临的区域划分为准，如果相临的区域为第二图形区，则划分为第二图形区，如果相临的区域为第一图形区，则划分为第一图形区。

本实施例中，所述第一图形区I，用于形成目标图形的特征尺寸和/或间距小于或等于10nm的栅结构，所述第二图形区II，用于形成目标图形的特征尺寸和/或间距大于10nm的栅结构。

一般来说，第一图形区I约占基底总面积的20％，图形密度小，极易出现刻蚀负载效应，使得形成的掩膜均一性差，最终形成的目标图形均一性差。

辅助区III为基底中与第一图形区I以及第二图形区II相邻的区域，该区域为基底不需形成栅结构的区域，用于与第一图形区I和第二图形区II同时形成掩膜图案，从而提高图形密度，避免刻蚀负载效应，最终形成均一性良好的图形结构。在辅助区III形成的图形结构，可以在栅极结构形成工艺完成后进去除，也可以在其他步骤中去除，或者，在有些设计中，器件的最终结构中仍然保留辅助区III的结构。

需要说明的是，第一图形区I、第二图形区II和辅助区III可以为连续的一个区域，也可以为多个分立的区域，本发明在此不做具体的限定。

结合参考图4至图10，在所述第一图形区I和所述辅助区III的基底上形成第一掩膜图形202(如图10所示)。

所述第一掩膜图形202用于作为后续在第一图形区I形成目标图形的刻蚀掩膜。

在本发明实施例中，在第一图形区I和辅助区III同时形成第一掩膜图形，增大第一掩膜图形的图形密度，从而避免刻蚀负载效应，形成均一性良好的第一掩膜图形，进而形成均一性良好的小尺寸目标图形。

在本实施例中，后续形成于第一图形区I的目标图形尺寸较小，因此采用SADP工艺形成第一掩膜图形。

以下结合附图，对形成所述第一掩膜图形的步骤做详细说明。

结合参考图4和图5，在第一图形区I和辅助区III的基底上形成若干分立的核心层201，其中，图4是俯视图，图5是图4沿AA1割线的剖视图。

所述核心层201用于为形成图形化所述基底的第一掩膜图形层提供工艺基础。

本实施例中，所述核心层201形成于所述硬掩膜材料层220上。

需要说明的是，后续还会去除所述核心层201，因此，所述核心层201与所述硬掩膜材料层220的材料刻蚀选择比较大，且所述核心层201的材料为易于被去除的材料，从而减小后续去除所述核心层201的工艺对所述硬掩膜材料层220的损伤。

具体的，所述核心层200的材料可以为光刻胶、无定形碳、有机介电层(organicdielectric layer，ODL)材料、介电抗反射涂层(dielectric anti-reflective coating，DARC)材料、底部抗反射涂层(bottom anti-reflective coating，BARC)材料、多晶硅或氧化硅。本实施例中，所述核心层201的材料为光刻胶，采用旋转涂覆工艺和光刻工艺形成所述核心层201。

还需要说明的是，核心层201沿所述基底表面法线方向的尺寸为核心层201的厚度，所述核心层201的厚度(未标示)不宜过小，也不宜过大。后续形成用于图形化所述基底的图形层时，所述图形层沿所述基底表面法线方向的高度由所述核心层201的厚度而定，如果所述核心层201的厚度过小，则所述图形层厚度相应较小，容易导致所述图形层不足以作为刻蚀所述基底的掩膜，从而容易导致目标图形还未形成时，所述图形层已经被完全刻蚀去除；如果所述核心层201的厚度过大，则相邻核心层201之间的深宽比增加，从而容易导致后续形成所述图形层的工艺窗口减小，还容易降低所述图形层的形成质量。为此，本实施例中，所述核心层201的厚度为5nm至30nm。

此外，为了便于图示，图5仅示出了位于第一图形区I的一个核心层201以及位于辅助区III的两个核心层201。

参考图6，形成保形覆盖所述基底和核心层201的侧墙材料层230。

所述侧墙材料层230用于形成侧墙作为第一掩膜图形。

需要说明的是，后续需要通过刻蚀工艺形成侧墙，因此，所述侧墙材料层230与所述硬掩膜材料层220和核心层201的材料刻蚀选择比较大，以减小后续刻蚀形成侧墙工艺对所述硬掩膜材料层220和核心层201的损伤。

并且，后续所述侧墙材料层230形成的侧墙作为第一掩膜图形进行目标图形的刻蚀，因此，侧墙材料层230的材料还应为适于作为掩膜的材料。基于此，所述侧墙材料层230与所述衬底200的刻蚀选择比较大，从而使侧墙材料层230形成的侧墙在后续图形化所述硬掩膜材料层220和衬底200时能够起到刻蚀掩膜的作用。

本实施例中，所述侧墙材料层230的材料为氮化硅。氮化硅材料的硬度和致密度较高，通过选取氮化硅材料，还有利于提高后续形成的侧墙的刻蚀掩膜的作用。在其他实施例中，根据所述核心层、硬掩膜材料层和衬底的材料，所述侧墙材料层230的材料还可以为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。当侧墙材料层为叠层结构时，选取以上材料的多种材料形成的叠层结构为侧墙材料层。

本实施例中，为了提高所述侧墙材料层230的厚度均一性，以提高侧墙宽度的均一性，采用原子层沉积工艺形成所述侧墙材料层；而且，通过采用原子层沉积工艺，还有利于降低对所述第一侧墙材料层厚度的控制难度。在其他实施例中，还可以采用化学气相沉积工艺形成所述侧墙材料层230。

结合参考图7和图8，在所述核心层201的侧壁上形成与所述核心层201延伸方向相同的第一掩膜图形202，其中，图7是俯视图，图8是图7沿AA1割线的剖视图，刻蚀所述侧墙材料层230。

所述第一掩膜图形202作为后续图形化基底的刻蚀掩膜。

需要说明的是，核心层201的延伸方向为基底平面上垂直于AA1方向的方向。在本步骤具体可以包括，刻蚀去除位于所述基底顶部以及所述核心层201顶部的侧墙材料层，保留围绕所述核心层201的侧墙组，可以看出，所述侧墙组围绕在核心层四周，包括位于所述核心层201侧壁且与所述核心层201延伸方向相同的侧墙以及连接所述侧墙的侧墙连接部203，所述侧墙作为所述第一掩膜图形202。

在本实施例中，所述侧墙材料层230的材料为氮化硅，因此，对应形成的第一掩膜图形202的材料为氮化硅。在其他实施例中，侧墙材料层230的材料还可以为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅的一种或多种。对应的，形成的第一掩膜图形的材料为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅的一种或多种。当侧墙材料层为叠层结构时，形成的第一掩膜图形同样也为叠层结构。

本步骤中，采用各向异性的无掩膜干法刻蚀(blanket dry etch)工艺，选择性地沿所述基底表面法线方向对所述第一侧墙材料层进行刻蚀，从而保留环绕核心层201的侧墙材料层，形成所述侧墙组。

本实施例中，沿所述基底表面法线方向，所述核心层201的厚度(未标示)为5nm至30nm，相应的，沿所述基底表面法线方向，所述侧墙组的高度为5nm至30nm。

其中，第一掩膜图形202用于作为后续图形化所述基底的图形层，因此所述第一掩膜图形202沿所述AA1方向的宽度等于后续所形成目标图形沿所述该方向的宽度。

本实施例中，由于所述硬掩膜材料层220用于为后续形成硬掩膜层提供工艺基础，且所述硬掩膜层用于作为后续刻蚀所述衬底200的掩膜，因此所述第一掩膜图形202沿所述AA1方向的宽度等于后续所形成栅极结构的宽度。

结合参考图9和图10，去除所述核心层201(如图8所示)，其中，图9是俯视图，图10是图9沿AA1割线的剖视图。

本实施例中，为了提高对所述核心层201的去除速率，采用干法刻蚀工艺，刻蚀去除所述核心层201。

其中，在本步骤之后，还可以包括刻蚀去除所述侧墙连接部203。具体的，通过刻蚀工艺去除所述侧墙连接部203。在本发明的其他实施例中，还可以在后续步骤中去除所述侧墙连接部203，具体的，可以在后续形成第二掩膜图形后，与形成第二掩膜图形过程中产生的多余图形一起去除，或者，在形成对应的目标图形之后，与形成目标图形过程中产生的多余图形一起去除，具体可以根据实际的工艺情况进行选择，本发明在此不做具体的限定。

需要说明的是，在本发明的其他实施例中，还可以采用其他的方式形成第一掩膜图形，例如自对准四重图形化(self-aligned quadruple patterning，SAQP)方法等，本领域技术人员可以根据实际工艺状况进行选择。

结合参考图11至图13，在形成所述第一掩膜图形202后，在所述第二图形区II和所述辅助区III的基底上形成第二掩膜图形204，在所述辅助区III内，所述第二掩膜图形204覆盖所述第一掩膜图形202。

在本实施例中，采用光刻和刻蚀的工艺形成第二掩膜图形204，在本发明其他实施例中，也可以在采用SAQP工艺形成第一掩膜图形时，采用SADP工艺形成第二掩膜图形。

并且，在本步骤中，在辅助区III内的第二掩膜图形204覆盖第一掩膜图形202。由于所述基底上已经形成了均一性良好的第一掩膜图形202，在辅助区III进一步形成覆盖第一掩膜图形202的第二掩膜图形204，进一步增加第二掩膜图形204的图形密度，以避免刻蚀负载效应，形成均一性良好的第二掩膜图形204，进而均一性良好的大尺寸目标图形，相应提高器件性能以及性能均一性。

以下结合附图，对形成第二掩膜图形204的步骤做详细说明。

参考图11中的剖视图，在所述第一掩膜图形202露出的基底上形成掩膜材料层240，所述掩膜材料层240覆盖所述第一掩膜图形202。

所述掩膜材料层240用于为形成图形化所述基底的第二掩膜图形提供工艺基础。

在本实施例中，所述掩膜材料层240形成于所述硬掩膜材料层220上，并覆盖所述硬掩膜材料层220上的第一掩膜图形202。

需要说明的是，后续会刻蚀所述掩膜材料层240以形成第二掩膜图形，同时该刻蚀过程需要暴露第一图形区I的第一掩膜图形202，因此，所述掩膜材料层240与所述硬掩膜材料层220和第一掩膜图形202的材料刻蚀选择比较大，以减小刻蚀形成第二掩膜图形工艺对所述硬掩膜材料层220和第一掩膜图形202的损伤。具体在本实施例中，所述掩膜材料层240和第一掩膜图形202的材料刻蚀选择比大于10，或者，在更优的选择中，所述掩膜材料层240和第一掩膜图形202的材料刻蚀选择比可以大于15、20或者30。并且，当以所述掩膜材料层240形成的第二掩膜图形进行后续栅极结构以及伪栅极(dummy gate)的刻蚀时，所述掩膜材料层240还应与栅极材料层210的材料刻蚀选择比较大，以便于降低刻蚀的工艺难度。

本实施例中，所述掩膜材料层240的材料可以为碳化硅。在其他实施例中，根据所述第一掩膜图形和硬掩膜材料层的材料，所述掩膜材料层240的材料还可以为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。当掩膜材料层240为叠层结构时，选取以上材料的多种材料形成的叠层结构为所述掩膜材料层240。

本实施例中，所述掩膜材料层240的厚度大于所述第一掩膜图形202的高度，以使掩膜材料层240覆盖第一掩膜图形202。即，具体的，所述掩膜材料层240的厚度(未标示)为8nm至35nm。

在本步骤中，采用流动性化学气相沉积工艺，向第一掩膜图形202露出的基底上填充所述掩膜材料。通过采用流动性化学气相沉积工艺，能够使所述掩膜材料充分填充满相邻第一掩膜图形202之间的间隙，从而减小所述掩膜材料层240内的空洞(void)缺陷。在其他实施例中，还可以选取其他类型的沉积工艺。

结合参考图12和图13，刻蚀所述掩膜材料层240(如图11所示)，形成所述第二掩膜图形204(包括204a和204b)，所述辅助区III内的任一第二掩膜图形204至少覆盖一个第一掩膜图形202。其中，图12是俯视图，图13是图12沿AA1割线的剖视图。

所述第二掩膜图形204用于图形化所述基底提供工艺基础。

其中，本实施例中辅助区III内的第二掩膜图形204可以根据宽度(沿AA1方向的尺寸)的大小确定覆盖第一掩膜图形202的数量，当第二掩膜图形204的宽度仅可以覆盖一个第一掩膜图形202时，所述第二掩膜图形204覆盖一个第一掩膜图形202，如第二掩膜图形204a所示；当第二掩膜图形204的宽度足以覆盖两个相邻第一掩膜图形202以及两个相邻第一掩膜图形202之间的间隙时，所述第二掩膜图形204覆盖相邻两个第一掩膜图形202，如第二掩膜图形204b所示。

在本发明的其他实施例中，所述第二掩膜图形可以仅包括覆盖一个侧墙的类型或覆盖两个侧墙的类型，本发明在此不做具体的限定。或者，在本发明的其他实施例中，还可以根据第二掩膜图形的宽度设置第二掩膜图形覆盖3个第一掩膜图形、4个第一掩膜图形或更多第一掩膜图形，且第二掩膜图形可以同时根据不同的宽度设置多种类型，本发明不做具体的限定。

在所述第二掩膜图形204覆盖两个第一掩膜图形202时，具体的，如图12中第一掩膜图形204b所示，一个第二掩膜图形204b覆盖一个侧墙组，即同时覆盖两个侧墙202(即第一掩膜图形)和两个连接该两个侧墙202的侧墙连接部203，以简化工艺布局，避免本发明工艺过程中产生过多多余图形影响栅极结构的布局。

具体的，所述辅助区III内的侧墙组沿AA1方向的宽度(包括侧墙的宽度和两侧墙之间的间隙)为80nm～150nm；在形成所述第二掩膜图形204的步骤中，所述辅助区III内的第二掩膜图形204a的宽度为25nm～45nm，因此，设置该第二掩膜图形204a覆盖所述侧墙组内的一个侧墙。在形成所述第二掩膜图形204的步骤中，所述辅助区III内的第二掩膜图形204b的宽度为100nm～200nm，因此，该第二掩膜图形204b设置为覆盖侧墙组。

在本步骤中，可以采用湿法刻蚀工艺或干法刻蚀工艺刻蚀所述掩膜材料层，形成所述第二掩膜图形204。具体的，本步骤可以包括：在所述掩膜材料层240上形成图形化的掩膜，在该掩膜下刻蚀所述掩膜材料层240，形成所述第二掩膜图形204。

所述第二掩膜图形204由掩膜材料层240刻蚀得到，因此，第二掩膜图形204的材料为掩膜材料层240的材料，本实施例中，第二掩膜图形204的材料为碳化硅。在其他实施例中，随着所述掩膜材料层240的材料的不同，所述第二掩膜图形204可以对应的为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。当掩膜材料层240为叠层结构时，第二掩膜图形204也对应为叠层结构。

本实施例中，所述第二掩膜图形204的厚度与掩膜材料层240的厚度相同，具体的，当所述掩膜材料层240的厚度(未标示)为8nm至35nm时，对应的第二掩膜图形204的厚度也对应为8nm至35nm。

需要说明的是，在第二图形区II形成第二掩膜图形时，在辅助区III同时形成能够覆盖第一掩膜图形的第二掩膜图形，增大第二掩膜图形的图形密度，从而避免刻蚀负载效应，形成均一性良好的第二掩膜图形，进而形成均一性良好的大尺寸目标图形，使得形成于第二图形区II的目标图形的均一性均较好，相应提高了器件性能以及性能均一性。

在本实施例中，在形成第二掩膜图形204后，还可以执行去除在形成第一掩膜图形202和第二掩膜图形204过程中形成的多余图形的步骤，具体的，可以首先去除第二掩膜图形204(包括第二图形区II和辅助区III)端部处可能由于工艺原因形成的不规则结构；接着，去除第一掩膜图形202(包括第一图形区I和辅助区III)中形成的侧墙连接部203，以便于后续形成精确的目标图形。

在本发明的其他实施例中，还可以不执行去除多余图形的步骤，而是在其他步骤中执行多余结构的去除，例如，在形成栅极结构后，在去除伪栅极的步骤中，将由掩膜图形的多余图形形成的多余结构一并去除。

参考图14，以所述第一掩膜图形202和所述第二掩膜图形204为掩膜，刻蚀所述基底，形成目标图形。

结合参考图13，在本实施例中，在提供基底的步骤中，所述基底包括衬底200、位于所述衬底上的栅极材料层210和位于所述栅极材料层上的硬掩膜材料层220；因而，本步骤包括：以所述第一掩膜图形202和所述第二掩膜图形204为掩膜，刻蚀栅极材料层210和位于所述栅极材料层上的硬掩膜材料层220，在所述第一图形区I和所述第二图形区II形成栅极结构211，在所述辅助区III形成伪栅极结构211’。

需要说明的是，第一掩膜图形202和所述第二掩膜图形204可以作为刻蚀硬掩膜材料层220的掩膜，形成图形化的硬掩膜层221，之后，去除第一掩膜图形202和所述第二掩膜图形204，以图形化的硬掩膜层221为刻蚀栅极材料层210的掩膜，形成图形化的栅极结构211和伪栅极结构211’。

或者，在其他可选的方式中，第一掩膜图形202和所述第二掩膜图形204可以作为同时刻蚀硬掩膜材料层220和栅极材料层210的掩膜，即，第一掩膜图形202和所述第二掩膜图形204作为刻蚀硬掩膜材料层220的掩膜形成图形化的硬掩膜层221，接着，仍以第一掩膜图形202和所述第二掩膜图形204作为刻蚀栅极材料层210的掩膜形成图形化的栅极结构，即在所述第一图形区I和所述第二图形区II形成栅极结构211、在所述辅助区III形成伪栅极结构211’之后，去除第一掩膜图形202和所述第二掩膜图形204。

其中，在对硬掩膜材料层220和栅极材料层210的刻蚀过程中，可以根据硬掩膜材料层的材料，选取采用湿法刻蚀工艺或者干法刻蚀工艺进行刻蚀，本发明在此不做具体的限定。其中，由于硬掩膜材料层220和栅极材料层210的材料不同，可以采用不同的刻蚀方式进行对应的刻蚀，以得到目标图形。

在本发明实施例中，在第一图形区I和辅助区III同时形成第一掩膜图形，增大第一掩膜图形的图形密度，形成均一性良好的第一掩膜图形；而在第二图形区II形成第二掩膜图形时，在辅助区III同时形成能够覆盖第一掩膜图形的第二掩膜图形，增大第二掩膜图形的图形密度，形成均一性良好的第二掩膜图形，进而以第一掩膜图形和第二掩膜图形为掩膜，形成均一性良好的目标图形，从而提高器件性能以及性能均一性。

并且，与原有的工艺相比，本发明实施例提供的半导体结构的形成方法，仅在工艺布局上有所改动，而并不改变原有的工艺顺序，因而在提高图形均一性的前提下，不会增加工艺成本。

结合参考图15，需要说明的是，本实施例中，在形成目标图形后，还包括：去除所述伪栅极结构211’。

由于伪栅极结构211’仅为辅助结构，在该辅助结构影响后续的器件形成工艺时，应去除伪栅极结构211’。

在本实施例中，可以通过光刻和刻蚀的工艺去除伪栅极结构211’。具体的，采用光刻工艺形成暴露辅助区III的掩膜图形，并以这一掩膜图形为掩膜进行刻蚀工艺，去除伪栅极结构211’。

在本发明的一个实施例中，还提供了一种半导体结构。结合参考图12和图13，示出了本发明半导体结构一实施例的结构示意图，其中，图12是俯视图，图13是图12沿AA1割线的剖视图。

所述半导体结构包括：基底，所述基底包括第一图形区I、第二图形区II和辅助区III，形成于所述第一图形区I的目标图形尺寸小于形成于所述第二图形区II的目标图形尺寸；第一掩膜图形202，位于所述第一图形区I和所述辅助区III的基底上；第二掩膜图形204，位于所述第二图形区II和所述辅助区III的基底上，其中，在所述辅助区III内，所述第二掩膜204图形覆盖所述第一掩膜图形202。

本实施例中，如图13所示，所述基底包括衬底200，后续可以通过图形化工艺、沉积工艺、外延工艺等在所述衬底200上形成对应的器件结构。本实施例中，所述衬底200的材料为硅。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底，本领域技术人员可以根据实际需要进行选取。

所述基底还包括形成于所述衬底200上的栅极材料层210，所述栅极材料层210用于为后续形成栅极结构提供工艺基础，通过后续的刻蚀工艺形成栅极结构。所述栅极材料层可以为硅(Si)、氮化钛(TiN)、钛(Ti)、氮化钽(TaN)、钴(Co)、钨(W)或者上述材料中的多个材料的叠层。本实施例中，所述栅极材料层可以具体为多晶硅。

进一步的，所述基底还包括形成于栅极材料层210上的硬掩膜(hard mask，HM)材料层220，所述硬掩膜材料层220用于为后续形成图形化的硬掩膜层221(示于图14)提供工艺基础。其中，所述硬掩膜层221用于作为后续刻蚀所述栅极材料层210的掩膜。所述硬掩膜材料层220可以为氮化硅(SiN)、氧化硅(SiO₂)、氮氧化硅(SiON)、碳氧化硅(SiOC)、无定形碳(a-C)、碳氮氧化硅(SiOCN)或者它们的叠层。本实施例中，所述硬掩膜材料层220为氧化硅层。

相应的，所述第一掩膜图形202和第二掩膜图形204均位于所述硬掩膜材料层220上。

需要说明的是，在其他实施例中，所述基底还可以包括衬底以及位于所述衬底上的其他功能材料层，如钝化层、隔离层、金属电极层等，后续图形化所述基底的步骤中，图形化所述功能材料层，以形成对应的功能层。

参考图12和13，基底可以划分为第一图形区I、第二图形区II和辅助区III，其中不同的图形区用于形成不同尺寸的目标图形，具体的，形成于所述第一图形区I的目标图形尺寸小于形成于所述第二图形区II的目标图形尺寸。其中，在目标图形的尺寸范围较大时，不同尺寸的目标图形需要由不同的工艺形成，例如，目标图形的特征尺寸和间距较大时，可以考虑采用光刻和刻蚀的工艺形成，而当目标图形的特征尺寸和间距较小时，则可以考虑采用自对准双重图形化(self-aligned double patterning，SADP)工艺形成。因而，可以根据目标图形的特征尺寸和间距确定形成该目标图形对应的工艺，进而将采用相同工艺的区域划分为一个区域，将采用不同工艺的区域划分为不同的区域。在本实施例中，将基底划分为需要采用SADP工艺的第一图形区I和需要采用光刻和刻蚀工艺的第二图形区II。

辅助区III为基底中与第一图形区I和第二图形区II相邻的区域，该区域为基底不需形成栅结构的区域，用于与第一图形区I和第二图形区II同时形成掩膜图案，从而提高图形密度，避免刻蚀负载效应，最终形成均一性良好的图形结构。在辅助区III形成的图形结构，可以在栅极结构形成工艺完成后进行删除，也可以在其他步骤中删除，或者，在有些设计中，器件的最终结构中仍然保留Dummy区的结构。

需要说明的是，第一图形区I、第二图形区II和辅助区III可以为连续的一个区域，也可以为多个分立的区域，本发明在此不做具体的限定。

在本实施例中，第一掩膜图形的材料可以选取氮化硅材料，以提高第一掩膜图形的刻蚀掩膜的作用。在其他实施例中，根据所述硬掩膜材料层和衬底的材料，所述侧墙(即第一掩膜图形)202的材料还可以为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。当侧墙为叠层结构时，选取以上材料的多种材料形成的叠层结构为侧墙结构。

所述第二掩膜图形204与所述硬掩膜材料层220和第一掩膜图形202的材料刻蚀选择比较大，以减小刻蚀形成第二掩膜图形工艺对所述硬掩膜材料层220和第一掩膜图形202的损伤。具体在本实施例中，所述第二掩膜图形204和第一掩膜图形202的材料刻蚀选择比大于10，或者，在更优的选择中，所述第二掩膜图形204和第一掩膜图形202的材料刻蚀选择比可以大于15、20或者30。并且，当第二掩膜图形204进行后续栅极结构以及伪栅极(dummygate)的刻蚀时，所述第二掩膜图形204还应与栅极材料层210的材料刻蚀选择比较大，以便于降低刻蚀的工艺难度。

本实施例中，所述第二掩膜图形204的材料可以为碳化硅。在其他实施例中，根据所述第一掩膜图形和硬掩膜材料层的材料，所述第二掩膜图形204的材料还可以为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。当第二掩膜图形204为叠层结构时，选取以上材料的多种材料形成的叠层结构为所述第二掩膜图形204的结构。

本实施例中，辅助区III内的第二掩膜图形204可以根据宽度(沿AA1方向的尺寸)的大小确定覆盖第一掩膜图形202的数量，当第二掩膜图形204的宽度仅可以覆盖一个第一掩膜图形202时，所述第二掩膜图形204覆盖一个第一掩膜图形，如第二掩膜图形204a所示；当第二掩膜图形204的宽度足以覆盖两个相邻第一掩膜图形202以及两个相邻第一掩膜图形202之间的间隙时，所述第二掩膜图形204覆盖相邻两个第一掩膜图形202，如第二掩膜图形204b所示。

在本发明的其他实施例中，所述第二掩膜图形可以仅包括覆盖一个侧墙的类型或覆盖两个侧墙的类型，本发明在此不做具体的限定。或者，在本发明的其他实施例中，还可以根据第二掩膜图形的宽度设置第二掩膜图形覆盖3个第一掩膜图形、4个第一掩膜图形或更多第一掩膜图形，且第二掩膜图形可以同时根据不同的宽度设置多种类型，本发明不做具体的限定。

在本发明实施例中，在第一图形区I和辅助区III同时形成第一掩膜图形，增大第一掩膜图形的图形密度，形成均一性良好的第一掩膜图形；而在第二图形区II形成第二掩膜图形时，在辅助区III同时形成能够覆盖第一掩膜图形的第二掩膜图形，增大第二掩膜图形的图形密度，形成均一性良好的第二掩膜图形，进而进一步以第一掩膜图形和第二掩膜图形为掩膜，形成均一性良好的目标图形，从而提高器件性能以及性能均一性。

并且，与原有的工艺相比，本发明实施例提供的半导体结构的形成方法，仅在工艺布局上有所改动，而并不改变原有的工艺顺序，因而在提高图形均一性的前提下，不会增加工艺成本。

其中，所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，在此不再赘述。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底包括第一图形区、第二图形区和辅助区，形成于所述第一图形区的目标图形尺寸小于形成于所述第二图形区的目标图形尺寸；

仅在所述第一图形区和所述辅助区的基底上形成第一掩膜图形；

形成所述第一掩膜图形后，仅在所述第二图形区和所述辅助区的基底上形成第二掩膜图形，在所述辅助区内，所述第二掩膜图形覆盖所述第一掩膜图形；

以所述第一掩膜图形和所述第二掩膜图形为掩膜，刻蚀所述基底，形成目标图形。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述第一图形区和所述辅助区内形成第一掩膜图形的步骤包括：

在所述第一图形区和所述辅助区的基底上形成若干分立的核心层；

形成保形覆盖所述基底和核心层的侧墙材料层；

刻蚀所述侧墙材料层，在所述核心层的侧壁上形成与所述核心层延伸方向相同的第一掩膜图形；

去除所述核心层。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述刻蚀所述侧墙材料层，在所述核心层的侧壁上形成与所述核心层延伸方向相同的第一掩膜图形的步骤包括：

刻蚀去除位于所述基底顶部以及所述核心层顶部的侧墙材料层，保留围绕所述核心层的侧墙组，所述侧墙组包括位于所述核心层侧壁且与所述核心层延伸方向相同的侧墙以及连接所述侧墙的侧墙连接部，所述侧墙作为所述第一掩膜图形。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述侧墙组之后，还包括：

刻蚀去除所述侧墙连接部。

5.如权利要求3或4所述的半导体结构的形成方法，其特征在于，所述在所述第二图形区和所述辅助区内形成第二掩膜图形的步骤包括：

在所述第一掩膜图形露出的基底上形成掩膜材料层，所述掩膜材料层覆盖所述第一掩膜图形；

刻蚀所述掩膜材料层，形成所述第二掩膜图形，其中，所述辅助区内的任一第二掩膜图形至少覆盖一个第一掩膜图形。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第二掩膜图形的步骤中，任一所述第二掩膜图形覆盖相邻两个第一掩膜图形。

7.如权利要求2所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或化学气相沉积工艺形成所述侧墙材料层。

8.如权利要求5所述的半导体结构的形成方法，其特征在于，在所述基底上形成掩膜材料层的步骤中，所述掩膜材料层和第一掩膜图形的材料刻蚀选择比大于10。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜图形的材料为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种；

所述第二掩膜图形的材料为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述辅助区与所述第一图形区以及所述第二图形区相邻。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，在提供基底的步骤中，所述基底包括衬底、位于所述衬底上的栅极材料层和位于所述栅极材料层上的硬掩膜材料层；

所述以所述第一掩膜图形和所述第二掩膜图形为掩膜，刻蚀所述基底，形成目标图形的步骤包括：以所述第一掩膜图形和所述第二掩膜图形为掩膜，刻蚀所述硬掩膜材料层和所述栅极材料层，在所述第一图形区和所述第二图形区形成栅极结构，在所述辅助区形成伪栅极结构。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：

去除所述伪栅极结构。

13.一种半导体结构，其特征在于，包括：

基底，所述基底包括第一图形区、第二图形区和辅助区，形成于所述第一图形区的目标图形尺寸小于形成于所述第二图形区的目标图形尺寸；

第一掩膜图形，仅位于所述第一图形区和所述辅助区的基底上；

第二掩膜图形，仅位于所述第二图形区和所述辅助区的基底上，其中，在所述辅助区内，所述第二掩膜图形覆盖所述第一掩膜图形。

14.如权利要求13所述的半导体结构，其特征在于，所述辅助区内的任一第二掩膜图形至少覆盖一个第一掩膜图形。

15.如权利要求14所述的半导体结构，其特征在于，任一所述第二掩膜图形覆盖相邻两个第一掩膜图形。

16.如权利要求13所述的半导体结构，其特征在于，所述第二掩膜图形和所述第一掩膜图形的材料刻蚀选择比大于10。

17.如权利要求13所述的半导体结构，其特征在于，所述第一掩膜图形的材料为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种；

所述第二掩膜图形的材料为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。

18.如权利要求13所述的半导体结构，其特征在于，所述基底包括衬底、位于所述衬底上的栅极材料层和位于所述栅极材料层上的硬掩膜材料层；

所述第一掩膜图形和第二掩膜图形均位于所述硬掩膜材料层上。