[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111386751A - 电路模块 - Google Patents

电路模块 Download PDF

Info

Publication number
CN111386751A
CN111386751A CN201880071661.XA CN201880071661A CN111386751A CN 111386751 A CN111386751 A CN 111386751A CN 201880071661 A CN201880071661 A CN 201880071661A CN 111386751 A CN111386751 A CN 111386751A
Authority
CN
China
Prior art keywords
circuit module
resin
resin film
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880071661.XA
Other languages
English (en)
Other versions
CN111386751B (zh
Inventor
野村忠志
小田哲也
新开秀树
小出泽彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111386751A publication Critical patent/CN111386751A/zh
Application granted granted Critical
Publication of CN111386751B publication Critical patent/CN111386751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

电路模块(100)具备：具备多个内部导体(2)的基板(10)、被配置于基板(10)的一个主面(S1)的第一电子部件、被设置在一个主面(S1)上并密封上述第一电子部件的第一树脂层(40)、被设置于基板(10)的另一个主面(S2)并包括接地电极的多个外部电极(B1)、至少设置在第一树脂层(40)的外表面上和基板(10)的侧面(S3)并经由多个内部导体(2)中的至少一个与上述接地电极连接的导体膜(50)、以及树脂膜(60)，树脂膜(60)包括被设置于另一个主面(S2)的第一树脂膜(60a)、以及被设置成在基板(10)的平面方向上处于比第一树脂膜(60a)靠外侧且从该第一树脂膜(60a)延伸的多个第二树脂膜(60b)，多个外部电极(B1)被配置成从第一树脂膜(60a)露出，在关注多个第二树脂膜(60b)中的任意相邻的两个第二树脂膜(60b)时，该两个第二树脂膜(60b)隔开间隔地配置。

Description

电路模块
技术领域
本发明涉及具备被设置在基板的一个主面上并密封电子部件的树脂层、以及被设置在树脂层的外表面上的导体膜的电路模块。
背景技术
作为在电子设备中所使用的电路模块，已知具备被设置在基板的一个主面上并密封电子部件的树脂层、以及被设置在树脂层的外表面上的导体膜的电路模块。作为那样的电路模块的一个例子，列举美国专利申请公开第2016/0111375号说明书(专利文献1)所记载的电路模块。
图14是专利文献1所记载的电路模块200所涉及的说明图。图14的(A)是用于说明电路模块200的制造工序的一部分的剖视图。图14的(B)是电路模块200的俯视图(顶视图)。电路模块200具备被设置在基板的一个主面上并密封电子部件的树脂层(未图示)、被设置在树脂层的外表面上的导体膜250、以及外部电极200B。
如图14的(A)所示，电路模块200的形成导体膜250之前的半成品被粘贴于被赋予有粘接层的基台BL。在该状态下，对除了半成品的底面之外的外表面例如进行金属喷镀，在该金属喷镀中，通过溅射来使金属微粒子附着。由此，在除了半成品的底面之外的外表面上设置导体膜250。之后，从基台BL剥离电路模块200而形成完成品。
专利文献1：美国专利申请公开第2016/0111375号说明书
另外，如图14的(A)所示，在金属喷镀的工序中，在粘接层上附着多余的导体膜250s。在从基台BL剥离电路模块200时，该多余的导体膜250s的大部分残留在粘接层上。
然而，多余的导体膜250s的一部分有可能如图14的(B)所示那样成为所谓的毛刺250b而附着于电路模块200。而且，在这样的电路模块200与电子设备的电路基板连接的情况下，有可能该毛刺250b脱落并附着成跨越外部电极200B间，由此产生短路等，电子设备产生不良状况。
发明内容
即，该发明的目的在于提供抑制毛刺的附着的电路模块。
在该发明所涉及的电路模块中，为了抑制毛刺的附着，而谋求电路模块的下表面(设置有外部电极的面)的构造的改进。
该发明所涉及的电路模块的第一方式具备：基板，具备多个内部导体；第一电子部件，被配置于上述基板的一个主面；第一树脂层，被设置在上述一个主面上，密封上述第一电子部件；多个外部电极，被设置于上述基板的另一个主面，包括接地电极；导体膜，至少设置在上述第一树脂层的外表面上和上述基板的侧面，经由上述多个内部导体中的至少一个内部导体与上述接地电极连接；以及树脂膜。上述树脂膜包括：第一树脂膜，被设置于上述另一个主面；以及多个第二树脂膜，被设置成在上述基板的平面方向上处于比上述第一树脂膜靠外侧且从上述第一树脂膜延伸。上述多个外部电极被配置成从上述第一树脂膜露出。在关注上述多个第二树脂膜中的任意相邻的两个上述第二树脂膜时，该两个上述第二树脂膜隔开间隔地配置。
该发明所涉及的电路模块的第二方式具备：基板，具备多个内部导体；第一电子部件，被配置于上述基板的一个主面；第二电子部件，被配置于上述基板的另一个主面；多个导通孔导体，与上述基板的上述另一个主面连接；第一树脂层，被设置于上述一个主面，密封上述第一电子部件；第二树脂层，被设置在上述另一个主面上，密封上述第二电子部件和上述多个导通孔导体；多个外部电极，被设置于上述第二树脂层，包括接地电极；导体膜，至少设置在上述第一树脂层的外表面上、上述侧面以及上述第二树脂层的侧面，经由上述多个内部导体中的至少一个内部导体和上述多个导通孔导体中的至少一个导通孔导体与上述接地电极连接；以及树脂膜。上述树脂膜包括：第一树脂膜，被设置于上述第二树脂层；以及多个第二树脂膜，被设置成在上述基板的平面方向上处于比上述第一树脂膜靠外侧且从上述第一树脂膜延伸。上述多个外部电极被配置成从上述第一树脂膜露出。在关注上述多个第二树脂膜中的任意相邻的两个上述第二树脂膜时，该两个上述第二树脂膜隔开间隔地配置。
该发明所涉及的电路模块的第三方式具备：基板，具备多个内部导体；第一电子部件，被配置于上述基板的一个主面；第二电子部件，被配置于上述基板的另一个主面；多个导通孔导体，与上述基板的上述另一个主面连接；第一树脂层，被设置于上述一个主面，密封上述第一电子部件；第二树脂层，被设置于上述另一个主面，密封上述第二电子部件和上述多个导通孔导体；多个外部电极，被设置于上述第二树脂层，包括接地电极；以及导体膜，至少设置在上述第一树脂层的外表面上、上述侧面以及上述第二树脂层的侧面，经由上述多个内部导体中的至少一个内部导体和上述多个导通孔导体中的至少一个导通孔导体与上述接地电极连接。上述多个外部电极被配置成从上述第二树脂层露出。在上述第二树脂层的表面形成有第一凸部以及被设置成在上述基板的平面方向的外侧从上述第一凸部延伸的多个第二凸部，在关注上述多个第二凸部中的任意相邻的两个上述第二凸部时，该两个上述第二凸部隔开间隔地配置。
该发明所涉及的电路模块抑制毛刺的附着。
附图说明
图1是该发明所涉及的电路模块的第一实施方式的电路模块100的俯视图(顶视图)。
图2是分别以包括图1所示的X1－X1线的面以及包括X2－X2线的面切割电路模块100的情况下的矢向剖视图、和以包括X3－X3线的面切割电路模块100的情况下的放大剖视图。
图3是用于对电路模块100的制造工序中的、对半成品赋予了导体膜50后从基台BL剥离的工序进行说明的放大剖视图、以及从基台BL剥离后的电路模块100的俯视图(顶视图)。
图4是用于对电路模块100的第一以及第二变形例进行说明的放大剖视图。
图5是用于对电路模块100的第三至第六变形例进行说明的俯视图(顶视图)。
图6是用于对电路模块100的第七至第十一变形例进行说明的俯视图(顶视图)。
图7是用于对电路模块100的第十二以及第十三变形例进行说明的放大剖视图。
图8是用于对电路模块100的第十四变形例进行说明的放大剖视图。
图9是用于对电路模块100的第十五变形例进行说明的俯视图(顶视图)。
图10是该发明所涉及的电路模块的第二实施方式的电路模块100A的俯视图(顶视图)。
图11是分别以包括图10所示的X3－X3线的面以及包括X4－X4线的面切割电路模块100A的情况下的矢向剖视图。
图12是该发明所涉及的电路模块的第三实施方式的电路模块100B的俯视图(顶视图)。
图13是分别以包括图12所示的X5－X5线的面以及包括X6－X6线的面切割电路模块100B的情况下的矢向剖视图。
图14是用于对背景技术的电路模块200的制造工序的一部分进行说明的剖视图、以及电路模块200的俯视图(顶视图)。
具体实施方式
以下示出该发明的实施方式，并且详细地对作为该发明的特征之处进行说明。该发明例如应用于车载用等的要求高可靠性的电子设备中所使用的电路模块等，但并不局限于此。
(电路模块的第一实施方式)
使用图1至图3，对该发明所涉及的电路模块的第一实施方式的电路模块100的构造以及其特征进行说明。
此外，各附图是示意图。另外，在制造工序上产生的各构成要素的形状的偏差等并不一定反映在各附图中。即，以后，在该说明书中为了说明所使用的附图即使有与实际的产品不同的部分，也能够说在本质方面表示实际的产品。
图1是电路模块100的俯视图(顶视图)。图2是电路模块100的各种剖视图。图2的(A)是以包括图1所示的X1－X1线的面切割电路模块100的情况下的矢向剖视图。图2的(B)是以包括X2－X2线的面切割电路模块100的情况下的矢向剖视图。图2的(C)是放大了以包括X3－X3线的面切割电路模块100的情况下的矢向剖视图的主要部分而得到的放大剖视图。
此外，图1不是剖视图，但为了容易理解结构部件，将一部分的结构部件填充来进行图示。
电路模块100具备基板10、第一电子部件20、30、第一树脂层40、多个外部电极B1、导体膜50以及树脂膜60。基板10具有一个主面S1、另一个主面S2、以及连接一个主面S1和另一个主面S2的侧面S3(参照图2的(A))。
在图1所示的电路模块100中，在俯视时，基板10为矩形状。另外，基板10具备绝缘体层1以及形成在其内部的多个内部导体2。内部导体2包括图案导体2a和导通孔导体2b。绝缘体层1例如使用从低温烧制陶瓷材料以及玻璃纤维与环氧树脂的复合材料等中选出的材料。内部导体2例如使用Cu等金属材料。
在基板10的一个主面S1上设置有焊盘3、4。另外，在另一个主面S2上设置有焊盘5。
第一电子部件20、30例如是集成电路、层叠电容器以及层叠电感器等各种电子部件。第一电子部件20例如通过无Pb焊料等连接部件B2与焊盘3连接。第一电子部件30通过同样的连接部件B3与焊盘4连接。即，第一电子部件20、30连接在基板10的一个主面S1侧。
第一树脂层40设置在一个主面S1上，密封第一电子部件20、30。第一树脂层40使用作为填料而分散有玻璃材料、二氧化硅等的树脂材料。但是，也可以不包含填料。
多个外部电极B1包括信号电极和接地电极。多个外部电极B1例如使用包含无Pb焊料的焊料凸块等。在电路模块100中，多个外部电极B1设置在焊盘5上。但是，也可以直接地设置于在另一个主面S2露出的导通孔导体2b上。即，多个外部电极B1设置在另一个主面S2侧。
导体膜50设置在第一树脂层40的外表面上、侧面S3上以及另一个主面S2的外周附近上，并且经由多个内部导体2中的至少一个与接地电极连接。导体膜50例如使用Cu等金属材料。此外，电路模块100的侧面的导体膜50以2μm以上的厚度被赋予，以获得足够的屏蔽效果。此外，导体膜50也可以通过将不同的种类的金属膜层叠多层而成。对于该导体膜50的形成工序，后述。
树脂膜60包括分别设置在基板10的另一个主面S2上的第一树脂膜60a和多个第二树脂膜60b。第一树脂膜60a具有与另一个主面S2接触的面S4、以及与面S4对置的面S5。第二树脂膜60b延伸为一端与侧面S3同一平面，另一端与侧面S3分离。
在图2的(B)所示的电路模块100中，第二树脂膜60b在与基板10的侧面S3正交的方向上延伸。而且，第二树脂膜60b的另一端到达第一树脂膜60a，第一树脂膜60a和第二树脂膜60b成为一体。另外，第一树脂膜60a和第二树脂膜60b为相同的厚度，但并不局限于此。
但是，如后述的变形例所示，第二树脂膜60b的延伸方向也可以不是与侧面S3正交的方向。另外，第一树脂膜60a和第二树脂膜60b也可以不为一体。树脂膜60例如使用环氧树脂那样的树脂材料。
多个外部电极B1被配置成在基板10的另一个主面S2的法线方向上的俯视(从电路模块100的下表面侧的俯视)时，处于第一树脂膜60a的面S5的外周的内侧且从面S5露出(参照图1)。另外，多个第二树脂膜60b被配置成在相邻的两个第二树脂膜60b之间存在第一间隙C1(参照图1)。该第一间隙C1的深度、即第二树脂膜60b的厚度为25μm以上。
第一间隙C1在全部的相邻的两个第二树脂膜60b之间也可以不是相同的形态，也可以不是相同的宽度。例如，在图1所示的电路模块100中，在与矩形状的第一树脂膜60a的四个边接触的多个第二树脂膜60b中，第一间隙C1全部为相同的宽度。另一方面，处于第一树脂膜60a的角部的两个第二树脂膜60b之间的第一间隙C1与上述的各边上的第一间隙C1形态不同，另外，宽度也不同。
此处，使用图3，对电路模块100的制造工序中的导体膜50的形成工序进行说明。图3是用于对在电路模块100的制造工序中，对半成品赋予导体膜50后，从基台BL剥离的工序进行说明的放大剖视图。对于第一电子部件20、30向基板10的连接工序以及树脂膜60(第一树脂膜60a、第二树脂膜60b)的赋予工序等其它工序，省略说明。
图3的(A)示出对赋予了第一树脂膜60a以及第二树脂膜60b的半成品赋予导体膜50的工序。未赋予导体膜50的电路模块100的半成品被粘贴至赋予有粘接层AL的基台BL。外部电极B1陷入到粘接层AL，进一步，第一树脂膜60a和第二树脂膜60b与粘接层AL抵接。
如前述那样，多个第二树脂膜60b被配置成一端与侧面S3同一平面，在相邻的两个第二树脂膜60b之间存在第一间隙C1(参照图1)。
接下来，在第一树脂层40的外表面上、基板10的侧面S3上以及第二树脂膜60b的一端上例如进行金属喷镀，在该金属喷镀中，通过溅射使金属微粒子附着。由此，在上述的位置赋予导体膜50。此时，导体膜50通过也回绕到由于第一间隙C1的存在而露出的基板10的另一个主面S2上而形成(参照图2的(A))。
另外，通过溅射产生的金属微粒子也附着在粘接层AL的外表面上，成为与导体膜连接的多余的导体膜50s。但是，如图3的(A)所示，在第一间隙C1残留未形成导体膜50的空间。其结果是，在导体膜50出现如针眼那样排列的、不与多余的导体膜50s连接的窗部W。
而且，如图3的(B)所示，若将赋予了导体膜50的电路模块100从基台BL剥离，则上述的窗部W成为起点，导体膜50和多余的导体膜50s接触的位置断裂。其结果是，获得图3的(C)的俯视图(顶视图)所示那样的、多余的导体膜50s(所谓的毛刺)的附着被抑制的电路模块100。即，这样的电路模块100抑制由毛刺引起的电子设备的不良状况的产生。
为了抑制该毛刺的附着，优选在电路模块100的侧面的导体膜50以2μm以上的厚度被赋予的情况下，第一间隙C1的宽度以及间距为200μm以下。
《电路模块的第一实施方式的变形例》
使用图4至图9，对该发明所涉及的电路模块的第一实施方式的电路模块100的各种的变形例进行说明。此外，在各变形例的构成要素中，对于与电路模块100共用的构成要素的说明，有时省略或者简化。
＜第一以及第二变形例＞
使用图4，对电路模块100的第一以及第二变形例进行说明。图4的(A)是用于对电路模块100的第一变形例进行说明的、相当于图2的(C)的放大剖视图。在图4的(A)所示的第一变形例中，第二树脂膜60b的与延伸方向正交的剖面成为与基板10的另一个主面S2接触的边的长度比与基板10的另一个主面S2对置的边的长度长的锥形。
该情况下，由于导体膜50和多余的导体膜50s接触的位置的长度较短，所以容易增进两者的断裂。因此，更加抑制毛刺附着到电路模块100。另外，由于第二树脂膜60b的与另一个主面S2接触的面的面积大于与另一个主面S2对置的面的面积，所以即使在第二树脂膜60b的剖面积较小的情况下，也抑制从另一个主面S2的剥离。
另一方面，图4的(B)是用于对电路模块100的第二变形例进行说明的、相当于图2的(C)的放大剖视图。在图4的(B)所示的第二变形例中，第二树脂膜60b的与延伸方向正交的剖面成为与基板10的另一个主面S2接触的边的长度比与基板10的另一个主面S2对置的边的长度短的与第一变形例相反方向的锥形。
该情况下，由于抑制溅射时的金属微粒子向第一间隙C1的内壁的回绕，所以多余的导体膜50s不容易被赋予到第一间隙C1的内壁。因此，容易增进导体膜50和多余的导体膜50s的断裂。因此，更加抑制毛刺附着到电路模块100。
＜第三至第六变形例＞
使用图5，对电路模块100的第三至第六变形例进行说明。图5的(A)是用于对电路模块100的第三变形例进行说明的俯视图(顶视图)。在图5的(A)所示的第三变形例中，第二树脂膜60b成为与延伸方向正交的剖面的面积随着远离基板10的侧面S3而变大的延伸方向上的锥形。
此外，成为锥形的方向也可以是与图5的(A)所示的相反方向。另外，锥形的变化在俯视图上为直线状，但也可以是曲线状。
图5的(B)是用于对电路模块100的第四变形例进行说明的俯视图(顶视图)。在图5的(B)所示的第四变形例中，到一定的距离为止，第二树脂膜60b的与延伸方向正交的剖面的面积随着远离基板的侧面S3而变小。而且，然后，与延伸方向正交的剖面的面积随着远离基板10的侧面S3而变大。此外，该变化在俯视图上成为折线状。
另外，第二树脂膜60b的与延伸方向正交的剖面的面积也可以与图5的(B)所示的相反，到一定的距离为止，随着远离基板的侧面S3而变大，然后变小。
图5的(C)是用于对电路模块100的第五变形例进行说明的俯视图(顶视图)。在图5的(C)所示的第五变形例中，第二树脂膜60b的剖面的面积随着远离基板10的侧面S3而与第四变形例同样地变化。但是，其变化在俯视图上成为曲线状。
图5的(D)是用于对电路模块100的第六变形例进行说明的俯视图(顶视图)。在图5的(D)所示的第六变形例中，第二树脂膜60b在从侧面S3的法线方向倾斜的方向上延伸。
在图5的(D)所示的电路模块100中，第二树脂膜60b的延伸方向不是固定的，随着接近基板10的矩形状的另一个主面S2的角部，从侧面S3的法线方向的斜率变大。但是，从侧面S3的法线方向的斜率也可以是固定的。
在电路模块100的第三至第六变形例中，有与第一实施方式同样的效果。在第三变形例中，在第二树脂膜60b的锥形的方向为图5的(A)所图示的方向的情况下，抑制第二树脂膜60b从另一个主面S2剥离。另外，由于导体膜50和多余的导体膜50s接触的位置的长度较短，所以容易增进两者的断裂。因此，更加抑制毛刺附着到电路模块100。
另一方面，在锥形的方向为与图5的(A)所示的方向相反方向的情况下，基板10的侧面S3处的第一间隙C1变窄。因此，抑制溅射时金属微粒子向第一间隙C1内回绕。
在第四以及第五变形例中，在第二树脂膜60b的剖面积的变化为图5的(B)以及(C)所示的变化的情况下，基板10的侧面S3处的第一间隙C1变窄。因此，抑制溅射时金属微粒子向第一间隙C1内回绕。
另一方面，在第二树脂膜60b的剖面积的变化与图5的(B)以及(C)所示的变化相反的情况下，导体膜50和多余的导体膜50s接触的位置的长度较短，所以容易增进两者的断裂。因此，更加抑制毛刺附着到电路模块100。
在第六变形例的情况下，抑制第二树脂膜60b从另一个主面S2剥离。
＜第七至第十一变形例＞
使用图6，对电路模块100的第七至第十一变形例进行说明。图6的(A)是用于对电路模块100的第七变形例进行说明的俯视图(顶视图)。在图6的(A)所示的第七变形例中，在第一树脂膜60a的周边部存在与第一树脂膜60a的外周平行地配置的第二间隙C2。即，第一树脂膜60a和第二树脂膜60b不成为一体。
图6的(B)是用于对电路模块100的第八变形例进行说明的俯视图(顶视图)。即使是图6的(B)所示的第八变形例，在第一树脂膜60a的周边部也存在与第一树脂膜60a的外周平行地配置的第二间隙C2。但是，第二间隙C2为虚线状，多个第二树脂膜60b每隔一个与第一树脂膜60a成为一体。
图6的(C)是用于对电路模块100的第九变形例进行说明的俯视图(顶视图)。在图6的(C)所示的第九变形例中，在第一树脂膜60a内存在与第一树脂膜60a的外周平行地配置的第二间隙C2。即，第一树脂膜60a和第二树脂膜60b成为一体。但是，第二树脂膜60b的另一端到达的第一树脂膜60a的周边部和配置有多个外部电极B1的第一树脂膜60a的中央部被第二间隙C2分离。
图6的(D)是用于对电路模块100的第十变形例进行说明的俯视图(顶视图)。即使是图6的(D)所示的第十变形例，在第一树脂膜60a内也存在与第一树脂膜60a的外周平行地配置的第二间隙C2。但是，第二间隙C2为虚线状。即，第二树脂膜60b的另一端到达的第一树脂膜60a的周边部和配置有多个外部电极B1的第一树脂膜60a的中央部未被第二间隙C2分离。
图6的(E)是用于对电路模块100的第十一变形例进行说明的俯视图(顶视图)。在图6的(E)所示的第十一变形例中，在第一树脂膜60a的周边部以及内部存在虚线状的第二间隙C2。但是，第二间隙C2在多个第二树脂膜60b的排列方向以及延伸方向的各个方向上，与第一树脂膜60a的一部分交替地配置。即，第一树脂膜60a的一部分和虚线状的第二间隙C2被排列为形成格纹。
即使是电路模块100的第七至第十一变形例，也获得与第一实施方式同样的效果。另外，通过第二间隙C2来抑制导体膜50和信号电极的短路的产生。此外，第二间隙C2也可以以倾斜的状态配置，而不是与第一树脂膜60a的外周平行。
使用图7，对电路模块100的第十二以及第十三变形例进行说明。图7的(A)是用于对电路模块100的第十二变形例进行说明的、相当于图2的(C)的放大剖视图。第十二变形例的俯视图(顶视图)与图1所示的电路模块100相同。但是，在第十二变形例中，第二树脂膜60b的、与其延伸方向平行且与另一个主面S2正交的剖面成为厚度从与第一树脂膜60a接触的位置朝向侧面S3变薄的锥形。
图7的(B)是用于对电路模块100的第十三变形例进行说明的、相当于图2的(C)的放大剖视图。第十三变形例的俯视图(顶视图)也与图1所示的电路模块100相同。但是，在第十三变形例中，第二树脂膜60b的厚度比第一树脂膜60a的厚度薄。
即使是电路模块100的第十二以及第十三变形例，也获得与第一实施方式同样的效果。
使用图8，对电路模块100的第十四变形例进行说明。图8是用于对电路模块100的第十四变形例进行说明的、相当于图2的(C)的放大剖视图。在图8所示的第十四变形例中，树脂膜60除了第一树脂膜60a以及第二树脂膜60b之外，还包括使相邻的两个第二树脂膜60b相互连接的第三树脂膜60c。
另外，基板10的另一个主面S2具有凹部D1。而且，第三树脂膜60c进入到凹部D1。即使在这种情况下，也配置成在相邻的两个第二树脂膜60b之间存在第一间隙C1。
此外，第三树脂膜60c的厚度是在第三树脂膜60c进入到凹部D1的状态下出现第一间隙C1的厚度即可。即，第三树脂膜60c的厚度无需比第一树脂膜60a的厚度以及第二树脂膜60b的厚度薄。
即使是第十四变形例，也获得与第一实施方式同样的效果。另外，在第十四变形例中，相邻的两个第二树脂膜60b通过进入到凹部D1并与另一个主面S2稳固地连接的第三树脂膜60c而相互连接。因此，抑制第二树脂膜60b从另一个主面S2剥离。
使用图9，对电路模块100的第十五变形例进行说明。图9是用于对电路模块100的第十五变形例进行说明的、相当于图1的俯视图(顶视图)。在图9所示的第十五变形例中，除了电路模块100的结构之外，在外部电极B1的周围还设置有环状的间隙G1。
即使是电路模块100的第十五变形例，也获得与第一实施方式同样的效果。另外，即使在基板10相对于基台BL倾斜的状态下进行溅射，间隙G1的内壁也抑制金属微粒子的回绕。其结果是，抑制导体膜50和信号电极的短路的产生。
(电路模块的第二实施方式)
使用图10以及图11，对该发明所涉及的电路模块的第二实施方式的电路模块100A的构造以及其特征进行说明。此外，在电路模块100A的构成要素中，对于与电路模块100共用的构成要素的说明，有时省略或者简化。
图10是电路模块100A的俯视图(顶视图)。图11的(A)是以包括图11所示的X3－X3线的面切割电路模块100A的情况下的矢向剖视图。图11的(B)是以包括X4－X4线的面切割电路模块100的情况下的矢向剖视图。此外，图10不是剖视图，但为了容易理解结构部件，将一部分的结构部件填充来进行图示。
电路模块100A除了电路模块100的结构之外，还具备第二电子部件70、多个导通孔导体80以及第二树脂层90。第二电子部件70是与第一电子部件20、30同样的各种电子部件。第二电子部件70例如通过无Pb焊料等连接部件B4与焊盘5连接。
多个导通孔导体80的面S6侧的端面与焊盘6连接。导通孔导体80可以直接形成在焊盘6上，也可以预先形成的部件通过连接部件与焊盘6连接。即，第二电子部件70和多个导通孔导体80连接在基板10的另一个主面S2侧。
第二树脂层90设置在另一个主面S2上，密封第二电子部件70和多个导通孔导体80。另外，第二树脂层90具有与另一个主面S2接触的面S6、与面S6对置的面S7以及连接面S6和面S7的面S8。第二树脂层90也使用作为填料而分散有玻璃材料、二氧化硅等的树脂材料。但是，也可以不含有填料。另外，第一树脂层40和第二树脂层90也可以使用不同的种类的树脂材料。
多个外部电极B1包括信号电极和接地电极。多个外部电极B1与电路模块100同样地例如使用包含无Pb焊料的焊料凸块等。但是，在电路模块100A中，外部电极B1分别设置在多个导通孔导体80的面S7侧的端面上。此外，外部电极B1也可以经由通过镀覆等形成的中间膜而设置在导通孔导体80的面S7侧的端面上。
导体膜50设置在第一树脂层40的外表面上、侧面S3上、面S8上以及面S7的外周附近上。而且，导体膜50经由基板10内的多个内部导体中的至少一个和多个导通孔导体80中的至少一个与接地电极连接。导体膜50例如使用Cu等金属材料。
树脂膜60包括分别设置在第二树脂层90的面S7上的第一树脂膜60a和多个第二树脂膜60b。第一树脂膜60a具有与面S7接触的面S4、以及与面S4对置的面S5。第二树脂膜60b延伸为一端与面S8同一平面，另一端与面S8分离。树脂膜60例如使用环氧树脂那样的树脂材料(参照图11的(A))。
多个外部电极B1被配置成在第二树脂层90的面S7的法线方向上的俯视(从电路模块100A的下表面侧的俯视)时，处于第一树脂膜60a的面S5的外周的内侧且从面S5露出(参照图10)。另外，多个第二树脂膜60b被配置成在相邻的两个第二树脂膜60b之间存在第一间隙C1(参照图10)。
与电路模块100同样地，第一间隙C1在全部的相邻的两个第二树脂膜60b之间，也可以不是相同的形态，也可以不是相同的宽度。例如，在图10所示的电路模块100A中，在与矩形状的第一树脂膜60a的四个边接触的多个第二树脂膜60b中，第一间隙C1全部为相同的宽度。另一方面，处于第一树脂膜60a的角部的两个第二树脂膜60b之间的第一间隙C1与上述的各边上的第一间隙C1形态不同，另外，宽度也不同。
即使在电路模块100A中，在制造工序中，在用于形成导体膜50的溅射中产生的金属微粒子也附着在粘接层AL的外表面上，成为与导体膜50连接的多余的导体膜50s(参照图3的(A))。但是，与电路模块100的制造工序同样地，在第一间隙C1中残留未形成导体膜50的空间。其结果是，在导体膜50出现如针眼那样排列的、不与多余的导体膜50s连接的窗部W。
而且，若将赋予了导体膜50的电路模块100A从基台BL剥离，则上述的窗部W成为起点，导体膜50和多余的导体膜50s接触的位置断裂。其结果是，获得多余的导体膜50s(所谓的毛刺)的附着被抑制的电路模块100A。即，这样的电路模块100A抑制由毛刺引起的电子设备的不良状况的产生。
(电路模块的第三实施方式)
使用图12以及图13，对该发明所涉及的电路模块的第三实施方式的电路模块100B的构造以及其特征进行说明。此外，在电路模块100B的构成要素中，对于与电路模块100A共用的构成要素的说明，有时省略或者简化。
图12是电路模块100B的俯视图(顶视图)。图13的(A)是以包括图12所示的X5－X5线的面切割电路模块100B的情况下的矢向剖视图。图13的(B)是以包括X6－X6线的面切割电路模块100的情况下的矢向剖视图。此外，图12不是剖视图，但为了容易理解结构部件，将一部分的结构部件填充来进行图示。
电路模块100B如电路模块100A那样具备第二电子部件70、多个导通孔导体80以及第二树脂层90。关于第二电子部件70、多个导通孔导体80以及第二树脂层90，包括连接关系以及密封关系在内均与电路模块100A相同，所以省略关于它们的说明。导体膜50与电路模块100A同样地设置在第一树脂层40的外表面上、侧面S3上、面S8上以及面S7的外周附近上。
另一方面，电路模块100B不具备树脂膜60(第一树脂膜60a以及第二树脂膜60b)。代替地，第二树脂层90在作为虚拟的面的面S7上具备凸部91。换言之，凸部91是第二树脂层90的一部分。凸部91包括第一凸部91a和多个第二凸部91b。第一凸部91a具有与面S7对置的面S9。第二凸部91b延伸为一端与面S8同一平面，另一端与面S8分离。
即，电路模块100B的第二树脂层90可以视为电路模块100A中的树脂膜60和第二树脂层90由相同的材料一体成形而成。
多个外部电极B1被配置成在第二树脂层90的面S7的法线方向上的俯视(从电路模块100B的下表面侧的俯视)时，处于第一凸部91a的面S9的外周的内侧且从面S9露出(参照图12)。另外，多个第二凸部91b被配置成在相邻的两个第二凸部91b之间存在第二间隙C2(参照图12)。
与电路模块100A同样地，第一间隙C1在全部的相邻的两个第二凸部91b之间，也可以不是相同的形态，也可以不是相同的宽度。例如，在图12所示的电路模块100B中，在与矩形状的第一凸部91a的四个边接触的多个第二凸部91b中，第二间隙C2全部为相同的宽度。另一方面，处于第一凸部91a的角部的两个第二凸部91b之间的第二间隙C2与上述的各边上的第二间隙C2，形态不同，另外，宽度也不同。
即使在电路模块100B中，在制造工序中，在用于形成导体膜50的溅射中产生的金属微粒子也附着在粘接层AL的外表面上，成为与导体膜50连接的多余的导体膜50s(参照图3的(A))。但是，与电路模块100A的制造工序同样地，在第二间隙C2中残留未形成导体膜50的空间。其结果是，在导体膜50出现如针眼那样排列的、不与多余的导体膜50s连接的窗部W。
而且，若将赋予了导体膜50的电路模块100B从基台BL剥离，则上述的窗部W成为起点，导体膜50和多余的导体膜50s接触的位置断裂。其结果是，获得多余的导体膜50s(所谓的毛刺)的附着被抑制的电路模块100B。即，这样的电路模块100B抑制由毛刺引起的电子设备的不良状况的产生。
此外，本次公开的上述实施方式在全部的点是例示，并不是限制性内容。本发明的范围由权利要求书示出，包括与权利要求书均等的含义以及范围内的全部变更。
附图标记的说明：1…绝缘体层，2…内部导体，2a…图案导体，2b…导通孔导体，3、4、5…焊盘，10…基板，20、30…第一电子部件，40…第一树脂层，50…导体膜，60…树脂膜，60a…第一树脂膜，60b…第二树脂膜，100…电路模块，B1…外部电极，B2、B3…连接部件，C1…第一间隙，S1…一个主面，S2…另一个主面，S3…侧面，S4、S5…面。

Claims (4)

1.一种电路模块，具备：
基板，具备多个内部导体；
第一电子部件，被配置于上述基板的一个主面；
第一树脂层，被设置在上述一个主面上，密封上述第一电子部件；
多个外部电极，被设置于上述基板的另一个主面，包括接地电极；
导体膜，至少设置在上述第一树脂层的外表面上和上述基板的侧面，经由上述多个内部导体中的至少一个内部导体与上述接地电极连接；以及
树脂膜，
上述树脂膜包括：第一树脂膜，被设置于上述另一个主面；以及多个第二树脂膜，被设置成在上述基板的平面方向上处于比上述第一树脂膜靠外侧且从上述第一树脂膜延伸，
上述多个外部电极被配置成从上述第一树脂膜露出，
在关注上述多个第二树脂膜中的任意相邻的两个上述第二树脂膜时，该两个上述第二树脂膜隔开间隔地配置。
2.根据权利要求1所述的电路模块，其中，
上述树脂膜还包括第三树脂膜，
相邻的两个上述第二树脂膜通过上述第三树脂膜相互连接。
3.一种电路模块，具备：
基板，具备多个内部导体；
第一电子部件，被配置于上述基板的一个主面；
第二电子部件，被配置于上述基板的另一个主面；
多个导通孔导体，与上述基板的上述另一个主面连接；
第一树脂层，被设置于上述一个主面，密封上述第一电子部件；
第二树脂层，被设置在上述另一个主面上，密封上述第二电子部件和上述多个导通孔导体；
多个外部电极，被设置于上述第二树脂层，包括接地电极；
导体膜，至少设置在上述第一树脂层的外表面上、上述侧面以及上述第二树脂层的侧面，经由上述多个内部导体中的至少一个内部导体和上述多个导通孔导体中的至少一个导通孔导体与上述接地电极连接；以及
树脂膜，
上述树脂膜包括：第一树脂膜，被设置于上述第二树脂层；以及多个第二树脂膜，被设置成在上述基板的平面方向上处于比上述第一树脂膜靠外侧且从上述第一树脂膜延伸，
上述多个外部电极被配置成从上述第一树脂膜露出，
在关注上述多个第二树脂膜中的任意相邻的两个上述第二树脂膜时，该两个上述第二树脂膜隔开间隔地配置。
4.一种电路模块，具备：
基板，具备多个内部导体；
第一电子部件，被配置于上述基板的一个主面；
第二电子部件，被配置于上述基板的另一个主面；
多个导通孔导体，与上述基板的上述另一个主面连接；
第一树脂层，被设置于上述一个主面，密封上述第一电子部件；
第二树脂层，被设置于上述另一个主面，密封上述第二电子部件和上述多个导通孔导体；
多个外部电极，被设置于上述第二树脂层，包括接地电极；以及
导体膜，至少设置在上述第一树脂层的外表面上、上述侧面以及上述第二树脂层的侧面，经由上述多个内部导体中的至少一个内部导体和上述多个导通孔导体中的至少一个导通孔导体与上述接地电极连接，
上述多个外部电极被配置成从上述第二树脂层露出，
在上述第二树脂层的表面形成有第一凸部以及被设置成在上述基板的平面方向的外侧从上述第一凸部延伸的多个第二凸部，在关注上述多个第二凸部中的任意相邻的两个上述第二凸部时，该两个上述第二凸部隔开间隔地配置。
CN201880071661.XA 2017-11-02 2018-10-31 电路模块 Active CN111386751B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017213150 2017-11-02
JP2017-213150 2017-11-02
PCT/JP2018/040532 WO2019088175A1 (ja) 2017-11-02 2018-10-31 回路モジュール

Publications (2)

Publication Number Publication Date
CN111386751A true CN111386751A (zh) 2020-07-07
CN111386751B CN111386751B (zh) 2023-05-16

Family

ID=66331976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880071661.XA Active CN111386751B (zh) 2017-11-02 2018-10-31 电路模块

Country Status (4)

Country Link
US (1) US11521906B2 (zh)
JP (1) JP6908127B2 (zh)
CN (1) CN111386751B (zh)
WO (1) WO2019088175A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235808A (ja) * 2004-02-17 2005-09-02 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
CN1692685A (zh) * 2002-12-24 2005-11-02 松下电器产业株式会社 内装电子部件的组件
US20080210462A1 (en) * 2005-11-28 2008-09-04 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
US20160035678A1 (en) * 2014-07-30 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
WO2007114224A1 (ja) * 2006-03-29 2007-10-11 Kyocera Corporation 回路モジュール及び無線通信機器、並びに回路モジュールの製造方法
WO2009069398A1 (ja) * 2007-11-30 2009-06-04 Murata Manufacturing Co., Ltd. セラミック複合多層基板及びその製造方法並びに電子部品
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
US20160111375A1 (en) 2014-10-17 2016-04-21 Tango Systems, Inc. Temporary bonding of packages to carrier for depositing metal layer for shielding
CN107924877B (zh) 2015-08-11 2020-08-28 株式会社村田制作所 高频模块及其制造方法
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692685A (zh) * 2002-12-24 2005-11-02 松下电器产业株式会社 内装电子部件的组件
JP2005235808A (ja) * 2004-02-17 2005-09-02 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
US20080210462A1 (en) * 2005-11-28 2008-09-04 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
US20160035678A1 (en) * 2014-07-30 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
CN111386751B (zh) 2023-05-16
WO2019088175A1 (ja) 2019-05-09
JP6908127B2 (ja) 2021-07-21
US11521906B2 (en) 2022-12-06
US20200258797A1 (en) 2020-08-13
JPWO2019088175A1 (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
US10580763B2 (en) Electronic device
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
KR100319495B1 (ko) 반도체 장치
KR101132071B1 (ko) 고체 촬상 장치의 제조 방법
US7564121B2 (en) Semiconductor device having shield structure
CN104867883A (zh) 指纹辨识芯片封装模块及其制造方法
JP2008091639A (ja) 電子装置およびその製造方法
JP2009141169A (ja) 半導体装置
KR20200073155A (ko) 반도체 장치와 반도체 장치의 제조 방법
TW201523831A (zh) 半導體裝置
JP2010016330A (ja) 回路配線を有する回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージ
JP2011066344A (ja) 半導体装置および電子装置
CN111386751B (zh) 电路模块
CN111295749B (zh) 电路模块
CN105789065A (zh) 一种芯片封装结构、终端设备及方法
JP2018137474A (ja) 電子装置
JP4996193B2 (ja) 配線基板、半導体パッケージ
CN102176437A (zh) 半导体器件
US20120056318A1 (en) Semiconductor device
KR100511926B1 (ko) 반도체 칩 패키지 및 이의 제조 방법
US11319208B2 (en) Chip package and manufacturing method thereof
JP2011187497A (ja) 半導体装置の実装構造およびその実装方法
JP5607692B2 (ja) 電子装置
JP2014096609A (ja) 電子装置
JP2008244037A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant