CN111354691A - 封装基板结构 - Google Patents
封装基板结构 Download PDFInfo
- Publication number
- CN111354691A CN111354691A CN201811571819.8A CN201811571819A CN111354691A CN 111354691 A CN111354691 A CN 111354691A CN 201811571819 A CN201811571819 A CN 201811571819A CN 111354691 A CN111354691 A CN 111354691A
- Authority
- CN
- China
- Prior art keywords
- heat
- layer
- heat conduction
- substrate structure
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请提出一种封装基板结构,包括:具有安装孔的基板本体,其侧面设置有导热层;和导热件,设置在安装孔内、并与导热层相连接,采用导热件和导热层直接接触连接的方式来提升热量在导热件和导热层之间的传递速度,实现基板本体一侧的热量快速向另一侧传递,封装基板结构的散热性能更好。
Description
技术领域
本发明涉及智能终端散热技术领域,具体涉及一种封装基板结构。
背景技术
基板类线缆绑定封装由于其优良的性能及较低的成本,很长时间以来都是使用非常广泛的封装类型。它的典型特征是包含基板和有源器件(如功率放大器等),有源器件贴装于基板的第一侧面上,通过从有源器件到基板的金属打线实现电性连接。同时基板的第一侧面也可以贴装电容、电阻、电感等无源器件,基板的第一侧面进行封装;基板的第二侧面设置有引脚,引脚的排布比较灵活,更容易实现与系统线路板连接。
但是随着有源器件性能的提升和高集成度封装结构的流行,基板类线缆绑定封装所面临的有源器件散热问题越来越突出,有源器件的工作效率、可靠性及使用寿命受到了严重的影响,这严重制约了有源器件的应用场景。虽然业界采用了“增加散基板上过热孔的数量”和“封装材料采用散热增强材料”等的散热提升方式,但是这些散热提升方式只能较小比例地提升有源器件的散热性能。如何更好地对有源器件进行散热,仍是本行业技术人员面临的一个重要课题。
发明内容
本发明实施例提供了一种封装基板结构,其散热性能更好。
本发明实施例提供的封装基板结构,包括:具有安装孔的基板本体,其侧面设置有导热层;和导热件,设置在所述安装孔内、并与所述导热层相连接。
可选地,所述导热层包括第一导热层和第二导热层,所述第一导热层设置在所述基板本体的第一侧面,所述第二导热层设置在所述基板本体的第二侧面。
可选地,所述封装基板结构还包括:电子器件,固定在所述第一导热层上和/或所述导热件的第一侧面上。
可选地,所述封装基板结构还包括:导热连接层,所述电子器件通过所述导热连接层进行固定。
可选地,所述电子器件包括多个,多个所述电子器件串联设置和/或并联设置在所述导热件的第一侧面上。
可选地,所述电子器件为有源器件或无源器件。
可选地,所述封装基板结构还包括:引脚,设置在所述第二导热层和/或所述导热件的第二侧面上。
可选地,所述导热层为金属网层,所述引脚为焊球,所述安装孔和所述导热件包括多组。
可选地,所述封装基板结构还包括:绝缘填充层,填充在所述导热件和所述基板本体之间、以固定所述导热件于所述安装孔内。
可选地,所述导热件的周壁上设置有环形槽,所述绝缘填充层还填充入所述环形槽内。
本发明实施例和相关技术相比,具有如下有益效果:
本发明实施例的技术方案,基板本体上具有安装孔,基板本体的侧面设置有导热层,导热件设置在安装孔内、并与导热层相连接,采用导热件和导热层直接接触连接的方式来提升热量在导热件和导热层之间的传递速度,实现基板本体一侧的热量快速向另一侧传递,封装基板结构的散热性能更好。
附图说明
图1为本发明一个实施例所述的封装基板结构的剖视结构示意图;
图2为本发明另一个实施例所述的封装基板结构的剖视结构示意图;
图3为本发明又一个实施例所述的封装基板结构的剖视结构示意图;
图4为本发明又一个实施例所述的封装基板结构的剖视结构示意图;
图5为本发明再一个实施例所述的封装基板结构的剖视结构示意图。
其中,图1至图5中附图标记与部件名称之间的对应关系如下:
1基板本体,11安装孔,2导热层,21第一导热层,22第二导热层,23金属层,3导热件,41有源器件,42无源器件,5连接线,6导热连接层,7引脚,8绝缘填充层,9塑封层。
具体实施方式
为使本发明的发明目的、技术方案和有益效果更加清楚明了,下面结合附图对本发明的实施例进行说明,需要说明的是,在不冲突的情况下,本申请中的实施例和实施例中的特征可以相互任意组合。
下面结合附图描述本发明实施例提供的封装基板结构。
本发明实施例提供的封装基板结构,如图1所示,包括:具有安装孔11的基板本体1,其侧面设置有导热层2;和导热件3,设置在安装孔11内、并与导热层2相连接。
基板本体1上具有安装孔11,基板本体1的侧面设置有导热层2,导热件3设置在安装孔11内、并与导热层2相连接,采用导热件3和导热层2直接接触连接的方式来提升热量在导热件3和导热层2之间的传递速度,实现基板本体1一侧的热量快速向另一侧传递,封装基板结构的散热性能更好。
其中,如图2所示,导热层2包括第一导热层21和第二导热层22,第一导热层21设置在基板本体1的第一侧面,第二导热层22设置在基板本体1的第二侧面,导热件3位于第一导热层21和第二导热层22之间,第一导热层21与导热件3相连接,第二导热层22与导热件3相连接,导热件3的第一侧面与第一导热层21位于同一侧,导热件3的第二侧面与第二导热层22位于同一侧。这样对于基板类线缆绑定封装,有源器件41可以固定在第一导热层21和/或导热件3的第一侧面上,有源器件41工作状态下产生的热量通过导热件3直接传导至第二导热层22上,通过第二导热层22向外传导出,可以大幅度提升有源器件41的散热效率。当然,也可以是对于基板类线缆绑定封装,有源器件41也可以固定在第二导热层22和/或导热件3的第二侧面上,有源器件41工作状态下产生的热量通过导热件3直接传导至第一导热层21上,通过第一导热层21向外传导出,可以大幅度提升有源器件41的散热效率,改善有源器件41的工作效率、可靠性及使用寿命。
在一示例性实施例中,封装基板结构还包括:电子器件,固定在第一导热层21上和/或导热件3的第一侧面上。如图3和图4所示,电子器件可以金属打线(形成连接线5)到基板本体1上实现电性连接。
可以是,电子器件包括多个,多个电子器件均固定在第一导热层21上(可参见图5中的部分结构),其中多个电子器件可以是串联设置或并联设置。
或者可以是,电子器件包括多个,多个电子器件均固定在导热件3的第一侧面上(可参见图5中的部分结构),其中多个电子器件可以是串联设置或并联设置。
或者可以是,如图5所示,电子器件包括多个,多个电子器件中的一部分固定在导热件3的第一侧面上、另一部分固定在第一导热层21上。
或者可以是,如图3和图4所示,电子器件为一个、并固定在导热件3的第一侧面上。
或者可以是,电子器件为一个、并固定在第一导热层21上(可参见图5中的部分结构)。
以上几种方式均可实现本申请的目的,其宗旨未脱离本发明的设计思想,在此不再赘述,均应属于本申请的保护范围内。
而且,如图3至图5所示,任一电子器件可以是有源器件41或无源器件42,均可实现本申请的目的,其宗旨未脱离本发明的设计思想,在此不再赘述,均应属于本申请的保护范围内。有源器件41可以为功率放大器、硅芯片、(SiGe硅锗、GaAs砷化镓、GaN氮化镓)等Ⅲ-Ⅴ族半导体等。
具体地,如图3至图5所示,封装基板结构还包括:导热连接层6,电子器件通过导热连接层6进行固定,导热连接层6可以是高导热胶等。
具体地,如图5所示,封装基板结构还包括:多个引脚7,设置在第二导热层22和导热件3的第二侧面上,第二导热层22和导热件3上的热量通过多个引脚7最终传导至系统线路板上,热传导速度更快。引脚7可以为焊球、焊盘或焊针等,用于与系统线路板相连接。为防止电路短接,引脚7为同一电性,以与系统线路板进行互连,达到优越地导热效果。
具体地,基板本体1为热固性树脂板或coreless无心板等。导热层2为金属网层(如铜网层等)。导热件3的材质可以为铜、钼铜、铝铜或其他高导热金属合金等。
具体地,安装孔11和导热件3可以设置一组或多组。
进一步地,如图3至图5所示,封装基板结构还包括:绝缘填充层8,填充在导热件3和基板本体1之间、以固定导热件3于安装孔11内,有效提升封装基板结构整体稳定性,减小翘曲变形。为了使导热件3固定更牢固,导热件3的周壁上可以设置有环形槽(图中未示出),绝缘填充层8填充满环形槽内,制成的封装基板结构强度更高。
再进一步地,如图5所示,基板本体1内还间隔设置有多个金属层23,绝缘填充层8分隔开导热件3和多个金属层23。
该封装基板结构可应用于焊球阵列封装、插针网格阵列封装以及栅格阵列封装等。基板本体1的第一侧面进行塑封处理,形成塑封层9。
封装基板结构的制作方法包括:
获取基板本体1,并在基板本体1上制作安装孔11、在基板本体1的侧面制作导热层2;
在安装孔11内固定导热件3、并连接导热件3与散热层2(如图1所示)。
在基板本体1的侧面制作导热层的步骤具体可以为:在基板本体1的第一侧面制作第一导热层21,在基板本体1的第二侧面制作第二导热层22;
连接导热件3与散热层的步骤可以为:导热件3的第一侧面连接第一导热层21,导热层的第二侧面连接第二导热层22。可以是:第一导热层21通过金属化与导热件3的第一侧面相连接,第二导热层22通过金属化与导热件3的第二侧面相连接(如图2所示)。
其中,如图3和图4所示,可以采用向安装孔11内注入电性绝缘材料的方式将导热件3和基板本体1固定在一起,电性绝缘材料形成绝缘填充层8,绝缘填充层8包裹导热件3的周壁。如图3至图5所示,电子器件通过高导热胶固定在导热件3的第一侧面上,然后进行金属打线(形成连接线5),实现电子器件与基板本体1电性连接,高导热胶形成导热连接层6。
综上所述,本发明实施例提供的封装基板结构,基板本体上具有安装孔,基板本体的侧面设置有导热层,导热件设置在安装孔内、并与导热层相连接,采用导热件和导热层直接接触连接的方式来提升热量在导热件和导热层之间的传递速度,实现基板本体一侧的热量快速向另一侧传递,封装基板结构的散热性能更好。
虽然本发明所揭示的实施方式如上,但其内容只是为了便于理解本发明的技术方案而采用的实施方式,并非用于限定本发明。任何本发明所属技术领域内的技术人员,在不脱离本发明所揭示的核心技术方案的前提下,可以在实施的形式和细节上做任何修改与变化,但本发明所限定的保护范围,仍须以所附的权利要求书限定的范围为准。
Claims (10)
1.一种封装基板结构,其特征在于,包括:
具有安装孔的基板本体,其侧面设置有导热层;和
导热件,设置在所述安装孔内、并与所述导热层相连接。
2.根据权利要求1所述的封装基板结构,其特征在于,所述导热层包括第一导热层和第二导热层,所述第一导热层设置在所述基板本体的第一侧面,所述第二导热层设置在所述基板本体的第二侧面。
3.根据权利要求2所述的封装基板结构,其特征在于,还包括:
电子器件,固定在所述第一导热层上和/或所述导热件的第一侧面上。
4.根据权利要求3所述的封装基板结构,其特征在于,还包括:
导热连接层,所述电子器件通过所述导热连接层进行固定。
5.根据权利要求3所述的封装基板结构,其特征在于,所述电子器件包括多个,多个所述电子器件串联设置和/或并联设置在所述导热件的第一侧面上。
6.根据权利要求3所述的封装基板结构,其特征在于,所述电子器件为有源器件或无源器件。
7.根据权利要求3所述的封装基板结构,其特征在于,还包括:
引脚,设置在所述第二导热层和/或所述导热件的第二侧面上。
8.根据权利要求7所述的封装基板结构,其特征在于,所述导热层为金属网层,所述引脚为焊球,所述安装孔和所述导热件包括多组。
9.根据权利要求1至8中任一项所述的封装基板结构,其特征在于,还包括:
绝缘填充层,填充在所述导热件和所述基板本体之间、以固定所述导热件于所述安装孔内。
10.根据权利要求9所述的封装基板结构,其特征在于,所述导热件的周壁上设置有环形槽,所述绝缘填充层还填充入所述环形槽内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811571819.8A CN111354691B (zh) | 2018-12-21 | 2018-12-21 | 封装基板结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811571819.8A CN111354691B (zh) | 2018-12-21 | 2018-12-21 | 封装基板结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111354691A true CN111354691A (zh) | 2020-06-30 |
CN111354691B CN111354691B (zh) | 2023-04-07 |
Family
ID=71197102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811571819.8A Active CN111354691B (zh) | 2018-12-21 | 2018-12-21 | 封装基板结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111354691B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022041949A1 (zh) * | 2020-08-28 | 2022-03-03 | 长鑫存储技术有限公司 | 半导体结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1402340A (zh) * | 2002-09-19 | 2003-03-12 | 威盛电子股份有限公司 | 具有散热结构的半导体封装元件 |
CN105188318A (zh) * | 2015-09-11 | 2015-12-23 | 上海斐讯数据通信技术有限公司 | 散热装置、电子设备及制造方法 |
CN207183251U (zh) * | 2017-08-21 | 2018-04-03 | 杰群电子科技(东莞)有限公司 | 一种无引脚功率半导体封装结构 |
CN107896423A (zh) * | 2017-11-21 | 2018-04-10 | 生益电子股份有限公司 | 一种快速散热的pcb |
CN108364913A (zh) * | 2018-04-25 | 2018-08-03 | 哈尔滨奥瑞德光电技术有限公司 | 一种用于碳化硅功率器件的无引线封装结构和制备方法 |
CN108990254A (zh) * | 2017-06-01 | 2018-12-11 | 瑷司柏电子股份有限公司 | 内建纵向散热陶瓷块印刷电路板及具该电路板的电路组件 |
-
2018
- 2018-12-21 CN CN201811571819.8A patent/CN111354691B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1402340A (zh) * | 2002-09-19 | 2003-03-12 | 威盛电子股份有限公司 | 具有散热结构的半导体封装元件 |
CN105188318A (zh) * | 2015-09-11 | 2015-12-23 | 上海斐讯数据通信技术有限公司 | 散热装置、电子设备及制造方法 |
CN108990254A (zh) * | 2017-06-01 | 2018-12-11 | 瑷司柏电子股份有限公司 | 内建纵向散热陶瓷块印刷电路板及具该电路板的电路组件 |
CN207183251U (zh) * | 2017-08-21 | 2018-04-03 | 杰群电子科技(东莞)有限公司 | 一种无引脚功率半导体封装结构 |
CN107896423A (zh) * | 2017-11-21 | 2018-04-10 | 生益电子股份有限公司 | 一种快速散热的pcb |
CN108364913A (zh) * | 2018-04-25 | 2018-08-03 | 哈尔滨奥瑞德光电技术有限公司 | 一种用于碳化硅功率器件的无引线封装结构和制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022041949A1 (zh) * | 2020-08-28 | 2022-03-03 | 长鑫存储技术有限公司 | 半导体结构 |
US12033911B2 (en) | 2020-08-28 | 2024-07-09 | Changxin Memory Technologies, Inc. | Semiconductor structure having a groove located in the semiconductor substrate and connected to the heat transfer layer |
Also Published As
Publication number | Publication date |
---|---|
CN111354691B (zh) | 2023-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11605609B2 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
KR100632459B1 (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
US6873043B2 (en) | Electronic assembly having electrically-isolated heat-conductive structure | |
JP5190122B2 (ja) | 熱拡散抵抗を低減した半導体アセンブリおよびその製造方法 | |
US7936054B2 (en) | Multi-chip package | |
JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
US20140029201A1 (en) | Power package module and manufacturing method thereof | |
CN103378017A (zh) | 高密度3d封装 | |
US6809416B1 (en) | Package for integrated circuit with thermal vias and method thereof | |
TW200307332A (en) | Low voltage drop and high thermal performance ball grid array package | |
US20070205495A1 (en) | Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means | |
KR20060100250A (ko) | 반도체 장치 | |
US20070257377A1 (en) | Package structure | |
JP2019071412A (ja) | チップパッケージ | |
CN103915405A (zh) | 半导体器件和制造半导体器件的方法 | |
US11272618B2 (en) | Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits | |
US8288847B2 (en) | Dual die semiconductor package | |
CN111354691B (zh) | 封装基板结构 | |
EP1627428A1 (en) | An integrated circuit package employing a head-spreader member | |
US20140374891A1 (en) | Semiconductor device with heat spreader and thermal sheet | |
CN112582386B (zh) | 功率模块及其制备方法、电器设备 | |
CN111081662A (zh) | 一种芯片模块、电子模组及制备方法 | |
CN112312678A (zh) | 无封装芯片直埋印制电路板的结构和方法、芯片封装结构 | |
KR101562706B1 (ko) | 반도체 패키지 및 적층형 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |