[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111338855A - 三维层叠存储器的冗余方法和冗余系统 - Google Patents

三维层叠存储器的冗余方法和冗余系统 Download PDF

Info

Publication number
CN111338855A
CN111338855A CN201910897242.8A CN201910897242A CN111338855A CN 111338855 A CN111338855 A CN 111338855A CN 201910897242 A CN201910897242 A CN 201910897242A CN 111338855 A CN111338855 A CN 111338855A
Authority
CN
China
Prior art keywords
processor
operation result
result values
redundancy
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910897242.8A
Other languages
English (en)
Other versions
CN111338855B (zh
Inventor
林洪烈
崔轸贺
黄振圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Kia Corp
Original Assignee
Hyundai Motor Co
Kia Motors Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co, Kia Motors Corp filed Critical Hyundai Motor Co
Publication of CN111338855A publication Critical patent/CN111338855A/zh
Application granted granted Critical
Publication of CN111338855B publication Critical patent/CN111338855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开一种三维层叠存储器的冗余方法，该冗余方法包括：第一处理器、第二处理器和第三处理器接收用于数据运算的命令；第二处理器和第三处理器中的每一个通过专用数据总线传送和接收数据以执行数据运算；第一处理器从主存储器接收第二处理器和第三处理器的运算结果值；第一处理器的结果值比较器比较第一处理器、第二处理器和第三处理器的运算结果值；以及结果值比较器根据比较结果输出运算结果值。

Description

三维层叠存储器的冗余方法和冗余系统
相关申请的交叉引用
本申请要求2018年12月18日向韩国知识产权局提交的申请号为10-2018-0164294的韩国申请的优先权的权益，该韩国申请通过引用整体并入本文。
技术领域
本公开涉及一种三维层叠存储器的冗余(redundancy)方法和冗余系统。
背景技术
三维层叠存储器通常具有高密度高性能存储器结构，该存储器结构包括层叠在基管芯(base die)上并使用硅通孔(TSV)彼此连接的多层存储器管芯。基管芯的性能通常限于用于从存储器管芯读取数据和将数据写入存储器管芯中的支持逻辑。三维存储器的示例包括混合存储器立方体(以下称为HMC)和高带宽存储器(以下称为HBM)。
根据现有技术的三维层叠存储器技术集中于高性能服务器级系统，因此未考虑诸如确保车辆的运算系统中的功能安全所必需的数据的稳定性的机制。
因此，需要一种能够根据三维层叠存储器技术提供车辆控制器级的功能安全(数据的稳定运算和匹配)的基于冗余的架构。为此，需要一种用于分配专用数据总线并且比较和判定运算结果值的表决机制，该表决机制能够提供三维层叠存储器中的硬件中的功能安全。
发明内容
因此，本公开涉及一种三维层叠存储器的冗余方法和冗余系统，基本上消除了由于现有技术的限制和缺点导致的一个或多个问题。
更具体地，可以提供一种应用用于分配专用数据总线并且比较和判定运算结果值的表决机制的方法，该表决机制能够提供三维层叠存储器中的硬件中的功能安全。
根据本公开的一个示例性实施例，一种三维层叠存储器的冗余方法包括：第一处理器、第二处理器和第三处理器接收用于数据运算的命令；第二处理器和第三处理器中的每一个通过专用数据总线传送和接收数据以执行数据运算；第一处理器从主存储器接收第二处理器和第三处理器的运算结果值；第一处理器的结果值比较器比较第一处理器、第二处理器和第三处理器的运算结果值；以及结果值比较器根据比较结果输出运算结果值。
在一些实施例中，第一处理器、第二处理器和第三处理器可以独立地执行相同的数据运算。
在一些实施例中，主存储器可以从第一处理器、第二处理器和第三处理器接收运算结果值并存储运算结果值。
在一些实施例中，比较第一处理器、第二处理器和第三处理器的运算结果值可以包括：判断所有运算结果值是否相同。
在一些实施例中，当所有运算结果值不相同时，结果值比较器可以比较相同运算结果值的数量。
在一些实施例中，根据比较结果输出运算结果值包括：传送运算结果值中相同运算结果值的数量最大的运算结果值。
在一些实施例中，分配给第二处理器的第一专用数据总线和分配给第三处理器的第二专用数据总线可以在主存储器内物理地分配。
在一些实施例中，冗余方法可以进一步包括：当接收到用于数据运算的命令时，第二处理器和第三处理器以预定的延迟时间从主存储器读取数据。
在一些实施例中，可以将不同的延迟时间应用于第二处理器和第三处理器。
根据本公开的另一示例性实施例，一种三维层叠存储器的冗余系统可以包括：第一处理器、第二处理器和第三处理器，彼此物理地隔离；主存储器，层叠在第二处理器和第三处理器之间；以及数据总线，包括分配给第二处理器的第一专用数据总线和分配给第三处理器的第二专用数据总线，其中第一处理器、第二处理器和第三处理器执行数据运算，第一处理器接收第二处理器和第三处理器的运算结果值，并且第一处理器包括结果值比较器，该结果值比较器被配置为比较第一处理器、第二处理器和第三处理器的运算结果值并根据比较结果输出运算结果值。
附图说明
将参照以下附图详细描述布置和实施例，其中相同的附图标记指代相同的元件，并且其中：
图1是示出根据本公开的示例性实施例的三维层叠存储器系统的配置的示图；
图2是示出根据本公开的示例性实施例的针对三维层叠存储器系统的冗余的独立数据总线结构的示图；以及
图3是示出根据本公开的示例性实施例的三维层叠存储器的冗余方法的流程图。
具体实施方式
现在将在下文中参照附图更全面地描述应用本公开的实施例的装置和各种方法。本文中的元件的后缀“模块”和“单元”用于便于描述，因此可以互换使用，并且不具有任何可区分的含义或功能。
在以下对实施例的描述中，将理解的是，当每个元件被称为形成在另一元件“上(上方)”或“下(下方)”或“前(前方)”或“后(后方)”时，该元件可以直接在另一元件“上(上方)”或“下(下方)”或“前(前方)”或“后(后方)”，或者该元件和另一元件之间间接形成有一个或多个中间元件。
将理解的是，尽管本文可以使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等来描述本公开的各种元件，但是这些术语仅用于区分一个元件与另一元件，并且相应元件的必要性、顺序或次序不受这些术语限制。将理解的是，当一个元件被称为“连接到”、“联接到”或“接合”另一元件时，虽然一个元件可以直接连接到或直接联接到或直接接合另一元件，但是一个元件也可以通过另外的元件“连接到”、“联接到”或“接合”另一元件。
本文描述的术语“包括”、“包含”或“具有”应被解释为不排除其他元件，而是进一步包括这些其他元件，因此除非另有说明，否则相应元件可以是固有的。除非另有说明，否则包括技术术语或科学术语的所有术语具有与本公开所属领域的技术人员通常理解的含义相同的含义。诸如在词典中定义的术语的通常使用的术语，应该被解释为与来自上下文的相关技术的含义一致。除非在本公开中明确定义，否则这些术语不被解释为具有理想或过度正式的含义。
图1是示出根据本公开的示例性实施例的三维层叠存储器系统的配置的示图。
参照图1，三维存储器装置可以包括第一处理器100、第二处理器200、第三处理器300和主存储器400。
第一处理器100、第二处理器200、第三处理器300中的每一个可以是执行软件的指令从而执行下文描述的各种功能的电路(例如，计算机、微处理器、CPU、ASIC、电路等)。
三维存储器装置的第一处理器100、第二处理器200、第三处理器300可以具有相同的硬件逻辑。此时，第一处理器100、第二处理器200、第三处理器300可以物理地彼此隔离。因此，三维存储器装置可以通过处理器的物理隔离来确保数据处理的安全。
主存储器400可以层叠在第二处理器200和第三处理器300之间。此时，主存储器400可以包括至少一个存储器。例如，主存储器400可以实施为动态随机存取存储器(DRAM)。然而，本公开不限于此，并且主存储器400可以实施为能够实现三维层叠结构的任何合适的存储器。
数据总线可以是每个处理器执行运算所必需的数据通道。数据总线可以将数据从每个处理器传送到主存储器400，或者将数据从主存储器400传送到每个处理器。因此，可以在每个处理器和主存储器400之间双向传送数据。
数据总线可以包括专用于第二处理器200的第二数据总线520和专用于第三处理器300的第三数据总线530。也就是说，可以通过数据总线隔离将专用数据总线物理地分配给第二处理器200和第三处理器300。
第一处理器可以使用分别分配给第二处理器200和第三处理器300的所有数据总线。
例如，如果数据总线的总数量是N，则专用于第二处理器200的数据总线的数量是N/2，并且专用于第三处理器300的数据总线的数量是N/2。因此，由于第一处理器100可以使用分别分配给第二处理器200和第三处理器300的所有数据总线，因此第一处理器100可以使用的数据总线的数量可以是N。此外，第一处理器100可以从第二处理器200和第三处理器300接收根据数据运算的结果值。数据运算可以包括一个或多个算术/逻辑运算(例如，加法、乘法、除法、比较、移位、与、或、异或等)。
处理器100可以从主存储器400接收由第二处理器200和第三处理器300运算的数据结果值(以下称为运算结果值)。
第一处理器100可以判断接收的各处理器的运算结果值是否不同。当第一处理器100、第二处理器200、第三处理器300的所有运算结果值相同时，第一处理器100可以输出相同的值作为运算结果值。
此外，当处理器的所有运算结果值不相同时，第一处理器100可以比较相同运算结果值的数量。例如，当发生陷阱(trap)事件时，处理器的运算结果值可能不相同。
第一处理器100可以包括用于基于数据运算结果值执行表决机制的结果值比较器110。结果值比较器110可以通过表决机制选择相同运算结果值的数量最大的结果值，并将结果值作为运算结果值传送。
例如，结果值比较器110可以将第一处理器100、第二处理器200、第三处理器300中的两个或更多个的运算结果值作为运算结果值传送。
图2是示出根据本公开的示例性实施例的针对三维层叠存储器系统的冗余的独立数据总线结构的示图。
参照图2，三维层叠存储器系统中的处理器可以使用数据总线以与主存储器400交换数据。为此，第一处理器100可以使用三维层叠存储器系统的所有数据总线。第二处理器和第三处理器中的每一个可以使用专用数据总线。例如，第一处理器100可以使用第一数据总线510、第二数据总线520和第三数据总线530向主存储器400传送数据和从主存储器400接收数据。
第二处理器200可以仅使用第二数据总线520向主存储器400传送数据和从主存储器400接收数据。即，第二数据总线520可以是分配给第二处理器200的第一专用数据总线。
第三处理器300可以仅使用第三数据总线向主存储器400传送数据和从主存储器400接收数据。即，第三数据总线可以是分配给第三处理器300的第二专用数据总线。
此外，第一处理器、第二处理器和第三处理器可以从主存储器400读取数据。此时，第二处理器200和第三处理器300可以以预定的延迟时间从主存储器400读取数据。因此，三维存储器装置可以通过数据读取时序的有意延迟(timing isolation)来确保数据处理的安全。
例如，第一处理器100和第二处理器200可以以相同的时序读取数据，并且第三处理器300可以以从第一处理器和第二处理器的时序延迟2个周期的时序读取数据。因此，不同的延迟时间被应用于第二处理器和第三处理器。
图3是示出根据本公开的示例性实施例的三维层叠存储器的冗余方法的流程图。
当第一处理器100、第二处理器200、第三处理器300从主存储器400读取数据以进行运算时，第一处理器100可以在接收到用于运算的命令之后立即从主存储器读取数据。第二处理器200可以在接收到用于运算的命令之后立即从主存储器400读取数据。第三处理器300可以在接收到用于运算的命令之后以预定的延迟时间从主存储器400读取数据(S310)。
在步骤S310之后，第一处理器100可以基于从主存储器400读取的数据执行运算，从而获得运算结果值。第二处理器200可以基于从主存储器400读取的数据执行运算，从而获得运算结果值。第三处理器300可以基于数据执行运算，从而获得运算结果值(S321、S322和S323)。
在步骤S321、S322或S323之后，第一处理器100可以从主存储器400接收第二处理器200和第三处理器300的运算结果值，并判断所有运算结果值是否相同(S330)。
在步骤S330之后，当运算结果值不相同时，第一处理器100的结果值比较器110可以比较运算结果值中的相同结果值的数量(S340)。
在步骤S340之后，当第一处理器、第二处理器和第三处理器中的两个的运算结果值相同时，结果值比较器110可以将该结果值判断为运算结果值(S350)。
当所有运算结果值相同时，在步骤S350之后，结果值比较器110可以输出相同的结果值作为运算结果值(S360)。
如果满足步骤S330，则可以输出相同的运算结果值。
根据本公开的三维层叠存储器的冗余方法和冗余系统具有以下效果。
根据本公开的示例性实施例的三维层叠存储器的冗余方法和冗余系统通过提高数据处理的稳定性和准确性来确保针对控制器级的功能安全以及基于其的运算机制的硬件架构技术，以为三维层叠存储器半导体技术的商业化做准备。
特别地，通过本公开中的发明构思，确保专用于三维层叠存储器技术的冗余架构技术，从而可以开发用于处理大量数据的软件。
此外，可以降低开发用于根据三维层叠存储器技术的控制器的开发的半导体所需的成本。
根据实施例的方法可以实施为用于在计算机上执行并存储在计算机可读记录介质中的软件指令。计算机可读记录介质的示例包括ROM、RAM、CD-ROM、磁带、软盘和光学数据存储装置。计算机可读记录介质可以分布在连接到网络的多个计算机装置上，从而计算机可读代码被写入计算机可读记录介质并以分散的方式执行。本领域技术人员可以理解实现本文中的实施例所需的功能程序、代码和代码段。

Claims (19)

1.一种三维层叠存储器的冗余方法，所述冗余方法包括：
第一处理器、第二处理器和第三处理器接收用于数据运算的命令；
所述第二处理器和所述第三处理器中的每一个通过专用数据总线传送和接收数据以执行所述数据运算；
所述第一处理器从主存储器接收所述第二处理器和所述第三处理器的运算结果值；
所述第一处理器的结果值比较器比较所述第一处理器、所述第二处理器和所述第三处理器的运算结果值；以及
所述结果值比较器根据比较结果输出运算结果值。
2.根据权利要求1所述的冗余方法，其中，
所述第一处理器、所述第二处理器和所述第三处理器独立地执行相同的数据运算。
3.根据权利要求1所述的冗余方法，其中，
所述主存储器从所述第一处理器、所述第二处理器和所述第三处理器接收运算结果值并存储所述运算结果值。
4.根据权利要求1所述的冗余方法，其中，
比较所述第一处理器、所述第二处理器和所述第三处理器的运算结果值包括：
判断所有所述运算结果值是否相同。
5.根据权利要求4所述的冗余方法，其中，
当所有所述运算结果值不相同时，所述结果值比较器比较相同运算结果值的数量。
6.根据权利要求5所述的冗余方法，其中，
根据比较结果输出运算结果值包括：
传送所述运算结果值中相同运算结果值的数量最大的运算结果值。
7.根据权利要求1所述的冗余方法，其中，
分配给所述第二处理器的第一专用数据总线和分配给所述第三处理器的第二专用数据总线在所述主存储器内物理地分配。
8.根据权利要求1所述的冗余方法，进一步包括：
当接收到用于数据运算的命令时，所述第二处理器和所述第三处理器以预定的延迟时间从所述主存储器读取数据。
9.根据权利要求8所述的冗余方法，进一步包括：
将不同的延迟时间应用于所述第二处理器和所述第三处理器。
10.一种计算机可读记录介质，所述计算机可读记录介质中记录有用于实现根据权利要求1所述的冗余方法的程序。
11.一种三维层叠存储器的冗余系统，所述冗余系统包括：
第一处理器、第二处理器和第三处理器，彼此物理地隔离；
主存储器，层叠在所述第二处理器和所述第三处理器之间；以及
数据总线，包括分配给所述第二处理器的第一专用数据总线和分配给所述第三处理器的第二专用数据总线，
其中所述第一处理器、所述第二处理器和所述第三处理器执行数据运算，
所述第一处理器接收所述第二处理器和所述第三处理器的运算结果值，并且
所述第一处理器包括结果值比较器，所述结果值比较器比较所述第一处理器、所述第二处理器和所述第三处理器的运算结果值并根据比较结果输出运算结果值。
12.根据权利要求11所述的冗余系统，其中，
所述第一处理器、所述第二处理器和所述第三处理器独立地执行相同的数据运算。
13.根据权利要求11所述的冗余系统，其中，
所述主存储器从所述第一处理器、所述第二处理器和所述第三处理器接收运算结果值并存储所述运算结果值。
14.根据权利要求11所述的冗余系统，其中，
所述结果值比较器判断所有所述运算结果值是否相同。
15.根据权利要求14所述的冗余系统，其中，
当所有所述运算结果值不相同时，所述结果值比较器比较相同运算结果值的数量。
16.根据权利要求15所述的冗余系统，其中，
所述结果值比较器传送所述运算结果值中相同运算结果值的数量最大的运算结果值。
17.根据权利要求11所述的冗余系统，其中，
分配给所述第二处理器的所述第一专用数据总线和分配给所述第三处理器的所述第二专用数据总线在所述主存储器内物理地分配。
18.根据权利要求11所述的冗余系统，其中，
当接收到用于数据运算的命令时，所述第二处理器和所述第三处理器以预定的延迟时间从所述主存储器读取数据。
19.根据权利要求18所述的冗余系统，其中，
不同的延迟时间被应用于所述第二处理器和所述第三处理器。
CN201910897242.8A 2018-12-18 2019-09-23 三维层叠存储器的冗余方法和冗余系统 Active CN111338855B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0164294 2018-12-18
KR1020180164294A KR20200075519A (ko) 2018-12-18 2018-12-18 3차원 적층 메모리의 이중화 방법 및 시스템

Publications (2)

Publication Number Publication Date
CN111338855A true CN111338855A (zh) 2020-06-26
CN111338855B CN111338855B (zh) 2024-08-20

Family

ID=71072580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910897242.8A Active CN111338855B (zh) 2018-12-18 2019-09-23 三维层叠存储器的冗余方法和冗余系统

Country Status (3)

Country Link
US (1) US10860501B2 (zh)
KR (1) KR20200075519A (zh)
CN (1) CN111338855B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220127648A (ko) * 2021-03-11 2022-09-20 현대자동차주식회사 3차원 메모리 기반의 차량 메모리 시스템 및 그 구동 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07182189A (ja) * 1993-12-24 1995-07-21 Mitsubishi Electric Corp 計算機システム及びプロセッサチップ及び障害復旧方法
CN106531221A (zh) * 2015-09-11 2017-03-22 株式会社东芝 电压产生电路及半导体存储装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7809863B2 (en) * 2006-11-08 2010-10-05 Honeywell International Inc. Monitor processor authentication key for critical data
KR101631162B1 (ko) * 2009-06-11 2016-06-17 삼성전자주식회사 플래시 메모리를 구비하는 저장 장치 및 이의 데이터 저장 방법
US8922243B2 (en) 2012-12-23 2014-12-30 Advanced Micro Devices, Inc. Die-stacked memory device with reconfigurable logic
KR102115427B1 (ko) * 2013-02-28 2020-05-28 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
US9229639B2 (en) * 2013-03-11 2016-01-05 Sandisk Technologies Inc. Method and non-volatile memory device for improving latency together with write protection
KR20140139923A (ko) * 2013-05-28 2014-12-08 한국전자통신연구원 멀티코어 프로세서 및 멀티코어 프로세서 시스템
US9342313B2 (en) * 2013-09-25 2016-05-17 Netronome Systems, Inc. Transactional memory that supports a get from one of a set of rings command
US11079936B2 (en) 2016-03-01 2021-08-03 Samsung Electronics Co., Ltd. 3-D stacked memory with reconfigurable compute logic

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07182189A (ja) * 1993-12-24 1995-07-21 Mitsubishi Electric Corp 計算機システム及びプロセッサチップ及び障害復旧方法
CN106531221A (zh) * 2015-09-11 2017-03-22 株式会社东芝 电压产生电路及半导体存储装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XIAOHUA TONG ET AL.: "Tri-Camera High-Speed Videogrammetry for Three-Dimensional Measurement of Laminated Rubber Bearings Based on the Large-Scale Shaking Table", 《HTTPS://DOI.ORG/10.3390/RS10121902》, 28 November 2018 (2018-11-28), pages 1 - 23 *
大石基之 等: "三维技术化解半导体工艺发展危机", 《电子设计应用》, 30 April 2007 (2007-04-30), pages 34 - 58 *

Also Published As

Publication number Publication date
US20200192831A1 (en) 2020-06-18
US10860501B2 (en) 2020-12-08
KR20200075519A (ko) 2020-06-26
CN111338855B (zh) 2024-08-20

Similar Documents

Publication Publication Date Title
US10248340B2 (en) Semiconductor apparatus, memory module and operation method thereof
US8892942B2 (en) Rank sparing system and method
US8127180B2 (en) Electronic system for detecting a fault
US20150106574A1 (en) Performing Processing Operations for Memory Circuits using a Hierarchical Arrangement of Processing Circuits
KR20080112252A (ko) 에러 보정 디바이스 및 그 방법
US11847078B2 (en) Semiconductor device and method for protecting bus
US20170123892A1 (en) Parity check circuit and memory device including the same
US7899940B2 (en) Servicing commands
CN110574045A (zh) 用于优化后的深度网络处理的图形匹配
CN106233258B (zh) 可变宽度纠错
US10860518B2 (en) Integrated circuit system
CN112835516B (zh) 一种raid卡监控管理方法、系统及装置
US10579570B2 (en) Logic component switch
CN111338855B (zh) 三维层叠存储器的冗余方法和冗余系统
CN114594991A (zh) 硬件加速器设备、对应的系统和操作方法
CN112989758A (zh) 对多个原型验证板同步复位的方法、验证系统及存储介质
KR102307955B1 (ko) 수 개의 어레이에 의해 저장된 데이터 값 간의 정합 결정
US5673419A (en) Parity bit emulator with write parity bit checking
US9792230B2 (en) Data input circuit of semiconductor apparatus
KR20200105536A (ko) 3 개 이상의 어레이에 의해 저장된 데이터 값 간의 정합 결정
CN104471645A (zh) 采用检错编码的事务的存储器设备的定时优化
EP3610379B1 (en) Transaction identification
US10628080B2 (en) Memory controller, information processor, and memory control method
CN114996180B (zh) 一种访问控制方法、系统、芯片、板卡和电子设备
US7584271B2 (en) Method, system, and computer readable medium for delaying the configuration of a shared resource

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant