[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111232915A - 一种多层掩膜层结构及其制备方法和mems器件 - Google Patents

一种多层掩膜层结构及其制备方法和mems器件 Download PDF

Info

Publication number
CN111232915A
CN111232915A CN202010066075.5A CN202010066075A CN111232915A CN 111232915 A CN111232915 A CN 111232915A CN 202010066075 A CN202010066075 A CN 202010066075A CN 111232915 A CN111232915 A CN 111232915A
Authority
CN
China
Prior art keywords
layer
annealing
mask
mask layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010066075.5A
Other languages
English (en)
Other versions
CN111232915B (zh
Inventor
梁立兴
朱京
张琳琳
裴志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Chenjing Electronic Co ltd
Original Assignee
Beijing Chenjing Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Chenjing Electronic Co ltd filed Critical Beijing Chenjing Electronic Co ltd
Priority to CN202010066075.5A priority Critical patent/CN111232915B/zh
Publication of CN111232915A publication Critical patent/CN111232915A/zh
Application granted granted Critical
Publication of CN111232915B publication Critical patent/CN111232915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种多层掩膜层结构，包括基层，以及依次层叠设置于所述基层上的至少三层掩膜层，其中第n+1掩膜层的厚度为第n掩膜层的厚度的1.2‑3倍。本发明还公开了上述多层掩膜层结构的制备方法，首先对基层进行清洗工艺和干燥工艺；然后在基层上镀覆三层或以上掩膜层，每次镀覆完成用特定的退火参数进行退火。本发明还公开了由上述多层掩膜层结构制得的MEMS器件。本发明通过多层掩膜层的多膜层间相对厚度及制备方法中各工艺过程参数设计着手，在保证多层掩膜层的抗腐蚀能力，避免发生起皮、脱层或粘附不牢固现象的同时，可以有效避免后续光刻‑刻蚀的图形定义释放刻蚀过程中极其容易出现不同图形层的串层刻蚀与侧蚀均匀性问题。

Description

一种多层掩膜层结构及其制备方法和MEMS器件
技术领域
本发明涉及MEMS器件制备领域，具体涉及一种多层掩膜层结构及其制备方法和MEMS器件。
背景技术
近年来，随着微机电系统(MEMS，Micro-Electro-Mechanical System)技术的发展，单纯的器件结构复杂性正在越来越复杂，传统的微加工光刻等工艺能基本解决对于MEMS器件的面内二维结构的精确控制。然而基于设备因素，仍不能很好的实现对石英及其他基板在纵向深度上的精确控制，尤其是多层深度结构的精确控制。这主要是由于，一方面在传统的平面多图层定义过程中一般选择光刻胶逐层定义，这一技术的特点主要是选择两相去除工艺不干扰的光刻胶可以一次实现多部图形定义，该技术的缺点在于能实现相互兼容(去除工艺互不干扰)的光刻胶种类有限，多图层尤其是三层以上光刻胶搭配工艺非常难，并且光刻胶存储时间有限(或存储条件苛刻)，不具有进行批量化存储意义，预定义图层的半成品难于进行批量化的相关的商业买卖与交换价值实现，不能促进相关产业深度发展；另一方面在经过一次深度刻蚀定义后的基板(石英)的结构会遭到一定程度上的破坏，无法承受二次甚至三次的图形定义工艺(如：光刻、刻蚀、键合等)。
石英基板的多图层预定义技术是指通过事先在石英掩膜层中预先设计并定义好多步待定义图形，并在后续刻蚀工艺中，通过连续单步释放相应的定义图层-刻蚀，实现对器件三维结构精确控制的刻蚀控制技术。同时，要保证本技术的顺利实施，稳定可靠可用的多层掩膜制造技术是这一方法的重要基础。
目前对于石英基材的掩膜层一般优选Cr/Au或Ti/Au掩膜，其中Cr层的主要作用在于改善Au层与石英基材之间的结合力，而Au层主要用于阻隔刻蚀液对石英的刻蚀。实际文献中虽有双层Cr/Au/Cr/Au薄膜研究，但主要研究内容一般着力于薄膜本身的沉积工艺研究，对于三层及以上Cr/Au薄膜、多层薄膜之间的相对厚度及相对工艺参数对后续光刻刻蚀工艺兼容性设计较少。在实际加工过程中，三层及以上Cr/Au薄膜应用受限的主要原因在于传统的双层Cr/Au薄膜在制备过程中一般的很少考虑双层薄膜之间的相对厚度参数，导致在后续光刻刻蚀过程中出现较为严重的侧蚀现象；同时由于传统的退火工艺一般选择的退火温度较高，并没有实现对不同镀层的梯度区分性的退火设计；在制作三层及以上Cr/Au薄膜时必须对多层薄膜的相对厚度及相对加工工艺参数进行设计，否则很容易因为薄膜之间的工艺参数设计不合理，导致后续的光刻-刻蚀图层定义工艺过程中，掩膜层之间出现工艺层串层，图形边缘侧蚀不一致等现象，甚至因膜层抗腐蚀能力不够而导致产品失败。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中由于参数设计不合理，在后续图形定义释放刻蚀过程中容易出现串层刻蚀与侧蚀均匀性问题，因而无法制作三层及以上掩膜层的MEMS器件缺陷，从而提供一种多层掩膜层结构及其制备方法和MEMS器件。
本发明采用如下技术方案：
本申请提供一种多层掩膜层结构，包括：
基层，以及，
依次层叠设置于所述基层上的至少三层掩膜层，其中，第n+1掩膜层的厚度为第n掩膜层的厚度的1.2-3倍，n为除0外的自然数，具体范围依据实际工艺设计冗余限决定。
具体地，所述基层为石英、AlN、ZnO、LiNbO3、LiTaO3、金属、陶瓷、玻璃和有机材质中的任意一种MEMS工艺的功能材质；
所述掩膜层为金属膜、陶瓷、玻璃或有机覆膜中的一种，所述金属膜为Au、Cr、Ti、Ni和W膜中的一种或两种形成的单层或双层金属膜。
优选地，所述基层为任意石英切型的石英材质，包括熔石英。
优选地，所述掩膜层为Cr或Ti中的一种形成的辅助层与Au形成的金层组成的双层金属膜，所述辅助层在掩膜层靠近基层的一侧。
进一步地，第n+1辅助层的厚度为第n辅助层厚度的1.3-3倍，第n+1金层的厚度为第n金层厚度的1.2-3倍；优选地，第一掩膜层内的第一辅助层厚度为5-50nm，第一金层厚度为50-500nm。
本申请还提供上述多层掩膜层结构的制备方法，包括如下步骤：
S1：取表面平整的MEMS工艺的功能材质作为基层，进行清洗工艺和干燥工艺；
S2：在基层上镀覆三层或以上掩膜层。
具体地，步骤S1中所述清洗工艺为依次进行醇洗、碱洗、酸洗各15-25min，然后在去离子水中超声清洗8-15min，去离子水冲洗2-5min；所述干燥工艺为先进行甩干，然后烘干。
具体地，步骤S2中所述镀覆可以为溅射、蒸镀、电子束、激光等物理沉积，(气相)化学沉积，以及印刷、贴膜等，优选为使用溅射镀膜机镀覆，每次镀膜前进行活化工艺，每次镀覆完一层后进行退火工艺，并进行清洗工艺和干燥工艺。
进一步地，所述活化工艺为湿法活化或干法活化，干法活化包括激光辅助、等离子辅助等方式；湿法活化一般为化学辅助，以弱酸清洗为主，所述活化按照常规薄膜活化步骤进行。
所述退火工艺中，镀覆完第一层掩膜层后退火的第一退火温度为120-150℃，第一退火时间大于等于8小时，镀覆完最后一层掩膜层后退火的第二退火温度为80-100℃，第二退火时间大于等于24小时，镀覆完中间掩膜层的后退火的退火温度小于等于第二退火温度，退火时间小于等于第二退火时间。
更进一步地，在每次清洗工艺和干燥工艺后，可继续进行刻蚀、薄膜沉积、电镀、剥离、键合、通孔等其他工艺。
本发明还提供一种多MEMS器件，采用上述多层掩膜层结构，然后使用多图层预定义技术制得。所述多图层预定义技术即在基材表面预先定义好上述多层掩膜层结构，然后在后续基材刻蚀过程中，适时的根据需要释放出待刻蚀的图层，最后经过完全刻蚀后，可以实现具有多图层立体效果的MEMS器件。
本发明技术方案，具有如下优点：
1.本发明提供的多层掩膜层结构的MEMS器件，其三层或以上的掩膜层，和现有的单、双掩膜层相比，可以实现更多的图层的定义，便于加工出图层更为丰富的MEMS器件。简单MEMS立体器件，一般两个图层即可实现；然而对于复杂的MEMS器件以及多功能的集成性MEMS器件，需要更多图层来满足器件的需求。多图层需求属于未来MEMS器件的发展趋势。
2.本发明提供的多层掩膜层结构的MEMS器件，通过对各掩膜层内膜层相对厚度的设计，避免因多次掩膜层释放步骤导致的图层侧蚀尺寸的严重失配，保证了后续图形刻蚀的精度。
3.本发明提供的多层掩膜层结构的MEMS器件的制备方法，其退火首层薄膜沉积后的退火工艺参数强度最大，首层薄膜的退火参数优选120-150℃，8小时以上。最后一层薄膜的退火工艺优选为80-100℃，24小时以上。其重要原则在于首次退火温度不宜太高，防止超过150℃后引起后续薄膜分层刻蚀过程中的串层刻蚀现象，这一现象在膜层数越多时越容易发生；另一方面中间膜层的退火参数不应该超过最后一次薄膜的退火温度与退火时间，其原因是是中间膜层的退火主要目的只需要使膜层表面累计不平整性得到一定缓和，降低结构性凸起可能引起的中间层刻蚀串层现象，多层掩膜层的应力释放放在最后一次退火同时进行，使得退应力效果更好。
4.本发明提供的多层掩膜层结构的MEMS器件的制备方法，每次镀膜前进行活化步骤，除去表面氧化钝化层以及吸附颗粒，同时膜层表面形成一定量悬挂键，有利于保障下一层待镀薄膜的结合力。同时在三层及三层以上薄膜制备过程中，由于需要避开不必要的高温退火工艺，通过合理的活化工序可以改善膜层结合力与完整性。
5.本发明通过多图层的预定义技术，由于多图层是在基材刻蚀前预先已完成掩膜层中的图层定义，从而避开了后续因为深度刻蚀后的基板的结构会遭到一定程度上的破坏而无法承受二次甚至三次的喷(甩)胶-光刻等图形定义工艺对基材的结构损伤风险的难题，同时避免了传统的光刻胶掩膜在长时间的释放-刻蚀工艺的胶干以及胶受损等风险。另一方面，多图层预定义后的产品后期可以长期保存，并直接交付甲方使用或对其中的任意图层进行取舍。同时，甲方还可以对相应任意图层随意穿插进行的电镀、新图层定义、刻蚀、修调、键合等附加MEMS工艺而不需要代工，有利于甲方对自我工艺与设计流程的充分保密需求，具有非常好的商业推广特性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中多层掩膜层结构的MEMS器件在进行最后一步连续多步光刻-刻蚀前的结构示意图。
附图标记说明：
1-石英基层；2-第一Cr层；3-第一Au层；4-第二Cr层；5-第二Au层；6-第三Cr层；7-第三Au层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种多层掩膜层结构的MEMS器件的制备方法，包括如下步骤：
(1)取表面平整的石英基片样品作为基层，按照标准清洗工艺流程，依次进行醇洗、碱洗、酸洗各20min，然后在去离子水中超声清洗10min，去离子水冲洗3min，甩干、烘干，然后使用180W等离子活化3s；
(2)采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第一Cr层厚度为10nm，第一Au层厚度为100nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为120℃，12小时；
(3)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第二Cr层厚度为20nm，第二Au层厚度为200nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，12小时；
(4)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第三Cr层厚度为30nm，第三Au层厚度为250nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，24小时，其结构如图1所示；
(5)重复步骤(1)的清洗工艺并甩干、烘干、活化，然后依据实际器件的深度刻蚀与图层释放需求，通过连续多步光刻-刻蚀方法，完成相应Cr/Au图层定义释放，最终获取具有多层掩膜层结构的MEMS器件。
实施例2
本实施例提供一种多层掩膜层结构的MEMS器件的制备方法，包括如下步骤：
(1)取表面平整的石英基片样品作为基层，按照标准清洗工艺流程，依次进行醇洗、碱洗、酸洗各20min，然后在去离子水中超声清洗10min，去离子水冲洗3min，甩干，烘干，然后使用180W等离子活化3s；
(2)采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第一Cr层厚度为5nm，第一Au层厚度为50nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为120℃，12小时；
(3)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第二Cr层厚度为15nm，第二Au层厚度为150nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，12小时；
(4)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第三Cr层厚度为25nm，第三Au层厚度为210nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，12小时；
(5)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第四Cr层厚度为33nm，第四Au层厚度为260nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，24小时；
(6)重复步骤(1)的清洗工艺并甩干、烘干、活化，然后依据实际器件的深度刻蚀与图层释放需求，通过连续多步光刻-刻蚀方法，完成相应Cr/Au图层定义释放，最终获取具有多层掩膜层结构的MEMS器件。
实施例3
本实施例提供一种多层掩膜层结构的MEMS器件的制备方法，包括如下步骤：
(1)取表面平整的石英基片样品作为基层，按照标准清洗工艺流程，依次进行醇洗、碱洗、酸洗各20min，然后在去离子水中超声清洗10min，去离子水冲洗3min，甩干，烘干，然后使用180W等离子活化3s；
(2)采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第一Cr层厚度为20nm，第一Au层厚度为200nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为120℃，12小时；
(3)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第二Cr层厚度为35nm，第二Au层厚度为240nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，12小时；
(4)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第三Cr层厚度为50nm，第三Au层厚度为300nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，24小时；
(5)重复步骤(1)的清洗工艺并甩干、烘干、活化，然后依据实际器件的深度刻蚀与图层释放需求，通过连续多步光刻-刻蚀方法，完成相应Cr/Au图层定义释放，最终获取具有多层掩膜层结构的MEMS器件。
实施例4
本实施例提供一种多层掩膜层结构的MEMS器件的制备方法，包括如下步骤：
(1)取表面平整的石英基片样品作为基层，按照标准清洗工艺流程，依次进行醇洗、碱洗、酸洗各20min，然后在去离子水中超声清洗10min，去离子水冲洗3min，甩干，烘干，然后使用180W等离子活化3s；
(2)采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第一Ti层厚度为10nm，第一Au层厚度为150nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为150℃，12小时；
(3)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第二Ti层厚度为15nm，第二Au层厚度为200nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，12小时；
(4)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第三Ti层厚度为35nm，第三Au层厚度为300nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，12小时；
(5)重复步骤(1)的清洗工艺并甩干，烘干，然后依据实际器件的深度刻蚀与图层释放需求，通过连续多步光刻-刻蚀方法，完成相应Ti/Au图层定义释放，最终获取具有多层掩膜层结构的MEMS器件。
对比例1
本实施例提供一种多层掩膜层结构的MEMS器件的制备方法，和实施例1唯一的不同在于的各个铬金层的厚度，包括如下步骤：
(1)取表面平整的石英基片样品作为基层，按照标准清洗工艺流程，依次进行醇洗、碱洗、酸洗各20min，然后在去离子水中超声清洗10min，去离子水冲洗3min，甩干，烘干，然后使用180W等离子活化3s；
(2)采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第一Cr层厚度为10nm，第一Au层厚度为200nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为120℃，12小时；
(3)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第二Cr层厚度为10nm，第二Au层厚度为200nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，12小时；
(4)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第三Cr层厚度为10nm，第三Au层厚度为200nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，24小时；
(5)重复步骤(1)的清洗工艺并甩干、烘干、活化，然后依据实际器件的深度刻蚀与图层释放需求，通过连续多步光刻-刻蚀方法，完成相应Cr/Au图层定义释放，最终获取具有多层掩膜层结构的MEMS器件。
对比例2
本实施例提供一种多层掩膜层结构的MEMS器件的制备方法，和实施例1唯一的不同在于各次退火的参数，包括如下步骤：
(1)取表面平整的石英基片样品作为基层，按照标准清洗工艺流程，依次进行醇洗、碱洗、酸洗各20min，然后在去离子水中超声清洗10min，去离子水冲洗3min，甩干，烘干，然后使用180W等离子活化3s；
(2)采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第一Cr层厚度为10nm，第一Au层厚度为100nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为120℃，12小时；
(3)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第二Cr层厚度为20nm，第二Au层厚度为200nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为80℃，10小时；
(4)重复步骤(1)的清洗工艺并甩干、烘干、活化，采用溅射镀膜机对待镀膜石英晶片依次镀膜沉积第三Cr层厚度为30nm，第三Au层厚度为250nm，然后对完成第一次铬金镀膜工艺的晶圆进行退火工艺，退火参数为150℃，12小时；
(5)重复步骤(1)的清洗工艺并甩干、烘干、活化，然后依据实际器件的深度刻蚀与图层释放需求，通过连续多步光刻-刻蚀方法，完成相应Cr/Au图层定义释放，最终获取具有多层掩膜层结构的MEMS器件。
试验例
对实施例1-4和对比例1-2得到的多层掩膜层结构的MEMS器件进行耐腐蚀等测试，结果如下表所示：
表1
Figure BDA0002375995390000131
Figure BDA0002375995390000141
由上表可知，使用本申请提供的制备方法制备的多层掩膜层结构的MEMS器件，其最低耐腐蚀时长均大于50h，且各掩膜层间的蚀量差均小于3μm，且不存在工艺串层的现象。对比例1和实施例1相比，其各层Cr和Au膜不符合本申请的要求，其耐腐蚀时长没有影响，但是层间侧蚀量差大幅增加；对比例2和实施例1相比，其退火参数不符合本申请的要求，其耐腐蚀时长没有影响，但是层间出现了边缘不平直的现象，并出现工艺串层，其MEMS器件的价值和使用效果大大降低。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种多层掩膜层结构，其特征在于，包括：
基层，以及，
依次层叠设置于所述基层上的至少三层掩膜层，其中，第n+1掩膜层的厚度为第n掩膜层的厚度的1.2-3倍，n为除0外的自然数。
2.根据权利要求1所述的多层掩膜层结构，其特征在于，所述基层为石英、AlN、ZnO、LiNbO3、LiTaO3、金属、陶瓷、玻璃和有机材质中的任意一种MEMS工艺的功能材质；
所述掩膜层为金属膜、陶瓷、玻璃或有机覆膜中的一种，所述金属膜为Au、Cr、Ti、Ni和W膜中的一种或两种形成的单层或双层金属膜。
3.根据权利要求2所述的多层掩膜层结构，其特征在于，所述基层为任意石英切型的石英材质。
4.根据权利要求2所述的多层掩膜层结构，其特征在于，所述掩膜层为Cr或Ti中的一种形成的辅助层与Au形成的金层组成的双层金属膜，所述辅助层在掩膜层靠近基层的一侧。
5.根据权利要求4所述的多层掩膜层结构，其特征在于，第n+1辅助层的厚度为第n辅助层厚度的1.3-3倍，第n+1金层的厚度为第n金层厚度的1.2-3倍；优选地，第一掩膜层内的第一辅助层厚度为5-50nm，第一金层厚度为50-500nm。
6.权利要求1-5任一权利要求所述的多层掩膜层结构的制备方法，其特征在于，包括如下步骤：
S1：取表面平整的MEMS工艺的功能材质作为基层，进行清洗工艺和干燥工艺；
S2：在基层上镀覆三层或以上掩膜层。
7.根据权利要求6所述的制备方法，其特征在于，步骤S1中所述清洗工艺为依次进行醇洗、碱洗、酸洗各15-25min，然后在去离子水中超声清洗8-15min，去离子水冲洗2-5min；
所述干燥工艺为先进行甩干，然后烘干。
8.根据权利要求6或7所述的制备方法，其特征在于，步骤S2中所述镀覆为使用溅射镀膜机镀覆，每次镀膜前进行活化工艺，每次镀覆完一层后进行退火工艺，并进行清洗工艺和干燥工艺。
9.根据权利要求8所述的制备方法，其特征在于，所述活化工艺为湿法活化或干法活化；
所述退火工艺中，镀覆完第一掩膜层后退火的第一退火温度为120-150℃，第一退火时间大于等于8小时，镀覆完最后一层掩膜层后退火的第二退火温度为80-100℃，第二退火时间大于等于24小时，镀覆完中间掩膜层的后退火的退火温度小于等于第二退火温度，退火时间小于等于第二退火时间。
10.一种MEMS器件，其特征在于，采用权利要求1-5任一权利要求所述的多层掩膜层结构。
CN202010066075.5A 2020-01-20 2020-01-20 一种多层掩膜层结构及其制备方法和mems器件 Active CN111232915B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010066075.5A CN111232915B (zh) 2020-01-20 2020-01-20 一种多层掩膜层结构及其制备方法和mems器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010066075.5A CN111232915B (zh) 2020-01-20 2020-01-20 一种多层掩膜层结构及其制备方法和mems器件

Publications (2)

Publication Number Publication Date
CN111232915A true CN111232915A (zh) 2020-06-05
CN111232915B CN111232915B (zh) 2023-10-10

Family

ID=70866972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010066075.5A Active CN111232915B (zh) 2020-01-20 2020-01-20 一种多层掩膜层结构及其制备方法和mems器件

Country Status (1)

Country Link
CN (1) CN111232915B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070160867A1 (en) * 2005-12-02 2007-07-12 Ng Wei B Magnetic structures, methods of fabricating magnetic structures and micro device incorporating such magnetic structures
CN102010135A (zh) * 2010-11-11 2011-04-13 北京自动化控制设备研究所 一种抗氢氟酸腐蚀液腐蚀的金属掩膜制备方法
CN102110592A (zh) * 2010-12-02 2011-06-29 南京大学扬州光电研究院 用于干法刻蚀的蓝宝石衬底表面加工前期生产方法
CN102543687A (zh) * 2011-11-30 2012-07-04 中微半导体设备(上海)有限公司 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法
TWI460078B (zh) * 2013-06-25 2014-11-11 H P B Optoelectronic Co Ltd 具親水性、抗反射及抗霧之多層複合薄膜及其製作方法
CN107299318A (zh) * 2017-05-31 2017-10-27 北京航天控制仪器研究所 一种耐boe腐蚀的金属掩膜制备方法
US20180088457A1 (en) * 2016-09-28 2018-03-29 Shin-Etsu Chemical Co., Ltd. Halftone phase shift mask blank and halftone phase shift mask
CN108569850A (zh) * 2018-07-05 2018-09-25 深圳大学 一种用于玻璃hf腐蚀的多层金属掩膜种子层及其制造方法
CN110221368A (zh) * 2019-05-31 2019-09-10 西安工业大学 单元素多层红外高反膜及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070160867A1 (en) * 2005-12-02 2007-07-12 Ng Wei B Magnetic structures, methods of fabricating magnetic structures and micro device incorporating such magnetic structures
CN102010135A (zh) * 2010-11-11 2011-04-13 北京自动化控制设备研究所 一种抗氢氟酸腐蚀液腐蚀的金属掩膜制备方法
CN102110592A (zh) * 2010-12-02 2011-06-29 南京大学扬州光电研究院 用于干法刻蚀的蓝宝石衬底表面加工前期生产方法
CN102543687A (zh) * 2011-11-30 2012-07-04 中微半导体设备(上海)有限公司 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法
TWI460078B (zh) * 2013-06-25 2014-11-11 H P B Optoelectronic Co Ltd 具親水性、抗反射及抗霧之多層複合薄膜及其製作方法
US20180088457A1 (en) * 2016-09-28 2018-03-29 Shin-Etsu Chemical Co., Ltd. Halftone phase shift mask blank and halftone phase shift mask
CN107299318A (zh) * 2017-05-31 2017-10-27 北京航天控制仪器研究所 一种耐boe腐蚀的金属掩膜制备方法
CN108569850A (zh) * 2018-07-05 2018-09-25 深圳大学 一种用于玻璃hf腐蚀的多层金属掩膜种子层及其制造方法
CN110221368A (zh) * 2019-05-31 2019-09-10 西安工业大学 单元素多层红外高反膜及其制备方法

Also Published As

Publication number Publication date
CN111232915B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
CN207938784U (zh) Ti/Ni/Ag材料体系的基片集成波导结构
JP6233445B2 (ja) 電子部品
JP3656612B2 (ja) 金属膜およびその製造方法ならびに積層セラミック電子部品およびその製造方法
CN108448217A (zh) Ti/Ni/Ag材料体系的射频微带结构
CN108254811A (zh) 一种具有三台阶抗反射结构的红外光学窗口及其制备方法
CN101557028B (zh) 一种微型波导的制备方法
CN111146330A (zh) 一种铜膜声表面波滤波器钝化层的制备方法
CN111232915A (zh) 一种多层掩膜层结构及其制备方法和mems器件
CN115079447A (zh) 一种集成芯片上制备电极的方法
CN103996618B (zh) Tft电极引线制造方法
CN107452600B (zh) 一种复合抗电镀掩模的制备方法
US8477474B2 (en) Thin film capacitor
CN107177866B (zh) 金属基底上制备微射频t形功分器的方法
KR20110115864A (ko) 마이크로 부품 및 금형의 제조방법
CN107946723A (zh) 一种新型低损耗射频微带结构制作方法
CN113284885A (zh) 一种在薄膜电路中集成薄膜电容器的方法
CN107871705B (zh) 一种高精度超薄THz薄膜电路制作方法
TWI439901B (zh) 觸控面板之製造方法
KR20090093211A (ko) 다층 박막 기판의 제조 방법
TW202125542A (zh) 薄膜電阻元件及其製造方法
CN108054162A (zh) 一种mim电容制造工艺
CN116247404B (zh) 微同轴传输结构及其制备方法
TW202331950A (zh) 配線基板及其製造方法
JPH04244208A (ja) ダイヤモンドフィルタ及びその製法
CN119040827A (zh) 一种用于表面键合的金属薄层结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant