[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111180317A - 贴合soi晶圆的制造方法 - Google Patents

贴合soi晶圆的制造方法 Download PDF

Info

Publication number
CN111180317A
CN111180317A CN201911075806.6A CN201911075806A CN111180317A CN 111180317 A CN111180317 A CN 111180317A CN 201911075806 A CN201911075806 A CN 201911075806A CN 111180317 A CN111180317 A CN 111180317A
Authority
CN
China
Prior art keywords
wafer
heat treatment
base wafer
base
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911075806.6A
Other languages
English (en)
Inventor
石塚彻
滨节哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN111180317A publication Critical patent/CN111180317A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供一种利用基础氧化法进行的贴合SOI晶圆的制造方法，其能够抑制滑移位错的发生并抑制基础晶圆的氧析出物的形成。该贴合SOI晶圆的制造方法的特征在于，具有：准备初始间隙氧浓度在15ppma(’79ASTM)以上的单晶硅晶圆作为基础晶圆的工序；当通过对所述基础晶圆在氧化性气氛下实施热处理而在所述基础晶圆的表面形成硅氧化膜时，将所述基础晶圆向进行所述热处理的热处理炉的投入温度设为800℃以上，并以该投入温度以上的温度来进行所述基础晶圆的所述热处理而形成硅氧化膜的工序；经由所述硅氧化膜使所述基础晶圆与接合晶圆贴合的工序；使贴合的所述接合晶圆薄膜化而形成SOI层的工序。

Description

贴合SOI晶圆的制造方法
技术领域
本发明涉及贴合SOI晶圆的制造方法，尤其涉及在SOI层的支撑基板即基础晶圆上形成硅氧化膜并进行贴合的贴合SOI晶圆的制造方法。
背景技术
除了高性能CPU之外，SOI(Silicon On Insulator：绝缘体上硅)还用于RF元件、SiPhotonics(硅光子)的领域。开发了在Si芯片中集成由现有分立元件的组合实现的功能的技术，从而其功能显著提高。
随着贴合SOI的用途扩大，在要求的SOI层厚/BOX层(埋入氧化膜层)厚与以往相比更薄或者更厚的情况下，所要求的变化范围均变广。
Si Photonics将SOI层用作光波导，BOX层和围绕于周围的SiO2层用作反射层，为了保证与所使用的波长对应的较高反射率，BOX层所要求厚度增厚，相应地用于形成BOX层而进行的BOX氧化热处理的时间也增长。
在利用离子注入层进行剥离的薄膜贴合SOI晶圆的制造方法中，当在形成SOI层的接合晶圆侧形成较厚的BOX层时，需要较深地注入形成剥离层的离子，其深度受离子注入机的加速电压的上限制约。因此，为了制作BOX层的厚度达到一定程度以上的SOI晶圆，采用不在进行离子注入的接合晶圆侧而是在基础晶圆侧形成BOX层并进行贴合来制造SOI晶圆的方法。该方法被称为基础氧化SOI法(以下也称为基础氧化法)。
当以基础氧化法形成BOX层时，在用于强化剥离后的结合力并进一步用于调整表面粗糙度、膜厚的SOI工序中的热处理之前，在基础晶圆侧执行BOX氧化热处理工序，因此对基础晶圆追加该相应的热处理热历史。尤其是在BOX层较厚的SOI晶圆的制造中，有时BOX氧化热处理会需要极长的时间。
现有技术文献
专利文献
专利文献1：日本特开2017－69240号公报
专利文献2：日本特开2006－80461号公报
发明内容
(一)要解决的技术问题
在对SOI晶圆的基础晶圆实施蚀刻施来形成纵孔、槽等结构的情况下，基础晶圆的氧析出物有可能妨碍蚀刻而影响结构的形成。因此，在该目的下希望使基础晶圆的氧析出物的密度、大小尽可能地小。但是，如果为了形成较厚的BOX层而对基础晶圆进行较长时间的BOX氧化热处理，则会导致基础晶圆的氧析出物的密度、大小也增长变大。这样，在使用基础氧化法的SOI晶圆中抑制并降低基础晶圆的氧析出成为一大课题。
另一方面，作为用于抑制当进行较长时间的BOX氧化热处理时所形成的氧析出物的密度、大小的一种方法，可以考虑将低氧浓度(例如小于15ppma(’79ASTM))的单晶硅晶圆用作基础晶圆。例如专利文献1记载了一种通过基础氧化法制作较厚的BOX的SOI晶圆的技术，并记载了对Oi(初始间隙氧浓度)≤10ppma(’79ASTM)的基础晶圆以700℃～1000℃的温度进行5小时以上的氧化的方案。但是，这种低氧浓度的晶圆存在由于热处理而导致滑移位错的问题。另外，专利文献1没有记载与氧化时的投入温度、BMD有关的内容。
此外，专利文献2(权利要求8)记载了作为在结合热处理之前进行的灭核热处理而进行RTO的方案。但是，专利文献2是关于在接合晶圆侧形成BOX层的贴合SOI晶圆的制造方法。
本发明旨在解决上述问题，其目的在于提供一种使用基础氧化法进行的贴合SOI晶圆的制造方法，该方法能够抑制滑移位错的发生并抑制基础晶圆的氧析出物的形成。
(二)技术方案
为了解决上述课题，本发明提供一种贴合SOI晶圆的制造方法，是将均由单晶硅构成的接合晶圆和基础晶圆经由硅氧化膜贴合来制造贴合SOI晶圆的方法，其特征在于，具有：准备初始间隙氧浓度在15ppma(’79ASTM)以上的单晶硅晶圆作为所述基础晶圆的工序；当通过对所述基础晶圆在氧化性气氛下实施热处理而在所述基础晶圆的表面形成硅氧化膜时，将所述基础晶圆向进行所述热处理的热处理炉的投入温度设为800℃以上，并以该投入温度以上的温度进行所述基础晶圆的所述热处理而形成硅氧化膜的工序；经由所述硅氧化膜使所述基础晶圆与所述接合晶圆贴合的工序；使贴合的所述接合晶圆薄膜化而形成SOI层的工序。
这样，通过使投入温度在800℃以上，从而能够减少氧析出核或者是抑制其生长。另外，将初始间隙氧浓度适当高的晶圆用作基础晶圆，抑制滑移位错的发生。
此时，可以使所述基础晶圆的直径在200mm以上。
即使在基础晶圆的直径这样大的情况下，采用本发明也能够抑制滑移位错的发生。
并且此时，在所述热处理之前优选对所述基础晶圆在800℃以上的温度下进行RTA热处理。
由此，能够减少氧析出核或者是抑制其生长，结果是能够减小氧析出物的密度、大小。
此外，在形成所述硅氧化膜的工序中，
可以使形成于所述基础晶圆表面的所述硅氧化膜的厚度在1μm以上。
这样，采用本发明能够抑制滑移位错、氧析出物的形成并较厚地形成BOX层(硅氧化膜)。
(三)有益效果
如上所述，采用本发明的贴合SOI晶圆的制造方法，能够利用基础氧化法，抑制滑移位错、减少氧析出核或是抑制其生长，结果是能够减小氧析出物的密度、大小。另外，能够高效地制造具有期望厚度的BOX层的贴合SOI晶圆。
附图说明
图1是表示本发明的贴合SOI晶圆的制造方法的工序的一例说明图。
附图标记说明
1…基础晶圆、2…硅氧化膜、3…接合晶圆、4…离子注入层、5…SOI层、6…剥离晶圆、7…贴合SOI晶圆。
具体实施方式
以下对本发明详细地进行说明，但是本发明不限于此。
如上所述，贴合SOI晶圆的BOX层所要求的厚度增厚。但是，为此而长时间地进行BOX氧化热处理，这导致基础晶圆中的氧析出物也生长且密度、大小增大。因此，需要开发能够抑制基础晶圆的氧析出物的形成的贴合SOI晶圆的制造方法。
即使在用于调整剥离后的表面粗糙度、膜厚的SOI晶圆制造工序中的热处理中，氧析出物的密度、大小也会变化，并且如果选择条件，则也能够降低氧析出物的密度，但是在基础氧化法的SOI层、尤其是BOX层变厚且经过了长时间的BOX氧化热处理(氧化性气氛下的热处理)的基础晶圆中，剥离后的SOI晶圆制造工序的热处理对氧析出物的影响相对减小，可见在初始的BOX氧化热处理时形成的氧析出物占主导地位。于是，本案发明人研究发现：在初始的BOX氧化热处理时尽可能抑制氧析出物的形成是很重要的。
作为其方法，通过在初始的BOX氧化热处理时从尽可能高的温度开始热处理，抑制了低温下的氧析出核的形成并抑制了析出物的密度、大小。这样，即使经过之后的热处理也能够抑制氧析出物的密度、大小。更具体而言，将向热处理炉的投入温度设为800℃以上的较高温度，该热处理炉用于针对基础晶圆的BOX氧化热处理，并进一步优选在使用该热处理炉进行处理之前对基础晶圆进行800℃以上的较高温度下的RTA热处理。本案发明人研究发现：这样能够减少氧析出核或者是抑制其生长，结果是能够减小氧析出物的密度、大小，进而完成了本发明。
但是，当基础晶圆的初始间隙氧浓度小于15ppma(’79ASTM)时，投入温度在800℃以上则产生容易发生滑移位错的问题。晶圆的直径越大就越容易发生这种滑移位错，对具有200mm以上的直径的晶圆、尤其是具有300mm以上的直径的晶圆进行热处理时容易发生这种滑移位错。此外，在对这种大直径的晶圆进行热处理时，通常通过使向热处理炉的投入温度为500℃～700℃左右的低温来避免发生滑移位错。
对此，本发明对于由于将投入温度设定为800℃以上而难以抑制滑移位错的发生，相应地通过使用晶圆中的氧浓度适当高的晶圆，从而抑制了滑移位错的发生。
即，本发明是一种贴合SOI晶圆的制造方法，是将均由单晶硅构成的接合晶圆和基础晶圆经由硅氧化膜贴合来制造贴合SOI晶圆的方法，其特征在于，具有：
准备初始间隙氧浓度在15ppma(’79ASTM)以上的单晶硅晶圆作为所述基础晶圆的工序；
当通过对所述基础晶圆在氧化性气氛下实施热处理而在所述基础晶圆的表面形成硅氧化膜时，将所述基础晶圆向进行所述热处理的热处理炉的投入温度设为800℃以上，并以该投入温度以上的温度来进行所述基础晶圆的所述热处理而形成硅氧化膜的工序；
经由所述硅氧化膜使所述基础晶圆与所述接合晶圆贴合的工序；
使贴合的所述接合晶圆薄膜化而形成SOI层的工序。
以下参照附图对上述的本发明的贴合SOI晶圆的制造方法进行说明，但是本发明不限于此。
如图1所示，首先，准备初始间隙氧浓度在15ppma(’79ASTM)以上的单晶硅晶圆作为基础晶圆1(图1、SP1)。
另外，作为接合晶圆3而准备单晶硅晶圆。接合晶圆3的氧浓度没有特别限定。
作为Si Photonics的基础晶圆，一般可以选择作为标准使用的通常电阻率(1～20Ω·cm)且氧浓度在15ppma(’79ASTM)以上的晶圆。氧浓度的上限没有限定，但25ppma就足够。在这样的氧浓度中，有时出于提高RF特性的观点而选择高电阻晶圆，在这种情况下，为了抑制氧供体引起的电阻率降低而选择低氧浓度。但是，在形成较厚的BOX层的情况下，为了抑制BOX氧化热处理中的滑移的发生，希望选择一定程度上较高氧浓度的晶圆。但是，如果氧浓度升高，则可以预想到因热处理而形成的氧析出物的密度、大小也会增大。
当基础晶圆1的初始间隙氧浓度小于15ppma(’79ASTM)时，向后述的热处理炉的投入温度在800℃以上会容易发生滑移位错。另一方面，如果基础晶圆1的初始间隙氧浓度在15ppma(’79ASTM)以上，则能够抑制这种滑移位错的发生。
作为基础晶圆1的直径，可以为200mm以上。如上所述，晶圆的直径越大就越容易发生滑移位错，但是在本发明中采用了具有15ppma(’79ASTM)以上的较高初始间隙氧浓度的基础晶圆而能够抑制这种滑移位错。
接下来，在氧化性气氛下对基础晶圆1实施热处理(BOX氧化热处理)，从而在基础晶圆1的表面形成硅氧化膜2(图1、SP2)。
在形成硅氧化膜2时，如果氧化热处理温度高、处置时间长，则具有氧析出物的密度、大小变大的倾向，该倾向在达到氧化热处理温度之前，很大程度上依赖于在经过低温的热历史期间形成的氧析出核的密度。因此，为了减少低温的热历史，在本发明中提高了向炉投入的投入温度(在分批式立式炉的情况下是将舟皿放入炉内时的温度)。
通常在500℃、600℃下待机并将基础晶圆投入炉中，在本发明中则是设定为800℃、或者高于800℃的温度。通过这样在较高的温度下开始上述热处理，从而能够减少氧析出核、或者是抑制其生长。投入温度低于800℃则无法获得这种效果。投入温度的上限只要能够抑制滑移位错则没有特别限定，优选在1050℃以下、更优选在1000℃以下。
形成硅氧化膜2的BOX氧化热处理在投入温度以上的温度下进行。
在BOX氧化热处理中一般使用分批式立式炉。为了提高氧化膜生长速度而选择水蒸气氧化的情况较多，并且氧化热处理温度也多设定于较高侧。
此外，在进行分批式立式炉中的热处理之前，优选对基础晶圆1在800℃以上的温度下进行RTA热处理。
具体而言，可使用单片式的灯加热式RTA装置以800℃或者高于800℃的温度、例如在氧化性气氛下以1000℃来进行预热处理(RTO热处理)。在这种情况下，能够抑制氧析出核的生成，进而消除氧析出核而降低密度。此后，即使在分批式立式炉中进行热处理等，只要实施了预热处理(RTO热处理)，则密度也不会増大。
另外，采用氧化性气氛能够抑制晶圆表面的粗糙度。
在形成硅氧化膜2的工序中(SP2)，可以使在基础晶圆1的表面形成的硅氧化膜2的厚度在1μm以上。这样，采用本发明能够抑制滑移位错、氧析出物的形成并形成期望厚度的硅氧化膜2(BOX层)。
另一方面，可以向所准备的进行贴合的接合晶圆3进行离子注入而形成剥离用的离子注入层4，并进行贴合前的清洗。作为进行离子注入的离子种类有氢离子、氦离子。剂量、加速电压等离子注入条件可以根据所要求的最终SOI层的厚度、SOI制造工序中的SOI层厚加工余量厚度(層厚加工取代厚さ)等而适当确定。
对基础晶圆1实施氧化热处理并在基础晶圆1的表面形成硅氧化膜2，之后经由硅氧化膜2使基础晶圆1与接合晶圆3贴合(图1、SP3)。
接下来，使贴合的接合晶圆3薄膜化而形成SOI层5(图1、SP4)。
更具体而言，如果对贴合的晶圆1、3进行剥离热处理并通过离子注入层4进行剥离，则成为在基础晶圆1上形成有硅氧化膜2和SOI层5的薄膜贴合SOI晶圆7。此外，这时虽然会派生出剥离晶圆6，但是能够作为新品的接合晶圆3进行再利用。
此后，可以实施：提高SOI层5和基础晶圆1之间的结合力的结合热处理；对表面粗糙度、SOI层厚进行调整的热处理。这些热处理与初始的BOX氧化热处理相比，虽然有时温度较高，但是热处理时间没有BOX氧化热处理那么长。
采用如上所述的本发明的贴合SOI晶圆的制造方法，能够抑制滑移位错的发生并抑制基础晶圆1的氧析出物的形成。另外，能够高效地制造具有期望厚度的BOX层的贴合SOI晶圆7。
此外，以上例示了通过离子注入层4的形成、和离子注入层4处的剥离来进行接合晶圆3的薄膜化的过程，但是本发明不限于此。例如，也可以通过组合研削、研磨、蚀刻等来进行接合晶圆3的薄膜化。
实施例
以下通过实施例和比较例来对本发明具体地进行说明，但是本发明不限于此。
采用本发明的贴合SOI晶圆的制造方法，按照图1所示的说明图并以如下的材料和条件制造了贴合SOI晶圆7。
(实施例1)
作为基础晶圆1，准备了直径300mm、晶体取向＜100＞、初始间隙氧浓度21ppma(’79ASTM)的单晶硅晶圆。对该基础晶圆1使用分批式立式氧化炉在氧化性气氛下、在1000℃下实施氧化热处理，从而在基础晶圆1的表面形成了2μm的硅氧化膜(BOX层)2。此时，向立式炉的投入温度设为800℃。
经由2μm的硅氧化膜2使基础晶圆1与进行了离子注入的接合晶圆3(直径300mm、晶体取向＜100＞的单晶硅晶圆)贴合，进行剥离热处理来进行剥离，从而形成了SOI结构的贴合SOI晶圆7。在剥离之后，进行用于提高结合力的氧化热处理，并进行了用于对表面粗糙度进行调整的RTA热处理。对调整为最终膜厚的贴合SOI晶圆7使用LST(Laser ScatteringTomography：激光散射层析)测量了基础晶圆1的氧析出物密度，结果为1×108pcs/cc。
另外，在聚光灯下观察了所制作的贴合SOI晶圆7的基础晶圆1的背面，未见发生滑移位错。
(实施例2)
作为基础晶圆1，准备了直径300mm、晶体取向＜100＞、初始间隙氧浓度21ppma(’79ASTM)的单晶硅晶圆。对该基础晶圆1使用氧气氛的单片型灯加热式的RTA装置在1000℃下进行了60秒的热处理。此后，使用分批式立式氧化炉，在氧化性气氛下以1000℃实施氧化热处理，从而在基础晶圆1的表面形成了2μm的硅氧化膜2。此时，向立式炉的投入温度设为800℃。
经由2μm的硅氧化膜2使基础晶圆1与进行了离子注入的接合晶圆3(直径300mm、晶体取向＜100＞的单晶硅晶圆)贴合，进行剥离热处理来进行剥离，从而形成了SOI结构的贴合SOI晶圆7。在剥离之后，进行用于提高结合力的氧化热处理，并进行了用于对表面粗糙度进行调整的RTA热处理。对调整为最终膜厚的贴合SOI晶圆7使用LST测量了基础晶圆1的氧析出物密度，结果为1×107pcs/cc。
另外，在聚光灯下观察了所制作的贴合SOI晶圆7的基础晶圆1的背面，未见发生滑移位错。
(比较例1)
作为基础晶圆1，准备了直径300mm、晶体取向＜100＞、初始间隙氧浓度21ppma(’79ASTM)的单晶硅晶圆。对该基础晶圆1使用分批式立式氧化炉在氧化性气氛下、在1000℃下实施氧化热处理，从而在基础晶圆1的表面形成了2μm的硅氧化膜2。此时，向立式炉的投入温度设为600℃。
经由2μm的硅氧化膜2使基础晶圆1与进行了离子注入的接合晶圆3(直径300mm、晶体取向＜100＞的单晶硅晶圆)贴合，进行剥离热处理来进行剥离，从而形成了SOI结构的贴合SOI晶圆7。在剥离之后，进行用于提高结合力的氧化热处理，并进行了用于对表面粗糙度进行调整的RTA热处理。对调整为最终膜厚的贴合SOI晶圆7使用LST测量了基础晶圆1的氧析出物密度，结果为7×108pcs/cc。
另外，在聚光灯下观察了所制作的贴合SOI晶圆7的基础晶圆1的背面，未见发生滑移位错。
(比较例2)
作为基础晶圆1，准备了直径300mm、晶体取向＜100＞、初始间隙氧浓度12ppma(’79ASTM)的单晶硅晶圆。对该基础晶圆1使用分批式立式氧化炉在氧化性气氛下、在1000℃下实施氧化热处理，从而在基础晶圆1的表面形成了2μm的硅氧化膜2。此时，向立式炉的投入温度设为800℃。
经由2μm的硅氧化膜2使基础晶圆1与进行了离子注入的接合晶圆3(直径300mm、晶体取向＜100＞的单晶硅晶圆)贴合，进行剥离热处理来进行剥离，从而形成了SOI结构的贴合SOI晶圆7。在剥离之后，进行用于提高结合力的氧化热处理，并进行了用于对表面粗糙度进行调整的RTA热处理。对调整为最终膜厚的贴合SOI晶圆7使用LST测量了基础晶圆1的氧析出物密度，结果为1×107pcs/cc。
但是，在聚光灯下观察了所制作的贴合SOI晶圆7的基础晶圆1的背面，观察到许多滑移位错。
这些结果示于表1。
表1
Figure BDA0002262399050000111
根据表1所示的结果可知，在使基础晶圆1的初始间隙氧浓度为15ppma(’79ASTM)以上并且使向热处理炉的投入温度为800℃的实施例1和实施例2中，即使采用直径300mm的基础晶圆，与比较例1或2相比也能够抑制滑移位错并且抑制氧析出物的密度。
在实施例2中，与实施例1不同的是在形成硅氧化膜2的氧化热处理之前进行了RTA热处理，但是即使进行该预热处理也不会对本发明的抑制发生滑移位错的效果造成影响。另外，在实施例2中还能够抑制基础晶圆的氧析出物的密度。
此外，在所有的实施例和比较例中都在形成了硅氧化膜2之后对基础晶圆1进行：剥离热处理、用于提高结合力的氧化热处理、用于对表面粗糙度进行调整的RTA热处理，因此也可以认为对基础晶圆1的热处理时间变长以及氧析出物的密度增大。但是，根据实施例1、2和比较例2的结果可知，对基础晶圆1的初始的热处理温度(投入温度)对于氧析出物的形成占主导地位。
另一方面，在比较例1中，虽然基础晶圆1的初始间隙氧浓度为15ppma(’79ASTM)以上，但是由于向热处理炉的投入温度小于800℃，因此认为无法抑制氧析出物的密度。
另外，在比较例2中，虽然向热处理炉的投入温度为800℃，但是由于基础晶圆1的初始间隙氧浓度小于15ppma(’79ASTM)，因此认为发生了许多滑移位错。
根据以上可知，采用本发明的贴合SOI晶圆的制造方法，能够抑制滑移位错的发生并减小基础晶圆中的氧析出物的密度。
另外，本发明并不限定于上述的实施方式。上述实施方式为示例说明，凡具有与本发明的权利要求书所记载的技术思想实质上相同的结构，产生相同作用效果的任何方案皆包含在本发明的技术范围内。

Claims (5)

1.一种贴合SOI晶圆的制造方法，是将均由单晶硅构成的接合晶圆和基础晶圆经由硅氧化膜贴合来制造贴合SOI晶圆的方法，其特征在于，具有：
准备初始间隙氧浓度在15ppma(’79ASTM)以上的单晶硅晶圆作为所述基础晶圆的工序；
当通过对所述基础晶圆在氧化性气氛下实施热处理而在所述基础晶圆的表面形成硅氧化膜时，将所述基础晶圆向进行所述热处理的热处理炉的投入温度设为800℃以上，并以该投入温度以上的温度进行所述基础晶圆的所述热处理而形成硅氧化膜的工序；
经由所述硅氧化膜使所述基础晶圆与所述接合晶圆贴合的工序；以及
使贴合的所述接合晶圆薄膜化而形成SOI层的工序。
2.根据权利要求1所述的贴合SOI晶圆的制造方法，其特征在于，使所述基础晶圆的直径在200mm以上。
3.根据权利要求1所述的贴合SOI晶圆的制造方法，其特征在于，在所述热处理之前对所述基础晶圆在800℃以上的温度下进行RTA热处理。
4.根据权利要求2所述的贴合SOI晶圆的制造方法，其特征在于，在所述热处理之前对所述基础晶圆在800℃以上的温度下进行RTA热处理。
5.根据权利要求1至4的任一项所述的贴合SOI晶圆的制造方法，其特征在于，
在形成所述硅氧化膜的工序中，
使形成于所述基础晶圆表面的所述硅氧化膜的厚度在1μm以上。
CN201911075806.6A 2018-11-13 2019-11-06 贴合soi晶圆的制造方法 Pending CN111180317A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-213278 2018-11-13
JP2018213278A JP7345245B2 (ja) 2018-11-13 2018-11-13 貼り合わせｓｏｉウェーハの製造方法

Publications (1)

Publication Number Publication Date
CN111180317A true CN111180317A (zh) 2020-05-19

Family

ID=70550790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911075806.6A Pending CN111180317A (zh) 2018-11-13 2019-11-06 贴合soi晶圆的制造方法

Country Status (3)

Country Link
US (1) US11244852B2 (zh)
JP (1) JP7345245B2 (zh)
CN (1) CN111180317A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3108204B1 (fr) * 2020-03-10 2023-10-27 Commissariat Energie Atomique Procédé de suspension d’une couche mince sur une cavité avec effet raidisseur obtenu par pressurisation de la cavité par des espèces implantées
FR3119849B1 (fr) * 2021-02-12 2024-01-12 Soitec Silicon On Insulator Méthode de configuration pour ajuster les conditions de température d’un procédé d’épitaxie
US11955374B2 (en) * 2021-08-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming SOI substrate

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186306A (ja) * 1996-01-08 1997-07-15 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
JPH09246129A (ja) * 1996-03-05 1997-09-19 Sumitomo Sitix Corp 貼り合わせシリコンウエーハの製造方法
JPH09251961A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
US6544656B1 (en) * 1999-03-16 2003-04-08 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and silicon wafer
JP2003257881A (ja) * 2002-03-07 2003-09-12 Shin Etsu Handotai Co Ltd 熱処理用ボート及びウエーハの熱処理方法
CN1871698A (zh) * 2003-10-21 2006-11-29 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
JP2007311672A (ja) * 2006-05-22 2007-11-29 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
JP2011054655A (ja) * 2009-08-31 2011-03-17 Sumco Corp 高周波デバイス向けシリコンウェーハおよびその製造方法
CN108028170A (zh) * 2015-09-28 2018-05-11 信越半导体株式会社 贴合式soi晶圆的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19829309B4 (de) * 1997-07-04 2008-02-07 Fuji Electric Co., Ltd., Kawasaki Verfahren zur Herstellung eines thermischen Oxidfilms auf Siliciumcarbid
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP2002083657A (ja) * 2000-09-07 2002-03-22 Yazaki Corp 樹脂部品の組立構造
WO2006030699A1 (ja) 2004-09-13 2006-03-23 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP4826994B2 (ja) 2004-09-13 2011-11-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4672007B2 (ja) * 2005-03-08 2011-04-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186306A (ja) * 1996-01-08 1997-07-15 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
JPH09246129A (ja) * 1996-03-05 1997-09-19 Sumitomo Sitix Corp 貼り合わせシリコンウエーハの製造方法
JPH09251961A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
US6544656B1 (en) * 1999-03-16 2003-04-08 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and silicon wafer
JP2003257881A (ja) * 2002-03-07 2003-09-12 Shin Etsu Handotai Co Ltd 熱処理用ボート及びウエーハの熱処理方法
CN1871698A (zh) * 2003-10-21 2006-11-29 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
JP2007311672A (ja) * 2006-05-22 2007-11-29 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
JP2011054655A (ja) * 2009-08-31 2011-03-17 Sumco Corp 高周波デバイス向けシリコンウェーハおよびその製造方法
CN108028170A (zh) * 2015-09-28 2018-05-11 信越半导体株式会社 贴合式soi晶圆的制造方法

Also Published As

Publication number Publication date
US11244852B2 (en) 2022-02-08
JP2020080385A (ja) 2020-05-28
US20200152505A1 (en) 2020-05-14
JP7345245B2 (ja) 2023-09-15

Similar Documents

Publication Publication Date Title
US7417297B2 (en) Film or layer of semiconducting material, and process for producing the film or layer
US7985660B2 (en) Method for manufacturing soi wafer
US7601613B2 (en) Manufacturing method of bonded wafer
JP5025957B2 (ja) 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
CN107112204B (zh) 贴合式soi晶圆的制造方法
KR101446517B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
CN111180317A (zh) 贴合soi晶圆的制造方法
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR102327330B1 (ko) Soi웨이퍼의 제조방법
US10600677B2 (en) Method for manufacturing bonded SOI wafer
CN109075028B (zh) 贴合式soi晶圆的制造方法
JP4285244B2 (ja) Ｓｏｉウェーハの作製方法
JP5113182B2 (ja) 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法
CN108701593B (zh) 半导体晶圆的热处理方法
TWI549192B (zh) Method of manufacturing wafers
JP4802624B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
JP2016082093A (ja) 貼り合わせウェーハの製造方法
KR20050013398A (ko) 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법
JP2023526902A (ja) 高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
JP2003309253A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination