CN111129020A - 闪存器件的制作方法 - Google Patents
闪存器件的制作方法 Download PDFInfo
- Publication number
- CN111129020A CN111129020A CN201911373634.0A CN201911373634A CN111129020A CN 111129020 A CN111129020 A CN 111129020A CN 201911373634 A CN201911373634 A CN 201911373634A CN 111129020 A CN111129020 A CN 111129020A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- height
- word line
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 230000005641 tunneling Effects 0.000 claims abstract description 11
- 238000003860 storage Methods 0.000 claims abstract description 8
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 230000002093 peripheral effect Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 146
- 238000010586 diagram Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请公开了一种闪存器件的制作方法，涉及半导体制造领域。该方法包括提供一衬底，衬底上形成有隧穿氧化层、浮栅层、ONO结构、控制栅层；形成硬掩膜层，在硬掩膜层打开第一栅极窗口；沉积间隔氧化层，根据沟道长度在间隔氧化层刻蚀出字线窗口；去除控制栅层、ONO结构；沉积氮化硅层并刻蚀露出浮栅层；根据第二栅极的高度降低间隔氧化层的高度；去除露出的浮栅层、隧穿氧化层；沉积多晶硅，进行CMP直到露出硬掩膜层形成字线；根据第二栅极的高度刻蚀字线的头部，刻蚀后的字线的高度与第二栅极的高度相等；解决了现有嵌入式闪存器件制作过程中容易损坏存储单元区域的问题；达到了降低闪存器件中存储单元区域的高度，优化工艺的效果。
Description
技术领域
本申请涉及半导体制造领域，具体涉及一种闪存器件的制作方法。
背景技术
快闪存储器(以下简称“闪存”)是一种采用非易失性存储(Non-volatile Memory，NVM)技术的存储器，其主要特点在于：容量相对较大，改写速度快，适用于大量数据的存储，断电后仍能保存数据。
在嵌入式闪存中，存储单元区域一般要比外围区域高800至1000A，这个高度差会给后续工艺带来诸多问题，比如：有效面积的差异导致存储单元区域比外围区域的层间介质层厚度薄，在对层间介质层进行CMP(chemical mechanical polishing，化学机械平坦化)时，可能会穿透层间介质层，损伤闪存单元，进而影响闪存器件的良率。
发明内容
为了解决相关技术的问题，本申请提供了一种闪存器件的制作方法。该技术方案如下：
一方面，本申请实施例提供了一种闪存器件的制作方法，该方法包括：
提供一衬底，衬底上依次形成有隧穿氧化层、浮栅层、ONO结构、控制栅层，衬底包括存储单元区域和外围区域，存储单元区域用于制作第一栅极，外围区域用于制作第二栅极；
形成硬掩膜层，并在硬掩膜层打开第一栅极窗口；
沉积间隔氧化层，并根据沟道长度在间隔氧化层刻蚀出字线窗口；
依次去除字线窗口下的控制栅层、ONO结构；
沉积氮化硅层，并刻蚀氮化硅层露出浮栅层；
根据第二栅极的高度，通过刻蚀工艺降低间隔氧化层的高度；
依次去除露出的浮栅层、隧穿氧化层；
沉积多晶硅，并进行CMP直到露出硬掩膜层，形成字线；
根据第二栅极的高度，刻蚀字线的头部，刻蚀后的字线的高度与第二栅极的高度相等。
可选的，该方法还包括：
去除硬掩膜层；
形成第一栅极的栅极侧墙。
可选的，沉积多晶硅，并进行CMP直到露出硬掩膜层，形成字线之前，还包括：
沉积氧化层。
可选的，根据第二栅极的高度，通过刻蚀工艺降低间隔氧化层的高度，包括：
根据第二栅极的高度，通过湿法刻蚀工艺降低间隔氧化层的高度。
可选的，存储单元区域和外围区域有浅沟槽隔离。
可选的，浮栅层和控制栅的材料为多晶硅。
可选的，ONO结构由氧化层、氮化硅层、氧化层自下而上堆叠形成。
可选的，氧化层的材料为二氧化硅。
可选的，硬掩膜层的材料为氮化硅。
本申请技术方案，至少包括如下优点：
通过提供一衬底，衬底上依次形成有隧穿氧化层、浮栅层、ONO结构、控制栅层，形成硬掩膜层，并在硬掩膜层打开第一栅极窗口，沉积间隔氧化层，根据沟道长度在间隔氧化层刻蚀出字线窗口，依次去除字线窗口下的控制栅层、ONO结构，沉积氮化硅层并刻蚀氮化硅层露出浮栅层，根据第二栅极的高度，通过刻蚀工艺降低间隔氧化层的高度，依次去除露出的浮栅层、隧穿氧化层、沉积多晶硅并进行CMP，形成字线，根据第二栅极的高度，刻蚀字线的头部，刻蚀后的字线的高度与第二栅极的高度相等；在制作闪存器件时不需要改变现有工艺中硬质掩膜层的沉积厚度，也不需要改变现工艺中间隔氧化层的沉积厚度，保证了闪存器件的沟道特征尺寸，解决了现有嵌入式闪存器件制作过程中容易损坏存储单元区域，影响产品良率的问题；达到了降低闪存器件中存储单元区域的高度，优化工艺的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种闪存器件制作过程中的局部剖视图；
图2是一种闪存器件制作过程中的局部剖视图；
图3是一种闪存器件制作过程中的局部剖视图；
图4是本申请实施例提供的一种闪存器件的制作方法的流程图；
图5是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图6是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图7是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图8是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图9是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图10是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图11是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图12是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图13是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图14是本申请实施例提供的一种闪存器件局部剖视图；
其中，10表示衬底，11表示隧穿氧化层，12表示浮栅层，13表示控制栅层，14 表示氧化层，15表示氮化硅层，16表示氧化层，17表示硬掩膜层，18表示间隔氧化层，19表示ONO结构，20表示浅沟槽隔离，22表示第一栅极窗口，23表示字线窗口， 24表示氮化硅层，25表示字线，26表示氧化层，27表示氧化层，28表示第一栅极的栅极侧墙，31表示第一栅极，32表示第二栅极，41表示存储单元区域，42表示外围区域。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
目前，闪存器件中存储单元区域的高度主要由字线(Word Line，WL)的高度决定，若要降低存储单元区域的高度，则需要降低字线的高度。
通常采用降低浮栅12上方形成的硬掩膜层17的厚度的方法，来降低存储单元区域的高度，然而，如图1和图2所示，相较于正常厚度的硬掩膜层17，降低硬掩膜层 17的厚度后，形成的间隔氧化层18的厚度也随之变薄，进而导致浮栅的特征尺寸(FG CD)变小。
为了保证浮栅的特征尺寸满足器件需求，在降低硬掩膜层17的厚度后，提高间隔氧化层18的厚度，如图3所示，但可能会导致沉积间隔氧化层时出现提前封口的问题。
请参考图4，本申请实施例提供了一种闪存器件的制作方法的流程图，该方法可以包括如下步骤：
步骤401，提供一衬底，衬底上依次形成有隧穿氧化层、浮栅层、ONO结构、控制栅层。
衬底包括存储单元区域和外围区域，存储单元区域用于制作第一栅极，外围区域用于制作第二栅极。
如图5所示，衬底10上依次形成有隧穿氧化层11、浮栅层12、ONO (Oxide-Nitride-Oxide)结构19、控制栅层13。
可选的，浮栅层和控制栅层的材料为多晶硅。
ONO结构19由氧化层14、氮化硅层15、氧化层16自下而上堆叠形成。
可选的，氧化层的材料为二氧化硅。
存储单元区域41用于制作第一栅极，外围区域42用于制作第二栅极。存储单元区域41上制作的第一栅极的高度与外围区域42上制作的第二栅极的高度相等。
需要说明的是，第一栅极的高度和第二栅极的高度之差在预定范围内均可看作第一栅极的高度和第二栅极的高度相等，预定范围是预先确定的。
步骤402，形成硬掩膜层，并在硬掩膜层打开第一栅极窗口。
如图6所示，在控制栅层13的上方沉积硬掩膜层17。可选的，硬掩膜层的材料为氮化硅。
如图7所示，通过光刻、刻蚀工艺，在硬掩膜层17打开第一栅极窗口22。
该步骤为现有技术，这里不再赘述，该步骤中沉积的硬掩模层的厚度根据实际情况确定，不需要减小硬掩模层的厚度。
步骤403，沉积间隔氧化层，并根据沟道长度在间隔氧化层刻蚀出字线窗口。
沟道长度为浮栅和控制栅的沟道长度。
沉积间隔氧化层18，并通过刻蚀工艺刻蚀间隔氧化层18得到字线窗口23，字线窗口23两侧的间隔氧化层18的尺寸为定义的沟道长度，如图1所示。
沟道长度是根据闪存器件的性能预先确定的。
可选的，间隔氧化层的材料为二氧化硅。
步骤404，依次去除字线窗口下的控制栅层、ONO结构。
如图8所示，字线窗口23下的控制栅层13和ONO结构19被去除。
可选的，通过刻蚀工艺去除控制栅层13、ONO结构中的氧化层16，利用湿法腐蚀工艺去除ONO结构中的氮化硅层15、通过刻蚀工艺去除ONO结构中的氧化层14。
步骤405，沉积氮化硅层，并刻蚀氮化硅层露出浮栅层。
沉积氮化硅层24，并刻蚀氮化硅层，直到露出字线窗口23下的浮栅层12，如图 9所示，间隔氧化层18的侧边局部被氮化硅层24覆盖。
步骤406，根据第二栅极的高度，通过刻蚀工艺降低间隔氧化层的高度。
如图10所示，间隔氧化层18顶部的一部分被刻蚀掉，间隔氧化层18的高度降低。
可选的，通过湿法刻蚀工艺降低间隔氧化层的高度。
在刻蚀降低间隔氧化层的高度时，将第二栅极的高度作为参照，间隔氧化层的刻蚀深度根据实际情况确定，本申请实施例对此不作限定。
步骤407，依次去除露出的浮栅层、隧穿氧化层。
如图11所示，字线窗口下露出的浮栅层12、以及露出的浮栅层12下方的隧穿氧化层11被去除。
步骤408，沉积多晶硅，并进行CMP直到露出硬掩膜层，形成字线。
如图12所示，沉积多晶硅，并进行CMP工艺后，存储单元区域形成字线25。
步骤409，根据第二栅极的高度，刻蚀字线的头部，刻蚀后的字线的高度与第二栅极的高度相等。
如图13所示，字线25的头部被刻蚀，字线25的高度降低，降低高度后的字线与外围区域中第二栅极的高度相等。
需要说明的是，高度相等指的是高度差在预定范围内，预定范围是预先确定的。
可选的，通过湿法刻蚀工艺刻蚀字线的头部。
综上所述，本申请实施例通过提供一形成有隧穿氧化层、浮栅层、ONO结构、控制栅层的衬底，形成硬掩膜层，并在硬掩膜层打开第一栅极窗口，沉积间隔氧化层，根据沟道长度在间隔氧化层刻蚀出字线窗口，依次去除字线窗口下的控制栅层、ONO 结构，沉积氮化硅层并刻蚀氮化硅层露出浮栅层，根据第二栅极的高度，通过刻蚀工艺降低间隔氧化层的高度，依次去除露出的浮栅层、隧穿氧化层、沉积多晶硅并进行 CMP，形成字线，根据第二栅极的高度，刻蚀字线的头部，刻蚀后的字线的高度与第二栅极的高度相等；在制作闪存器件时不需要改变现有工艺中硬质掩膜层的沉积厚度，也不需要改变现工艺中间隔氧化层的沉积厚度，保证了闪存器件的沟道特征尺寸，解决了现有嵌入式闪存器件制作过程中容易损坏存储单元区域，影响产品良率的问题；达到了降低闪存器件中存储单元区域的高度，优化工艺的效果。
如图14所示，通过本申请提供的闪存器件的制作方法制作的闪存器件，存储单元区域中的第一栅极31和外围区域中的第二栅极32的高度相等，由于第一栅极的高度降低，闪存器件的整体高度也相应地降低。在一个例子中，通过本申请提供的闪存器件的制作方法制作的闪存器件的高度比现有技术制作的闪存器件的高度降低1/3。
在存储单元区域的第一栅极的两侧还设置有源/漏极，在外围区域的第二栅极的两侧还设置有源/漏极，在后续制作工艺中，存储单元区域的第一栅极、源极、漏极分别通过通孔引出层间介质层，外围区域的第二栅极、源极、漏极分别通过通孔引出层间介质层，该部分为现有技术，本申请实施例对此不再赘述。
在基于图4所示实施例的可选实施例中，存储单元区域和外围区域有浅沟槽隔离。如图14所示，存储单元区域和外围区域设置有浅沟槽隔离20。
在基于图4所示实施例的可选实施例中，沉积多晶硅，并进行CMP直到露出硬掩膜层之前，也即步骤408之前，该方法还包括沉积氧化层。
沉积氧化层，并刻蚀氧化层，然后沉积多晶硅。如图12、图13、图14所示，多晶硅与氮化硅层24之间有一层氧化层26。
可选的，氧化层的材料为二氧化硅。
在基于图4所示实施例的可选实施例中，在沉积氮化硅层之前，沉积氧化层，并刻蚀氧化层露出浮栅层。如图9所示，氮化硅层24内有一层氧化层27。
在基于图4所示实施例的可选实施例中，该方法还包括：去除硬掩膜层；形成第一栅极的栅极侧墙。如图14所示，第一栅极31的两侧设置有栅极侧墙28。
可选的，通过氢氟酸溶液去除硬掩膜层。
可选的，栅极侧墙的材料为二氧化硅、二氧化硅和氮化硅等。
在基于图4所示实施例的可选实施例中，湿法刻蚀工艺的反应溶液包括氢氟酸。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (9)
1.一种闪存器件的制作方法，其特征在于，所述方法包括：
提供一衬底，所述衬底上依次形成有隧穿氧化层、浮栅层、ONO结构、控制栅层，所述衬底包括存储单元区域和外围区域，所述存储单元区域用于制作第一栅极，所述外围区域用于制作第二栅极；
形成硬掩膜层，并在所述硬掩膜层打开第一栅极窗口；
沉积间隔氧化层，并根据沟道长度在所述间隔氧化层刻蚀出字线窗口；
依次去除所述字线窗口下的控制栅层、ONO结构；
沉积氮化硅层，并刻蚀所述氮化硅层露出浮栅层；
根据所述第二栅极的高度，通过刻蚀工艺降低所述间隔氧化层的高度；
依次去除露出的浮栅层、隧穿氧化层；
沉积多晶硅，并进行CMP直到露出硬掩膜层，形成字线；
根据所述第二栅极的高度，刻蚀所述字线的头部，刻蚀后的字线的高度与所述第二栅极的高度相等。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
去除所述硬掩膜层；
形成所述第一栅极的栅极侧墙。
3.根据权利要求1所述的方法，其特征在于，所述沉积多晶硅，并进行CMP直到露出硬掩膜层，形成字线之前，还包括：
沉积氧化层。
4.根据权利要求1所述的方法，其特征在于，所述根据所述第二栅极的高度，通过刻蚀工艺降低间隔氧化层的高度，包括：
根据所述第二栅极的高度，通过湿法刻蚀工艺降低所述间隔氧化层的高度。
5.根据权利要求1所述的方法，其特征在于，所述存储单元区域和外围区域有浅沟槽隔离。
6.根据权利要求1所述的方法，其特征在于，所述浮栅层和所述控制栅的材料为多晶硅。
7.根据权利要求1所述的方法，其特征在于，所述ONO结构由氧化层、氮化硅层、氧化层自下而上堆叠形成。
8.根据权利要求1至7任一所述的方法，其特征在于，所述氧化层的材料为二氧化硅。
9.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的材料为氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911373634.0A CN111129020A (zh) | 2019-12-27 | 2019-12-27 | 闪存器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911373634.0A CN111129020A (zh) | 2019-12-27 | 2019-12-27 | 闪存器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111129020A true CN111129020A (zh) | 2020-05-08 |
Family
ID=70503737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911373634.0A Pending CN111129020A (zh) | 2019-12-27 | 2019-12-27 | 闪存器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129020A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111653481A (zh) * | 2020-05-09 | 2020-09-11 | 华虹半导体(无锡)有限公司 | 存储器件的制备方法 |
| CN111968913A (zh) * | 2020-08-26 | 2020-11-20 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制备方法 |
| CN112259541A (zh) * | 2020-10-14 | 2021-01-22 | 华虹半导体(无锡)有限公司 | Nord闪存的制作方法 |
| CN112259498A (zh) * | 2020-10-30 | 2021-01-22 | 华虹半导体(无锡)有限公司 | 嵌入式闪存逻辑电路的处理方法 |
| CN112635477A (zh) * | 2020-12-07 | 2021-04-09 | 华虹半导体(无锡)有限公司 | 闪存器件的制作方法 |
| CN112670290A (zh) * | 2020-12-23 | 2021-04-16 | 华虹半导体(无锡)有限公司 | 存储器件的形成方法 |
| CN113206097A (zh) * | 2021-04-25 | 2021-08-03 | 华虹半导体(无锡)有限公司 | 存储器件的制作方法 |
| CN113488478A (zh) * | 2021-06-09 | 2021-10-08 | 华虹半导体(无锡)有限公司 | NORD Flash器件及其制作方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101807577A (zh) * | 2010-03-12 | 2010-08-18 | 上海宏力半导体制造有限公司 | 分立栅快闪存储器及其制造方法 |
| CN104882413A (zh) * | 2014-02-28 | 2015-09-02 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
| CN104952801A (zh) * | 2014-03-25 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN106024795A (zh) * | 2015-03-30 | 2016-10-12 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN106098694A (zh) * | 2016-08-22 | 2016-11-09 | 上海华力微电子有限公司 | 一种非易失存储器结构及其制作方法 |
| CN106206453A (zh) * | 2016-08-30 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 存储器的形成方法 |
| CN106252354A (zh) * | 2015-06-08 | 2016-12-21 | 台湾积体电路制造股份有限公司 | 用于嵌入式闪存的双控制栅极间隔结构 |
| CN108461395A (zh) * | 2013-01-25 | 2018-08-28 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
| CN108695332A (zh) * | 2018-05-18 | 2018-10-23 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存及其形成方法、控制方法 |
| CN109699188A (zh) * | 2016-08-08 | 2019-04-30 | 硅存储技术公司 | 形成低高度分裂栅存储器单元的方法 |
| CN110534523A (zh) * | 2019-08-23 | 2019-12-03 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的制作方法 |
-
2019
- 2019-12-27 CN CN201911373634.0A patent/CN111129020A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101807577A (zh) * | 2010-03-12 | 2010-08-18 | 上海宏力半导体制造有限公司 | 分立栅快闪存储器及其制造方法 |
| CN108461395A (zh) * | 2013-01-25 | 2018-08-28 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
| CN104882413A (zh) * | 2014-02-28 | 2015-09-02 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
| CN104952801A (zh) * | 2014-03-25 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN106024795A (zh) * | 2015-03-30 | 2016-10-12 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN106252354A (zh) * | 2015-06-08 | 2016-12-21 | 台湾积体电路制造股份有限公司 | 用于嵌入式闪存的双控制栅极间隔结构 |
| CN109699188A (zh) * | 2016-08-08 | 2019-04-30 | 硅存储技术公司 | 形成低高度分裂栅存储器单元的方法 |
| CN106098694A (zh) * | 2016-08-22 | 2016-11-09 | 上海华力微电子有限公司 | 一种非易失存储器结构及其制作方法 |
| CN106206453A (zh) * | 2016-08-30 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 存储器的形成方法 |
| CN108695332A (zh) * | 2018-05-18 | 2018-10-23 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存及其形成方法、控制方法 |
| CN110534523A (zh) * | 2019-08-23 | 2019-12-03 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的制作方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111653481A (zh) * | 2020-05-09 | 2020-09-11 | 华虹半导体(无锡)有限公司 | 存储器件的制备方法 |
| CN111653481B (zh) * | 2020-05-09 | 2022-10-04 | 华虹半导体(无锡)有限公司 | 存储器件的制备方法 |
| CN111968913A (zh) * | 2020-08-26 | 2020-11-20 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制备方法 |
| CN112259541A (zh) * | 2020-10-14 | 2021-01-22 | 华虹半导体(无锡)有限公司 | Nord闪存的制作方法 |
| CN112259541B (zh) * | 2020-10-14 | 2022-06-07 | 华虹半导体(无锡)有限公司 | Nord闪存的制作方法 |
| CN112259498A (zh) * | 2020-10-30 | 2021-01-22 | 华虹半导体(无锡)有限公司 | 嵌入式闪存逻辑电路的处理方法 |
| CN112635477A (zh) * | 2020-12-07 | 2021-04-09 | 华虹半导体(无锡)有限公司 | 闪存器件的制作方法 |
| CN112670290A (zh) * | 2020-12-23 | 2021-04-16 | 华虹半导体(无锡)有限公司 | 存储器件的形成方法 |
| CN113206097A (zh) * | 2021-04-25 | 2021-08-03 | 华虹半导体(无锡)有限公司 | 存储器件的制作方法 |
| CN113206097B (zh) * | 2021-04-25 | 2022-06-03 | 华虹半导体(无锡)有限公司 | 存储器件的制作方法 |
| CN113488478A (zh) * | 2021-06-09 | 2021-10-08 | 华虹半导体(无锡)有限公司 | NORD Flash器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111129020A (zh) | 闪存器件的制作方法 | |
| CN101295678B (zh) | 制造快闪存储器件的方法 | |
| CN111129023B (zh) | 闪存器件的制造方法 | |
| CN110797342B (zh) | 存储器件的制造方法及该存储器件 | |
| KR100833438B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| CN112670290B (zh) | 存储器件的形成方法 | |
| US20070128797A1 (en) | Flash memory device and method for fabricating the same | |
| CN112259541B (zh) | Nord闪存的制作方法 | |
| CN111987105B (zh) | 一种分栅式存储器的制造方法 | |
| KR20020061900A (ko) | 플래쉬 메모리의 부유 전극의 형성 방법 | |
| CN111696991A (zh) | Nord闪存及其制作方法 | |
| CN111524810A (zh) | 闪存器件的制造方法及闪存器件 | |
| CN113206097B (zh) | 存储器件的制作方法 | |
| CN112420721B (zh) | eflash器件的控制栅刻蚀方法 | |
| CN113224064A (zh) | 闪存器件的制作方法 | |
| CN113224066A (zh) | 闪存器件结构及其制作方法 | |
| CN103378104A (zh) | 半导体器件及其制造方法 | |
| CN112635473B (zh) | 存储器件的制作方法 | |
| US8664702B2 (en) | Shallow trench isolation for a memory | |
| CN113224068A (zh) | Nord闪存器件结构及其制作方法 | |
| KR101002550B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| CN114023746A (zh) | NORD flash器件及其制造方法 | |
| CN114284277A (zh) | NORD flash提高栅极耦合比的制造方法及结构 | |
| CN114023747A (zh) | 闪存器件的制备方法 | |
| CN113488478A (zh) | NORD Flash器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |