[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN110890114B - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN110890114B
CN110890114B CN201811066488.2A CN201811066488A CN110890114B CN 110890114 B CN110890114 B CN 110890114B CN 201811066488 A CN201811066488 A CN 201811066488A CN 110890114 B CN110890114 B CN 110890114B
Authority
CN
China
Prior art keywords
voltage
resistor
electrically coupled
memory device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811066488.2A
Other languages
English (en)
Other versions
CN110890114A (zh
Inventor
罗钦元
吴亭莹
罗新慧
庄南卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201811066488.2A priority Critical patent/CN110890114B/zh
Publication of CN110890114A publication Critical patent/CN110890114A/zh
Application granted granted Critical
Publication of CN110890114B publication Critical patent/CN110890114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

一种存储器装置，包括：驱动芯片、分压电阻、至少两个杂讯抑制电阻以及至少三个存储器单元。分压电阻一端电性耦接于电压源，另一端通过连接路径的终端电性耦接于驱动芯片。其中的一个存储器单元通过连接路径的终端电性耦接于分压电阻及驱动芯片，且至少两个存储器单元分别通过一个杂讯抑制电阻电性耦接至连接路径上，以进一步电性耦接于驱动芯片。

Description

存储器装置
技术领域
本发明涉及存储器技术，且特别涉及一种存储器装置。
背景技术
电子装置中常设置有存储器装置，以对数据进行存储，并在需要使用时自存储器装置存取。在信息量存取的需求愈来愈大的趋势下，电子装置将对存储器装置的数据传输速度的需求愈来愈高。然而，在数据传输速度提升有限的情形下，如何进一步提高存取的数据量，将是相当大的挑战。
因此，如何设计一种新的存储器装置，以解决上述的缺失，乃为此一业界亟待解决的问题。
发明内容
本发明的目的在于提供一种存储器装置，包括：驱动芯片、分压电阻、至少两个杂讯抑制电阻以及至少三个存储器单元。分压电阻一端电性耦接于电压源，另一端通过连接路径的终端电性耦接于驱动芯片。其中的一个存储器单元通过连接路径的终端电性耦接于分压电阻及驱动芯片，且至少二个存储器单元分别通过一个杂讯抑制电阻电性耦接至连接路径上，以进一步电性耦接于驱动芯片。
应用本发明的优点在于通过在存储器装置中设置多个存储器单元，并设置对应的杂讯抑制电阻与驱动芯片电性耦接，在提升存取数据量的同时，避免多个存储器单元间信号的反射与共振，确保存储器装置的运行正常。
附图说明
图1为本发明一实施例中，一种存储器装置的电路图；
图2A为本发明一实施例中，存储器装置的更详细的示意图；以及
图2B为本发明一实施例中，存储器装置的更详细的示意图。
符号说明
1：存储器装置 100：驱动芯片
101：连接路径 102：分压电阻
104A-104B：杂讯抑制电阻 106A-106C：存储器单元
200：高压电阻 202：低压电阻
A：终端 VH：高压端
VL：低压端 Vtt：电压源
具体实施方式
请同时参照图1。图1为本发明一实施例中，一种存储器装置1的电路图。存储器装置1包含：驱动芯片100、分压电阻102、杂讯抑制电阻(noise-suppression resistor)104A-104B以及存储器单元106A-106C。
于一实施例中，驱动芯片100为系统单芯片(system on a chip，片上系统；SoC)，并配置以通过连接路径101驱动存储器单元106A-106C，以对存储器单元106A-106C进行数据的存取。于不同实施例中，连接路径101可为各种能用以传送信号的总线。
分压电阻102一端电性耦接于电压源Vtt，另一端通过连接路径101的终端A电性耦接于驱动芯片100。
于一实施例中，存储器单元106A-106C分别为一双倍数据传输率同步动态随机存取存储器(double data rate synchronous dynamic random access memory；DDRSDRAM)。
存储器单元106C通过连接路径101的终端电性耦接于分压电阻102及驱动芯片100。存储器单元106A及106B分别通过杂讯抑制电阻104A及104B电性耦接至连接路径101上，以进一步电性耦接于驱动芯片100。
因此，驱动芯片100可通过将信号通过连接路径101传送至存储器单元106A-106C，驱动并控制存储器单元106A-106C，进而存取存储器单元106A-106C中的数据。
于一实施例中，当驱动芯片100传送信号到存储器单元106A-106C时，信号容易在存储器单元106A-106C间反射与共振，造成无法正常运行的现象。然而，分压电阻102的设置可大幅减少信号传送终端时的反射。而杂讯抑制电阻104A及104B亦可有效抑制从存储器单元106A及106B的反射，或是传送至其他存储器单元的信号对于存储器单元106A及106B造成的反射。
于一实施例中，杂讯抑制电阻104A及104B的阻值为不相等。于另一实施例中，杂讯抑制电阻104A及104B的阻值亦可相等。
请参照图2A。图2A为本发明一实施例中，存储器装置1的更详细的示意图。
于一实施例中，驱动芯片100包含高压端VH，通过高压电阻200电性耦接至连接路径101。存储器单元106A-106C所接收的信号高电平由高压端VH及电压源Vtt的压差根据高压电阻200以及分压电阻102决定。
举例而言，于一实施例中，高压端VH的电压为1.2伏特，电压源Vtt的电压为0.6伏特，而高压电阻200的阻值为R1，分压电阻102的阻值为R2。则存储器单元106A-106C所接收的信号高电平相当于((1.2-0.6)×R2/(R1+R2)+0.6)。
于一实施例中，以存储器单元106A为例，杂讯抑制电阻104A的阻值将影响信号正缘的宽度。一般而言，当杂讯抑制电阻104A的阻值愈大时，对于杂讯有愈佳的抑制效果。然而，较大的阻值也会使信号从低态攀升到高态的时间变长，亦即会使信号正缘的宽度变大。
如果杂讯抑制电阻104A的阻值过大，而使信号在达到信号高电平前就开始下降，则容易使存储器单元106A无法正常运行。因此，于一实施例中，杂讯抑制电阻104A的阻值在尽可能大的情形下，以能够使存储器单元106A的信号在负缘开始前达到信号高电平为佳。
请参照图2B。图2B为本发明一实施例中，存储器装置1的更详细的示意图。
于一实施例中，驱动芯片100包含低压端VL，通过低压电阻202电性耦接至连接路径101。存储器单元106A-106C所接收的信号低电平由低压端VL及电压源Vtt的压差根据低压电阻202以及分压电阻102决定。
举例而言，于一实施例中，低压端VL的电压为0伏特，电压源Vtt的电压为0.6伏特，而低压电阻202的阻值为R3，分压电阻102的阻值为R2。则存储器单元106A-106C所接收的信号低电平相当于((0.6-0)×R3)/(R3+R2)。
因此，本发明的存储器装置1通过设置多个存储器单元106A-106C，并设置对应的杂讯抑制电阻104A及104B与驱动芯片100电性耦接，在提升存取数据量的同时，避免多个存储器单元106A-106C间信号的反射与共振，确保存储器装置1的运行正常。
需注意的是，上述的存储器装置1是以三个存储器单元106A-106C为例。然而，于其他实施例中，存储器装置1亦可包含三个以上的存储器单元。
于一实施例中，存储器装置1形成于包含两层以上走线的电路板(未示出)上。当形成于包含两层走线的电路板上时，由于两层走线均包含信号线，且必须参考设置在信号线旁的接地线，因此相当容易产生共振与反射。然而通过本发明的存储器装置1中的杂讯抑制机制，即便是条件较为严苛的两层走线的电路板设计，也能达到使存储器装置1运行正常的技术效果。
以上所述仅为本发明的优选实施例而已，并不用以限制本发明，凡在本发明的原则之内所作的任何修改、等同替换和改进等均应包含本发明的保护范围之内。

Claims (7)

1.一种存储器装置，包括：
一驱动芯片；
一分压电阻，一端电性耦接于一电压源，另一端通过一连接路径的一终端电性耦接于该驱动芯片；
至少两个杂讯抑制电阻；以及
至少三个存储器单元，其中的一个所述存储器单元通过该连接路径的该终端电性耦接于该分压电阻及该驱动芯片，且至少两个所述存储器单元分别通过一个所述杂讯抑制电阻电性耦接至该连接路径上，以进一步电性耦接于该驱动芯片，其中该驱动芯片包含一高压端，通过一高压电阻电性耦接至该连接路径，所述存储器单元的一信号高电平由该高压端及该电压源的一压差根据该高压电阻以及该分压电阻决定，其中所述杂讯抑制电阻的阻值使所述存储器单元的一信号在负缘开始前达到该信号高电平。
2.如权利要求1所述的存储器装置，其中该驱动芯片包含一低压端，通过一低压电阻电性耦接至该连接路径，所述存储器单元的一信号低电平由该低压端及该电压源的一压差根据该低压电阻以及该分压电阻决定。
3.如权利要求1所述的存储器装置，其中该存储器装置形成于包含两层以上走线的一电路板上。
4.如权利要求1所述的存储器装置，其中所述杂讯抑制电阻的阻值为相等。
5.如权利要求1所述的存储器装置，其中所述杂讯抑制电阻的阻值为不相等。
6.如权利要求1所述的存储器装置，其中该驱动芯片为一系统单芯片。
7.如权利要求1所述的存储器装置，其中所述存储器单元分别为一双倍数据传输率同步动态随机存取存储器。
CN201811066488.2A 2018-09-10 2018-09-10 存储器装置 Active CN110890114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811066488.2A CN110890114B (zh) 2018-09-10 2018-09-10 存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811066488.2A CN110890114B (zh) 2018-09-10 2018-09-10 存储器装置

Publications (2)

Publication Number Publication Date
CN110890114A CN110890114A (zh) 2020-03-17
CN110890114B true CN110890114B (zh) 2022-01-25

Family

ID=69745621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811066488.2A Active CN110890114B (zh) 2018-09-10 2018-09-10 存储器装置

Country Status (1)

Country Link
CN (1) CN110890114B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1403928A (zh) * 2001-09-06 2003-03-19 尔必达存储器股份有限公司 存储器
US7133014B2 (en) * 2002-01-14 2006-11-07 Lg. Philips Lcd Co., Ltd. Apparatus and method for data transmission
CN101127239A (zh) * 2006-08-15 2008-02-20 冲电气工业株式会社 半导体非易失性存储器
CN102483729A (zh) * 2009-06-30 2012-05-30 桑迪士克科技股份有限公司 具有多级状态信令的存储器系统和用于操作其的方法
WO2012074056A1 (ja) * 2010-12-01 2012-06-07 株式会社オプトエレクトロニクス 情報表示装置及び表示駆動方法
CN104425010A (zh) * 2013-08-22 2015-03-18 爱思开海力士有限公司 半导体存储装置
TW201730570A (zh) * 2016-02-19 2017-09-01 啟碁科技股份有限公司 雙電路板組合、電路板與模組化電路板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1403928A (zh) * 2001-09-06 2003-03-19 尔必达存储器股份有限公司 存储器
US7133014B2 (en) * 2002-01-14 2006-11-07 Lg. Philips Lcd Co., Ltd. Apparatus and method for data transmission
CN101127239A (zh) * 2006-08-15 2008-02-20 冲电气工业株式会社 半导体非易失性存储器
CN102483729A (zh) * 2009-06-30 2012-05-30 桑迪士克科技股份有限公司 具有多级状态信令的存储器系统和用于操作其的方法
WO2012074056A1 (ja) * 2010-12-01 2012-06-07 株式会社オプトエレクトロニクス 情報表示装置及び表示駆動方法
CN104425010A (zh) * 2013-08-22 2015-03-18 爱思开海力士有限公司 半导体存储装置
TW201730570A (zh) * 2016-02-19 2017-09-01 啟碁科技股份有限公司 雙電路板組合、電路板與模組化電路板

Also Published As

Publication number Publication date
CN110890114A (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
US7274583B2 (en) Memory system having multi-terminated multi-drop bus
US6754129B2 (en) Memory module with integrated bus termination
US8117363B2 (en) Memory module capable of improving the integrity of signals transmitted through a data bus and a command/address bus, and a memory system including the same
US6690191B2 (en) Bi-directional output buffer
US20070279084A1 (en) Integrated circuit with graduated on-die termination
US8315122B2 (en) Multi-chip package semiconductor memory device providing active termination control
KR20130096947A (ko) 위치에 따라 스터브 저항이 삽입되는 메모리 모듈 및 그것의 온-다이 터미네이션 설정 방법
KR20080106328A (ko) 메모리 에이전트 및 메모리 시스템과 메모리 에이전트의 종단부 임피던스를 동적으로 가변시키는 단계를 포함하는 방법
US7944726B2 (en) Low power termination for memory modules
KR100471162B1 (ko) 고속 메모리 시스템
CN101102641A (zh) 印刷电路板
CN110890114B (zh) 存储器装置
JP3886425B2 (ja) メモリモジュール及びメモリシステム
US6058444A (en) Self-terminating electrical socket
TWI666647B (zh) 記憶體裝置
US8179158B2 (en) Printed circuit board having a termination of a T-shaped signal line
US9524756B2 (en) Apparatuses and methods for coupling semiconductor devices of a memory module in a memory system
US8724360B2 (en) Wiring configuration of a bus system and power wires in a memory chip
US20100161874A1 (en) Multiple slot memory system
US9536604B1 (en) Impedance matching system for DDR memory
US20240168090A1 (en) Can transceiver and method for the can transceiver
US12066956B2 (en) Semiconductor device, data storage system and method for controlling termination circuits
US20050062554A1 (en) Termination stub system and method
WO2009045493A1 (en) Memory device
US20070126462A1 (en) Enabling multiple memory modules for high-speed memory interfaces

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant