CN110850275B

CN110850275B - 老化测试方法、设备及可读存储介质

Info

Publication number: CN110850275B
Application number: CN201911179170.XA
Authority: CN
Inventors: 金又峥; 李明; 尹滨; 辅俊海; 陈冬青
Original assignee: Hygon Information Technology Co Ltd
Current assignee: Hygon Information Technology Co Ltd
Priority date: 2019-11-26
Filing date: 2019-11-26
Publication date: 2023-02-03
Anticipated expiration: 2039-11-26
Also published as: CN110850275A

Abstract

本申请提供一种老化测试方法、设备及可读存储介质，包括：所述FPGA向所述VRM发送第一控制命令，以使所述VRM根据所述第一控制命令向所述被测芯片提供工作电压；所述FPGA通过与所述被测芯片连接的至少一个管脚向所述被测芯片传递预先设置的管脚状态，以使被测芯片进入内建自测BIST模式；所述FPGA向所述VRM发送第二控制命令，以使所述VRM根据所述第二控制命令产生高于所述工作电压的测试电压，并将所述测试电压提供给所述被测芯片；所述FPGA通过与所述被测芯片连接的至少一个管脚向所述被测芯片传输测试向量以确定所述被测芯片是否通过老化测试。利用FPGA进行老化测试，承载被测芯片的PCB板较小，成本较低，并且FPGA的可Debug手段较多。

Description

老化测试方法、设备及可读存储介质

技术领域

本申请涉及测试装置领域，具体而言，涉及一种老化测试方法、设备及可读存储介质。

背景技术

芯片在刚生产完成时，芯片性能不够稳定，无法较好地发挥芯片的作用，处于早期失效阶段。因此，需要对芯片进行老化测试。老化测试的本质是在高温高压的条件下对被测芯片进行内建自测(Built-in Self Test，简称BIST)测试，以使被测芯片快速地度过早期失效阶段。

目前业界主流的老化测试方案，是将测试向量交给专门的老化测试供应商，由专门的老化测试供应商利用计算机实现老化测试，计算机进行老化测试时，承载被测芯片的PCB板较大，成本较高，且Debug手段较少。

发明内容

本申请实施例的目的在于提供一种老化测试方法、设备及可读存储介质，用以改善现有技术中成本较高、Debug手段较少的问题。

第一方面，本申请实施例提供了一种老化测试方法，通过现场可编程逻辑门阵列FPGA对被测芯片进行测试，所述FPGA与电压调节模组VRM电连接，所述VRM与所述被测芯片电连接，所述FPGA的至少一个管脚与所述被测芯片的至少一个管脚电连接，所述方法包括：所述FPGA向所述VRM发送第一控制命令，以使所述VRM根据所述第一控制命令向所述被测芯片提供工作电压；所述FPGA通过与所述被测芯片连接的至少一个管脚向所述被测芯片传递预先设置的管脚状态，以使被测芯片进入内建自测BIST模式；所述FPGA向所述VRM发送第二控制命令，以使所述VRM根据所述第二控制命令产生高于所述工作电压的测试电压，并将所述测试电压提供给所述被测芯片；所述FPGA通过与所述被测芯片连接的至少一个管脚向所述被测芯片传输测试向量以确定所述被测芯片是否通过老化测试。

在上述的实施方式中，利用FPGA进行老化测试，承载被测芯片的PCB板较小，成本较低，并且FPGA的可Debug手段较多。

在一个可能的设计中，还包括通过测试机台对所述被测芯片进行测试，所述测试机台的温控头与所述被测芯片相接触，所述温控头用于向所述被测芯片提供测试温度，所述FPGA通过与所述被测芯片连接的至少一个管脚向所述被测芯片传输测试向量以确定所述被测芯片是否通过老化测试，包括：在保持测试温度、测试电压的预设时间段内，所述FPGA多次向所述被测芯片传输测试向量，并接收所述被测芯片输出的与每次所述测试向量对应的输出信号；若所述被测芯片每次的所述输出信号均正常，所述FPGA确定所述被测芯片通过所述老化测试；若存在异常的所述输出信号，所述FPGA确定所述被测芯片未通过所述老化测试。

在上述的实施方式中，利用测试机台向被测芯片提供测试温度，使得被测芯片可以在测试温度、测试电压的环境下进行老化测试。在预设时间段内，若被测芯片对每次的测试向量均输出了正常的输出信号，则表示被测芯片通过了老化测试；若被测芯片存在输出异常的输出信号的情况，就表示该被测芯片未通过老化测试。

在一个可能的设计中，所述FPGA包括Cortex处理器，所述FPGA多次向所述被测芯片传输测试向量，包括：所述FPGA通过所述Cortex处理器多次向所述被测芯片传输测试向量。

在上述的实施方式中，FPGA可以利用Cortex处理器向被测芯片传输测试向量，应当理解，FPGA向被测芯片传输测试向量的方式不应该理解为是对本申请的限制。

在一个可能的设计中，所述FPGA包括DMA模块，所述FPGA多次向所述被测芯片传输测试向量，包括：所述FPGA通过所述DMA模块多次向所述被测芯片传输测试向量。

在上述的实施方式中，FPGA还可以通过DMA模块向被测芯片传输测试向量，而不通过Cortex处理器，利用DMA模块进行传输，可以提高数据传输的效率。

在一个可能的设计中，所述FPGA与温度传感器连接，所述温度传感器用于测量所述被测芯片的实时温度，所述方法还包括：所述FPGA接收所述温度传感器测量获得的所述实时温度；所述FPGA判断所述实时温度是否在预设温度范围内；若否，所述FPGA确定所述被测芯片未通过所述老化测试。

在上述的实施方式中，FPGA除了可以根据被测芯片的输出信号来判断老化测试的结果，还可以通过检测被测芯片所在的温度来判断被测芯片是否已经未通过老化测试，若实时温度未在预设温度范围内，则表示该被测芯片已经无法通过老化测试，通过增加该判断方式提高了老化测试的判断效率。

在一个可能的设计中，所述FPGA与可编程化系统单芯片PSoC电连接，所述PSoC与所述被测芯片电连接，所述PSoC用于获取所述被测芯片承受的实时电压，所述方法还包括：所述FPGA接收所述PSoC获得的实时电压；所述FPGA根据所述实时电压控制VRM调节所述被测芯片承受的测试电压。

在上述的实施方式中，FPGA可以通过PSoC来检测被测芯片承受的实时电压，并通过控制VRM来对被测芯片承受的实时电压进行微调，使得被测芯片可以处于一个较稳定的测试电压中，从而可以避免由于外部环境不达标而造成被测芯片未通过老化测试。

第二方面，本申请实施例提供了一种老化测试设备，用于对被测芯片进行老化测试，所述设备包括现场可编程逻辑门阵列FPGA以及电压调节模组VRM，所述FPGA与所述VRM电连接，所述VRM与所述被测芯片电连接，所述FPGA的至少一个管脚与所述被测芯片的至少一个管脚电连接；所述FPGA用于向所述VRM发送第一控制命令，以使所述VRM根据所述第一控制命令向所述被测芯片提供工作电压；所述FPGA用于通过与所述被测芯片连接的至少一个管脚向所述被测芯片传递预先设置的管脚状态，以使被测芯片进入内建自测BIST模式；所述FPGA用于向所述VRM发送第二控制命令，以使所述VRM根据所述第二控制命令产生高于所述工作电压的测试电压，并将所述测试电压提供给所述被测芯片；所述FPGA用于通过与所述被测芯片连接的至少一个管脚向所述被测芯片传输测试向量以确定所述被测芯片是否通过老化测试。

在一个可能的设计中，所述FPGA包括Cortex处理器，所述FPGA用于通过所述Cortex处理器向所述被测芯片传输测试向量。

在一个可能的设计中，所述FPGA包括DMA模块，所述FPGA用于通过所述DMA模块向所述被测芯片传输测试向量。

在一个可能的设计中，还包括温度传感器，所述温度传感器分别与所述被测芯片以及所述FPGA电连接，所述温度传感器用于测量所述被测芯片的实时温度，并将所述实时温度发送给所述FPGA。

在一个可能的设计中，还包括可编程化系统单芯片PSoC，所述FPGA与所述PSoC电连接，所述PSoC与所述被测芯片电连接，所述PSoC用于获取所述被测芯片承受的实时电压，并将所述实时电压发送给所述FPGA。

第三方面，本申请提供一种可读存储介质，该可读存储介质上存储有可执行程序，该可执行程序被处理器运行时执行第一方面或第一方面的任一可选的实现方式所述的方法。

第四方面，本申请提供一种可执行程序产品，所述可执行程序产品在计算机上运行时，使得计算机执行第一方面或第一方面的任意可能的实现方式中的方法。

为使本申请实施例所要实现的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本申请实施例提供的老化测试设备的示意性结构框图；

图2是本申请实施例提供的老化测试设备的一种具体实施方式的示意性结构框图；

图3是本申请实施例提供的老化测试设备的FPGA的示意性结构框图；

图4为本申请实施例提供的老化测试方法的流程示意图；

图5为图4中步骤S140的具体步骤的流程示意图；

图6为本申请实施例提供的老化测试方法的部分步骤的流程示意图；

图7为本申请实施例提供的老化测试方法的部分步骤的流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

请参见图1，图1示出了本申请实施例提供的老化测试设备的示意性结构框图，现场可编程逻辑门阵列(Field Programmable Gate Array，简称FPGA110)通过I²C总线与电压调节模组(Voltage Regulator Module，简称VRM120)电连接，VRM 120与被测芯片210电连接，FPGA 110还通过至少一个管脚与被测芯片210电连接。

FPGA 110的型号可以为Xilinx XC7K410T，FPGA 110可以通过被测芯片210的Jtag端口与被测芯片210电连接，FPGA 110可以通过Jtag端口向被测芯片210输入测试向量。测试向量为可以执行Memory BIST和Logic BIST测试的二进制测试向量Pattern，是一段由0和1组成的字符串，该字符串的0和1的分布具有与待执行的老化测试对应的规律性。

VRM 120包括Core VRM 121和Mem VRM 122，Core VRM 121和Mem VRM 122均通过I²C总线与FPGA 110电连接，Core VRM 121和Mem VRM122分别与被测芯片210电连接。

FPGA 110通过I²C总线调节Core VRM 121和Mem VRM 122产生的电压。Core VRM121可为被测芯片210提供VDDCR_CPU电源和VDDCR_SOC电源，Mem VRM 122可为被测芯片210提供VDDIO_MEM电源和VDDCR_SOC_S5电源。

请参见图2，图2示出了本申请实施例提供的老化测试设备的一种具体实施方式的示意性结构框图，该设备还可以包括温度传感器130、可编程化系统单芯片(ProgrammableSystem on Chip，简称PSoC 140)、时钟发生器150、串口芯片302、串口接头304、转换器308、以太网络芯片310、第一非易失闪存312Nor Flash、第二非易失闪存314。

FPGA 110可通过I²C总线与温度传感器130电连接，温度传感器130还与被测芯片210电连接，温度传感器130用于测量被测芯片210的温度。

可选地，温度传感器130可以为Tdiode温度传感器130，温度传感器130测量被测芯片210的温度的具体方式如下：温度传感器130设置在被测芯片210内部，该温度传感器130通过两个管脚与外部电路连接。利用外部电路向这两个管脚输入电流时，不同的温度对应的落在该温度传感器130上的电压不同，因此可测量落在该温度传感器130上的电压，并根据电压进一步获得被测芯片210内部的温度。

FPGA 110可通过I²C总线与PSoC 140连接，PSoC 140还可以通过转换器308分别与Core VRM 121和Mem VRM 122电连接，PSoC 140还可以与被测芯片210电连接。PSoC 140的型号可以为CY8C3446LTI-074。

PSoC 140具体可以与被测芯片210的Sense信号管脚连接，用于监测被测芯片210实际的电压值；PSoC 140还可以接收Core VRM 121和Mem VRM 122的电流Sense信号，监测被测芯片210实际的电流值。PSoC 140还可以将获取到的被测芯片210的实际的电压值和电流值通过I²C总线传输给FPGA 110。

FPGA 110可通过I²C总线与时钟发生器150电连接，时钟发生器150与被测芯片210电连接，FPGA 110可通过I²C总线调节时钟发生器150产生的时钟信号。可选地，时钟发生器150的型号可以为Si5338M。时钟发生器150可以为被测芯片210提供100MHz Ref和48MHz的时钟信号。

FPGA 110可依次通过串口芯片302、串口接头304与测试机台306连接。串口芯片302的型号可以为MAX3221，串口接头304可以为RS232串口接头304。测试机台306可以把被测芯片210放置在对应的PCB板(图未示)上，令被测芯片210的关键与PCB板上的芯片插座接触。测试机台306的温控头下压，提供持续的下压力，实现被测芯片210与芯片插座紧密接触，同时温控头提供老化测试所需要的温度，该温度可以通过热传递的方式传递至被测芯片210，使被测芯片210升温。上述的PCB板可以为SP3Socket。

测试机台306还可以与上述的温度传感器130电连接，温度传感器130将检测获得的被测芯片210的实时温度传递给测试机台306，使测试机台306对被测芯片210所处的温度环境进行调节，从而维持被测芯片210的温度在一个稳定的范围。

FPGA 110可通过以太网络芯片310与网络接口RJ45连接，以太网络芯片310的型号为GE PHY BCMS4616S。

FPGA 110可通过网络接口RJ45接收老化测试所用到的测试向量。

FPGA 110还可以分别与第一非易失闪存312以及第二非易失闪存314电连接，其中，第一非易失闪存312用于存放FPGA 110上电时加载的MCS文件，第二非易失闪存314为事先预留的。

FPGA 110还与1.8V I/O管脚连接，该管脚为预留的用于Debug的管脚。

该老化测试设备还包括电源(图未示)，电源可以为24V电源，电源可以为上述各个部件供电。

请参见图3，图3示出了FPGA 110的硬件结构的示意图，FPGA 110包括Cortex处理器和DMA模块112，Cortex处理器和DMA模块112均与DX_axi连接。DX_axi还分别与Boot_rom、DW_X2P、Nfc_X2X、X2H、X2X以及Sram连接。

其中，DW_X2P分别与第一IIC115、第二IIC116、第三IIC117、UART以及ICTL连接，DW_X2P还通过非易失存储控制器113与Nfc_X2X连接，还通过Jtag控制器114与X2X连接。X2H还与DMA模块112连接。

Cortex处理器用于控制I²C总线，调节被测芯片210的工作电压以及电压切换频率；Cortex处理器还可以与被测芯片210进行交互；Cortex处理器还可以向被测芯片210输入测试向量。可选地，DMA模块112可以通过配置，直接向被测芯片210提供测试向量。

DW_axi、DW_X2P、DW_X2X、DW_X2H均为Synopsys的IP核，用于进行协议转换，IP为FPGA 110内部的功能模块。

Boot_rom用于存放Cortex的固件Firmware。

Sram为Cortex处理器的运行存储，Cortex处理器111在运行程序时会使用到该存储。

非易失存储控制器113是访问第一非易失闪存312、第二非易失闪存314的控制器用于对非易失闪存进行读写操作。

Jtag控制器114可以对测试向量进行格式转换，具体地，将存储在FPGA110的BlockRAM中的测试向量转换成符合Jtag时序的测试向量，并将转换完成的测试向量发送到被测芯片210。

第一IIC115、第二IIC116、第三IIC117均可以控制VRM 120，从而改变被测芯片210的工作电压，由于在本申请实施例示出的老化测试中，欲用到两个Core VRM 121和一个MemVRM 122，因此对应有第一IIC115、第二IIC116、第三IIC117三个IIC控制器。

UART用于与测试机台306进行串口通讯。

图4为本申请实施例提供的老化测试方法的一种流程示意图，该老化测试方法由上述的老化测试设备执行，图4示出的老化测试方法包括如下步骤S110至步骤S140：

步骤S110，FPGA 110向所述VRM 120发送第一控制命令，以使所述VRM 120根据所述第一控制命令向所述被测芯片210提供工作电压。

第一控制命令为表征提供工作电压的控制命令，FPGA 110可以向VRM120发送第一控制命令，VRM 120接收第一控制命令，并根据第一控制命令的内容，向被测芯片210提供工作电压。

步骤S120，FPGA 110通过与所述被测芯片210连接的至少一个管脚向所述被测芯片210传递预先设置的管脚状态，以使被测芯片210进入内建自测BIST模式。

预先设置的管脚状态为可令被测芯片210进入BIST模式的管脚状态。FPGA 110可通过多个管脚分别与被测芯片210的多个管脚连接，并且对于被测芯片210的多个管脚中的每个管脚，分别发送相应的管脚状态，以令被测芯片210进入BIST模式。

步骤S130，FPGA 110向所述VRM 120发送第二控制命令，以使所述VRM 120根据所述第二控制命令产生高于所述工作电压的测试电压，并将所述测试电压提供给所述被测芯片210。

第二控制命令为表征提供测试电压的控制命令。测试电压为老化测试所需的环境条件之一，测试电压为高于工作电压的电压。老化测试所需的环境条件还包括高温，高温可以由上述的测试机台306的温控头提供，可以通过温控头向被测芯片210进行热传递，从而令被测芯片210升温至测试温度。

步骤S140，FPGA 110通过与所述被测芯片210连接的至少一个管脚向所述被测芯片210传输测试向量以确定所述被测芯片210是否通过老化测试。

FPGA 110可以通过被测芯片210的Jtag端口向被测芯片210传输测试向量。

FPGA 110先向VRM 120发送第一控制命令，以使VRM 120向被测芯片210提供维持被测芯片210正常工作的工作电压；随后FPGA 110可以向被测芯片210传递管脚状态，使得被测芯片210进入BIST模式；接着FPGA110向VRM 120发送第二控制命令，以使VRM 120向被测芯片210提供测试电压；然后FPGA 110再向被测芯片210传输测试向量以对被测芯片210进行老化测试。利用FPGA 110进行老化测试，承载被测芯片210的PCB板较小，成本较低，并且FPGA 110的可Debug手段较多。

请参见图5，图5示出了步骤S140的具体步骤的流程示意图，具体包括如下步骤S141至步骤S143：

步骤S141，在保持测试温度、测试电压的预设时间段内，所述FPGA 110多次向所述被测芯片210传输测试向量，并接收所述被测芯片210输出的与每次所述测试向量对应的输出信号。

预设时间段为预先设置的老化测试的时长，预设时间段可以为两个小时，也可以为其他的时间长度，预设时间段的具体时长不应该理解为是对本申请的限制。

可选地，FPGA 110可以通过所述Cortex处理器多次向所述被测芯片210传输测试向量，也可以通过所述DMA模块112多次向所述被测芯片210传输测试向量，FPGA 110向被测芯片210传输测试向量的具体方式不应该理解为是对本申请的限制。

每向被测芯片210传输一次测试向量，被测芯片210会对应地输出一次输出信号，该输出信号可以从被测芯片210的TDO管脚输出，FPGA 110的多个管脚中的一个可以与被测芯片210的TDO管脚相连接。因此，FPGA110可以从被测芯片210的TDO管脚接收到输出信号，并将该输出信号与存储在FPGA 110内的测试向量进行比对，判断输出信号与测试向量是否一致，若一致，则表示输出信号正常；若不一致，则表示输出信号异常。

步骤S142，若所述被测芯片210每次的所述输出信号均正常，所述FPGA 110确定所述被测芯片210通过所述老化测试。

在预设时间段内，FPGA 110可以连续多次向被测芯片210传输测试向量，若被测芯片210每次的输出信号均正常，则表示被测芯片210通过该老化测试。

步骤S143，若存在异常的所述输出信号，所述FPGA 110确定所述被测芯片210未通过所述老化测试。

对于FPGA 110连续多次向被测芯片210传输测试向量，被测芯片210对应的多次输出信号中，若存在有异常的输出信号，便可以确定该被测芯片210未通过老化测试。

老化测试完成后，测试机台306可以把通过老化测试的被测芯片210与未通过老化测试的被测芯片210自动分开，传输到不同的出料口。

在一种具体实施方式中，请参见图6，本申请实施例提供的老化测试方法还包括如下步骤S210至步骤S230：

步骤S210，FPGA 110接收所述温度传感器130测量获得的所述实时温度。

步骤S220，FPGA 110判断所述实时温度是否在预设温度范围内，若否，则执行步骤S230。

步骤S230，FPGA 110确定所述被测芯片210未通过所述老化测试。

预设温度范围为被测芯片210能够进行正常工作的一个温度范围，例如，预设温度范围可以为a℃至b℃，其中，b大于或等于a。若被测芯片210所处的实时温度低于a℃或高于b℃，则表示被测芯片210未处于能够进行正常工作的温度，可以依据被测芯片210未处于能够进行正常工作的温度直接确定被测芯片210未通过老化测试。

FPGA 110除了可以根据被测芯片210的输出信号来判断老化测试的结果，还可以通过检测被测芯片210所在的温度来判断被测芯片210是否已经未通过老化测试，若实时温度未在预设温度范围内，则表示该被测芯片210已经无法通过老化测试，通过增加该判断方式提高了老化测试的判断效率。

在一种具体实施方式中，请参见图7，本申请实施例提供的老化测试方法还包括如下步骤S310至步骤S320：

步骤S310，FPGA 110接收所述PSoC 140获得的实时电压。

步骤S320，FPGA 110根据所述实时电压控制VRM 120调节所述被测芯片210承受的测试电压。

FPGA 110可以通过PSoC 140来检测被测芯片210承受的实时电压，并通过控制VRM120来对被测芯片210承受的实时电压进行微调，使得被测芯片210可以处于一个较稳定的测试电压中，从而可以避免由于外部环境不达标而造成被测芯片210未通过老化测试。

在本申请实施例提供的老化测试方法及设备中，利用FPGA 110进行老化测试，使得老化测试配套的PCB板相对现有技术更小型灵活，制造成本低；同时，与现有技术利用计算机进行老化测试相比，FPGA 110可Debug的手段更多。

并且，现有技术利用计算机进行老化测试，需要配置相应的老化测试炉，老化测试炉成本高，通常是由专门的老化测试供应商配置。因此，现有技术在进行老化测试时，往往交由专门的老化测试供应商进行，存在测试向量泄漏，测试向量的转换过程无法控制的问题。而本申请实施例提供的老化测试方法和设备利用FPGA 110进行，使得配套的PCB板更小型，从而可以利用已有的测试机台306进行测试，无需老化测试炉，也就不需交由专门的老化测试供应商。因此，测试向量泄漏，测试向量的转换过程无法控制的问题相应得到了解决。

在本申请所提供的实施例中，应该理解到，所揭露设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，设备或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种老化测试方法，其特征在于，通过现场可编程逻辑门阵列FPGA对被测芯片进行测试，所述FPGA与电压调节模组VRM电连接，所述VRM与所述被测芯片电连接，所述FPGA的至少一个管脚与所述被测芯片的至少一个管脚电连接，所述方法包括：

所述FPGA向所述VRM发送第一控制命令，以使所述VRM根据所述第一控制命令向所述被测芯片提供工作电压；

所述FPGA通过与所述被测芯片连接的至少一个管脚向所述被测芯片传递预先设置的管脚状态，以使被测芯片进入内建自测BIST模式；

所述FPGA向所述VRM发送第二控制命令，以使所述VRM根据所述第二控制命令产生高于所述工作电压的测试电压，并将所述测试电压提供给所述被测芯片；

所述FPGA通过与所述被测芯片连接的至少一个管脚向所述被测芯片传输测试向量以确定所述被测芯片是否通过老化测试；

其中，所述FPGA与可编程化系统单芯片PSoC电连接，所述PSoC与所述被测芯片电连接，所述PSoC用于获取所述被测芯片承受的实时电压，所述方法还包括：

所述FPGA接收所述PSoC获得的实时电压；

所述FPGA根据所述实时电压控制VRM调节所述被测芯片承受的测试电压，使所述被测芯片处于一个稳定的测试电压中。

2.根据权利要求1所述的方法，其特征在于，测试机台的温控头与所述被测芯片相接触，所述温控头用于向所述被测芯片提供测试温度，所述FPGA通过与所述被测芯片连接的至少一个管脚向所述被测芯片传输测试向量以确定所述被测芯片是否通过老化测试，包括：

在保持测试温度、测试电压的预设时间段内，所述FPGA多次向所述被测芯片传输测试向量，并接收所述被测芯片输出的与每次所述测试向量对应的输出信号；

若所述被测芯片每次的所述输出信号均正常，所述FPGA确定所述被测芯片通过所述老化测试；

若存在异常的所述输出信号，所述FPGA确定所述被测芯片未通过所述老化测试。

3.根据权利要求2所述的方法，其特征在于，所述FPGA包括Cortex处理器，所述FPGA多次向所述被测芯片传输测试向量，包括：

所述FPGA通过所述Cortex处理器多次向所述被测芯片传输测试向量。

4.根据权利要求2所述的方法，其特征在于，所述FPGA包括DMA模块，所述FPGA多次向所述被测芯片传输测试向量，包括：

所述FPGA通过所述DMA模块多次向所述被测芯片传输测试向量。

5.根据权利要求1所述的方法，其特征在于，所述FPGA与温度传感器连接，所述温度传感器用于测量所述被测芯片的实时温度，所述方法还包括：

所述FPGA接收所述温度传感器测量获得的所述实时温度；

所述FPGA判断所述实时温度是否在预设温度范围内；

若否，所述FPGA确定所述被测芯片未通过所述老化测试。

6.一种老化测试设备，其特征在于，用于对被测芯片进行老化测试，所述设备包括现场可编程逻辑门阵列FPGA以及电压调节模组VRM，所述FPGA与所述VRM电连接，所述VRM与所述被测芯片电连接，所述FPGA的至少一个管脚与所述被测芯片的至少一个管脚电连接；

所述FPGA用于向所述VRM发送第一控制命令，以使所述VRM根据所述第一控制命令向所述被测芯片提供工作电压；

所述FPGA用于通过与所述被测芯片连接的至少一个管脚向所述被测芯片传递预先设置的管脚状态，以使被测芯片进入内建自测BIST模式；

所述FPGA用于向所述VRM发送第二控制命令，以使所述VRM根据所述第二控制命令产生高于所述工作电压的测试电压，并将所述测试电压提供给所述被测芯片；

所述FPGA用于通过与所述被测芯片连接的至少一个管脚向所述被测芯片传输测试向量以确定所述被测芯片是否通过老化测试；

其中，所述老化测试设备还包括可编程化系统单芯片PSoC，所述FPGA与所述PSoC电连接，所述PSoC与所述被测芯片电连接，所述PSoC用于获取所述被测芯片承受的实时电压，并将所述实时电压发送给所述FPGA；

所述FPGA，还用于根据所述实时电压控制VRM调节所述被测芯片承受的测试电压，使所述被测芯片处于一个稳定的测试电压中。

7.根据权利要求6所述的设备，其特征在于，所述FPGA包括Cortex处理器，所述FPGA用于通过所述Cortex处理器向所述被测芯片传输测试向量。

8.根据权利要求6所述的设备，其特征在于，所述FPGA包括DMA模块，所述FPGA用于通过所述DMA模块向所述被测芯片传输测试向量。

9.根据权利要求6所述的设备，其特征在于，还包括温度传感器，所述温度传感器分别与所述被测芯片以及所述FPGA电连接，所述温度传感器用于测量所述被测芯片的实时温度，并将所述实时温度发送给所述FPGA。

10.一种可读存储介质，其特征在于，该可读存储介质上存储有可执行程序，该可执行程序被处理器运行时执行如权利要求1-5任一项所述的方法。