CN110826719B

CN110826719B - 一种量子程序的处理方法、装置、存储介质和电子装置

Info

Publication number: CN110826719B
Application number: CN201910974997.3A
Authority: CN
Inventors: 赵东一; 窦猛汉
Original assignee: Origin Quantum Computing Technology Co Ltd
Current assignee: Origin Quantum Computing Technology Co Ltd
Priority date: 2019-10-14
Filing date: 2019-10-14
Publication date: 2022-08-16
Anticipated expiration: 2039-10-14
Also published as: CN110826719A

Abstract

本发明公开了一种量子程序的处理方法、装置、存储介质和电子装置，方法包括：确定量子程序中的特定量子线路；对所述特定量子线路包含的量子逻辑门划分执行时序；根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息。利用本发明实施例，能够优化量子线路，减少量子程序中的量子逻辑门数量和量子程序的运行时间，提高量子程序的计算效率。

Description

一种量子程序的处理方法、装置、存储介质和电子装置

技术领域

本发明属于量子计算技术领域，特别是一种量子程序的处理方法、装置、存储介质和电子装置。

背景技术

量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。

量子计算模拟是一个借助数值计算和计算机科学来仿真遵循量子力学规律的模拟计算，作为一个仿真程序，它依据量子力学的量子比特的基本定律，利用计算机的高速计算能力，刻画量子态的时空演化。

目前，量子计算或模拟的通常步骤是将待转化的实际问题转化成量子程序或量子线路，然后通过量子程序或量子线路的运行得到特定问题的解。量子程序包含有量子线路，量子线路由量子逻辑门组成，量子逻辑门操作为量子逻辑门的酉矩阵操作，某种意义上，一个量子逻辑门操作也可看成一条量子线路。然而，连续的一段量子线路通常包含几十上百个甚至千上万个量子逻辑门操作，数量较大，导致量子程序的运行时间较长，影响量子程序的计算效率。

发明内容

本发明的目的是提供一种量子程序的处理方法、装置、存储介质和电子装置，以解决现有技术中的不足，它能够用于提高量子程序的计算效率。

本发明采用的技术方案如下：

一种量子程序的处理方法，包括：

确定量子程序中的特定量子线路；

对所述特定量子线路包含的量子逻辑门划分执行时序；

根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息。

可选的，所述特定量子线路包括：单量子逻辑门和两量子逻辑门。

可选的，在对所述特定量子线路包含的量子逻辑门划分执行时序前，还包括：

如果所述特定量子线路中存在处于转置共轭dagger状态的部分量子线路，则对所述部分量子线路包含的至少一个量子逻辑门反向排序，并获得该量子逻辑门的酉矩阵的转置共轭矩阵，作为新的酉矩阵信息。

可选的，所述对所述特定量子线路包含的量子逻辑门划分执行时序，包括：

根据当前的特定量子线路信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序；

当所述第一位量子逻辑门中的两量子逻辑门对应的两个位数均为第一位时，将所述两量子逻辑门的执行时序，划分为所述同一时序；否则，将所述两量子逻辑门的执行时序，划分为所述同一时序的下一时序；

删除所述特定量子线路信息包含的、所述同一时序划分完成的量子逻辑门信息，继续执行所述根据当前的特定量子线路信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序的步骤。

可选的，所述根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息，包括：

对于每一所述执行时序，将该执行时序内的各量子逻辑门对应的酉矩阵，根据量子比特的编号顺序进行张量积运算；其中，在所述特定量子线路存在空量子逻辑门的情况下，所述空量子逻辑门对应的酉矩阵为2*2的单位矩阵；

将张量积运算得到的各矩阵，按执行时序的前后顺序进行乘法运算，得到所述特定量子线路对应的矩阵。

一种量子程序的处理装置，包括：

确定模块，用于确定量子程序中的特定量子线路；

划分模块，用于对所述特定量子线路包含的量子逻辑门划分执行时序；

获得模块，用于根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息。

可选的，还包括：

转置共轭操作模块，用于在所述特定量子线路中存在处于转置共轭dagger状态的部分量子线路的情况下，则对所述部分量子线路包含的至少一个量子逻辑门反向排序，并获得该量子逻辑门的酉矩阵的转置共轭矩阵，作为新的酉矩阵信息。

可选的，所述划分模块，具体用于：

可选的，所述获得模块，具体用于：

一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。

一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。

与现有技术相比，本发明首先确定量子程序中的特定量子线路，对特定量子线路包含的量子逻辑门划分执行时序，然后，根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息。由于该矩阵与特定量子线路等价，类似酉矩阵代表量子逻辑门，该矩阵能够代表该特定量子线路，用于对特定量子线路进行等同替换，从而减少量子程序中的量子逻辑门数量和量子程序的运行时间，提高量子程序的计算效率。

附图说明

图1为本发明实施例提供的一种量子程序的处理方法的流程示意图；

图2为本发明实施例提供的一种量子线路示意图；

图3为本发明实施例提供的一种划分执行时序后的量子线路示意图；

图4为本发明实施例提供的一种量子程序的处理装置的结构示意图。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

本发明实施例提供了一种量子程序的处理方法，应用于电子设备如终端，优选应用于计算机，如普通电脑即可。下面对其进行详细说明。

需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责执行量子计算。实际上，真正的量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机(前述量子设备)上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现对量子计算的模拟。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。

在实际应用中，为了对量子计算进行模拟以验证量子应用等等，可以通过运行在普通计算机的量子虚拟机实现。本发明实施例所指量子程序，即是在量子虚拟机上运行的由经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。

量子线路，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)，以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。

不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而被操作。

一个量子程序整体上对应有一条总的量子线路，该总量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序主要由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即个量子逻辑门被执行的时间顺序。

需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子比特的量子态发生演化，量子逻辑门是构成量子线路的基础，就像传统逻辑门跟一般数位线路之间的关系。量子逻辑门包括单量子逻辑门、双量子逻辑门以及多量子逻辑门。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算的。

参见图1，图1为本发明实施例提供的一种量子程序的处理方法的流程示意图，可以包括如下步骤：

S101，确定量子程序中的特定量子线路；

具体的，该特定量子线路包括：单量子逻辑门和/或两量子逻辑门，其可以为一条总的量子线路，也可为一段连续的线路区间，该线路由至少一个单量子逻辑门和/或至少一个两量子逻辑门组成，具体可根据实际需求自行设定，前提是不包括控制流节点(分支跳转节点，如Qif、Qwhile等等)和测量(Measure)节点，因为控制流节点会使程序产生分支，无法归为一条想要的特定量子线路，而测量会影响量子态，使量子态具体坍缩到某个不确定的量子态上，影响后续矩阵数据的运算。

在实际应用中，如果所述特定量子线路中存在处于转置共轭dagger状态的部分量子线路，则对所述部分量子线路包含的至少一个量子逻辑门反向排序，并获得该量子逻辑门的酉矩阵的转置共轭矩阵，作为新的酉矩阵信息。其中，部分量子线路可以包含连续的一个或多个量子逻辑门，乃至是整个特定量子线路。

例如，一段特定量子线路为：H q0、H q1、RY q2、H q4、RX q0、X q1、CNOT q4 q3、Zq0、H q1、CNOT q2 q3、H q4、CNOT q1 q0、H q2、CNOT q3 q4、RZ q3、Y q4、RX q4，其中，H为阿达马Hadamard门，RX门为任意旋转X门，CNOT为控制非门(Control-NOT)，X为非门，RY为任意旋转Y门，RZ为任意旋转Z门，q0、q1、q2、q3、q4是指比特位从0至4的量子比特。除CNOT门为两量子逻辑门外，其余均为单量子逻辑门。

假设部分量子线路H q0、H q1、RY q2、H q4、RX q0、X q1、CNOT q4 q3、Z q0处于dagger，则将该部分量子线路中的逻辑门反向排序：Z q0、CNOT q4q3、X q1、RX q0、H q4、RYq2、H q1、H q0,且对每个逻辑门的酉矩阵进行转置共轭操作，得到新的转置共轭矩阵，最终该特定量子线路可表达为：Z.dagger q0、CNOT.dagger q4 q3、X.dagger q1、RX.daggerq0、H.dagger q4、RY.dagger q2、H.dagger q1、H.dagger q0、H q1、CNOT q2 q3、H q4、CNOTq1 q0、H q2、CNOT q3 q4、RZ q3、Y q4、RX q4。Z.dagger仅为形式指代，表示处于dagger的Z门，其酉矩阵为Z门的原酉矩阵的转置共轭矩阵，其余同理。

S102，对所述特定量子线路包含的量子逻辑门划分执行时序；

具体的，量子程序的编程方式使其运行时往往是串行计算，即量子逻辑门的执行时序为一个一个的顺序执行，一个时序内只有一个量子逻辑门操作。实际上，量子芯片支持：不同量子比特可以同时执行不同的量子逻辑门操作，但一个量子比特同时只能进行一个量子逻辑门操作。

基于该特性，可以根据当前的特定量子线路信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序；

其中，多量子逻辑门对应的多个位数是指，对于多量子逻辑门操作的每一个量子比特而言，都对应有一个位数，表示该多量子逻辑门属于其执行的第几个量子逻辑门。

需要说明的是，删除时序划分完成的量子逻辑门信息，是指删除量子线路信息中的该信息，为了方便时序划分之用，并不是删除量子程序中的量子逻辑门，合并后的量子程序结构并无变化。

示例性的，一段量子程序的运行顺序为：H q0、H q1、RY q2、H q4、RX q0、X q1、CNOT q4 q3、Z q0、H q1、CNOT q2 q3、H q4、CNOT q1 q0、H q2、CNOTq3 q4、RZ q3、Y q4、RXq4。该段量子程序对应的量子线路如图2所示，直观展示了量子比特执行的量子逻辑门及时序情况。0、1、2、3、4代表量子比特q0、q1、q2、q3、q4,每个量子比特处的横线表示量子比特执行量子逻辑门的先后时序，即：

q0依次执行H门、RX门、Z门和CNOT门；

q1依次执行H门、X门、H门和CNOT门；

q2依次执行RY门、CNOT门和H门；

q3依次执行CNOT门、CNOT门、CNOT门和RZ门；

q4依次执行H门、CNOT门、H门、CNOT门、Y门和RX门。

其中，图2所示的单词NOT及其连接的竖线，即表示两量子逻辑门CNOT门，单词NOT所处横线对应的量子比特表示CNOT门操作的受控比特，竖线连接的另一横线对应的量子比特表示CNOT门操作的控制比特。例如CNOT q1 q0，q1为控制比特，q0为受控比特，CNOT门同时对该两个量子比特进行操作，反过来说，q0执行CNOT门，q1也同时执行该CNOT门。

如图2所示，两量子逻辑门CNOT q4 q3，属于q3执行的第一个量子逻辑门、q4执行的第二个量子逻辑门，则该CNOT门对应的两个位数为q3对应的1和q4对应的2。同理，CNOTq2 q3对应的位数为2、2，CNOT q1 q0对应的位数为4、4，CNOT q3 q4对应的位数为3、4。

对每个量子比特而言，各自执行的第一个(第一位)量子逻辑门分别为H、H、RY、CNOT、H。对于单量子逻辑门操作Hq0、Hq1、RYq2、Hq4，互不影响，可以划分进同一个时序，作为第一个时序内同时执行的量子逻辑门。

对于q3执行的两量子逻辑门CNOT，该CNOT门同时操作的量子比特还有q4，而相对于q4，该CNOT门属于其第二位执行的量子逻辑门，q4需要在执行H门完成后才能执行，若将该CNOT门划分入第一个时序，则q4会同时执行H门和CNOT门，产生冲突，因此，可以将该CNOT门顺延放入下一个时序内执行。

同理，各量子比特执行的第二个量子逻辑门包括RX、X和2个CNOT门，其中，q3、q4同时执行同一个CNOT门即CNOT q4q3，q2执行一个CNOT门即CNOT q2 q3。由于q2执行的CNOT门同时还操作q3，而q3在执行完CNOT q4 q3后才能执行CNOT q2 q3，因此，将RXq0、Xq1、CNOTq4 q3放入同一时序，作为第二个时序内同时执行的量子逻辑门，CNOT q2 q3顺延划分入下一个时序内执行。以此类推，可划分包括Z q0、H q1、CNOT q2 q3、H q4的第三个时序、包括CNOT q1 q0、H q2、CNOT q3 q4的第四个时序及包括RZ q3、Y q4的第五个时序，包括RX q4的第六个时序。

最终，得到如图3所示的量子线路，其中，虚线表示对执行时序的划分，本发明实施例中划分时序主要是为了方便后续运算之需。

S103，根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息。

具体的，可以对于每一所述执行时序，将该执行时序内的各量子逻辑门对应的酉矩阵，根据量子比特的编号顺序进行张量积运算。其中，张量积是两个任意大小的矩阵间的运算，表示为

又称为直积、克罗内克积或张量乘。矩阵属于二阶张量，张量积能够起到扩维的作用。

并且，如果特定量子线路中存在空量子逻辑门简称空门，为了保持扩维后的维度相同，将空量子逻辑门对应的酉矩阵设为2*2的单位矩阵I。现有的单量子逻辑门的酉矩阵为2*2的矩阵，两量子逻辑门的酉矩阵为4*4的矩阵，例如，H门的酉矩阵为

X门的酉矩阵为

CNOT门的酉矩阵为

等等。

以图3所示为例，第1个时序内，q3无量子逻辑门操作，实际上其在程序中执行的是空门操作，该空门可看成酉矩阵为2*2的单位矩阵的单量子逻辑门。按照比特编号从低位到高位的顺序，将酉矩阵依次右乘(张量乘)，得到一个2ⁿ*2ⁿ的矩阵，n为量子比特数。本图3中，编号顺序即0-4，n为5。同理，其他5个时序也分别得到一个32*32的矩阵。

然后，将该6个矩阵按其对应时序的先后依次做矩阵乘法，最终得到一个32*32的矩阵，即为特定量子线路对应的矩阵。此处矩阵乘法指一般矩阵乘积，即：设A为m*p的矩阵，B为p*q的矩阵，那么称m*q的矩阵C为矩阵A与B的乘积，记作C＝AB,其中,矩阵C中的第i行第j列元素可以表示为：

需要说明的是，对每一执行时序内的各量子逻辑门的酉矩阵，通过张量积运算进行扩维，使张量积运算得到的各执行时序对应的矩阵处于同一维度，保证下一步将各矩阵做矩阵乘法时，量子比特的量子态的时空演化不变。

可见，本发明首先确定量子程序中的特定量子线路，对特定量子线路包含的量子逻辑门划分执行时序，然后，根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息。由于该矩阵与特定量子线路等价，类似酉矩阵代表量子逻辑门，该矩阵能够代表该特定量子线路，用于对特定量子线路进行等同替换，优化量子线路，减少量子程序中的量子逻辑门数量和量子程序的运行时间，提高量子程序的计算效率。

参见图4，图4为本发明实施例提供的一种量子程序的处理装置的结构示意图，包括：

确定模块401，用于确定量子程序中的特定量子线路；

划分模块402，用于对所述特定量子线路包含的量子逻辑门划分执行时序；

获得模块403，用于根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息。

具体的，所述特定量子线路包括：单量子逻辑门和两量子逻辑门。

具体的，还可以包括：转置共轭操作模块，用于在所述特定量子线路中存在处于转置共轭dagger状态的部分量子线路的情况下，则对所述部分量子线路包含的至少一个量子逻辑门反向排序，并获得该量子逻辑门的酉矩阵的转置共轭矩阵，作为新的酉矩阵信息。

具体的，所述划分模块，具体用于：

具体的，所述获得模块，具体用于：

可见，本发明首先确定量子程序中的特定量子线路，对特定量子线路包含的量子逻辑门划分执行时序，然后，根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息。由于该矩阵与特定量子线路等价，类似酉矩阵代表量子逻辑门，该矩阵能够代表该特定量子线路，用于对特定量子线路进行等同替换，优化量子线路，减少量子程序中的量子逻辑门数量和量子程序的运行时间，提高量子程序的计算效率。本发明实施例还提供一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：

S1，确定量子程序中的特定量子线路；

S2，对所述特定量子线路包含的量子逻辑门划分执行时序；

S3，根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息。

具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。

可见，本发明首先确定量子程序中的特定量子线路，对特定量子线路包含的量子逻辑门划分执行时序，然后，根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息。由于该矩阵与特定量子线路等价，类似酉矩阵代表量子逻辑门，该矩阵能够代表该特定量子线路，用于对特定量子线路进行等同替换，优化量子线路，减少量子程序中的量子逻辑门数量和量子程序的运行时间，提高量子程序的计算效率。本发明实施例还提供一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。

具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：

S1，确定量子程序中的特定量子线路；

S2，对所述特定量子线路包含的量子逻辑门划分执行时序；

以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims

1.一种量子程序的处理方法，其特征在于，包括：

确定量子程序中的特定量子线路，其中，所述特定量子线路包括单量子逻辑门和/或两量子逻辑门；

删除所述特定量子线路信息包含的、所述同一时序划分完成的量子逻辑门信息，继续执行所述根据当前的特定量子线路信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序的步骤；

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

3.根据权利要求1所述的方法，其特征在于，所述根据每一所述执行时序和各所述量子逻辑门对应的酉矩阵信息，获得与所述特定量子线路对应等价的矩阵信息，包括：

对于每一所述执行时序，将该执行时序内的各量子逻辑门对应的酉矩阵，根据量子比特的编号顺序进行张量积运算；其中，在所述特定量子线路存在空量子逻辑门的情况下，所述空量子逻辑门对应的酉矩阵为2＊2的单位矩阵；

4.一种量子程序的处理装置，其特征在于，包括：

确定模块，用于确定量子程序中的特定量子线路，其中，所述特定量子线路包括单量子逻辑门和/或两量子逻辑门；

划分模块，用于根据当前的特定量子线路信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序；

5.根据权利要求4所述的装置，其特征在于，所述装置还包括：

6.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至3任一项中所述的方法。

7.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至3任一项中所述的方法。