CN110767163B - 一种像素电路及显示面板 - Google Patents

Abstract

本发明实施例提供一种像素电路及显示面板，涉及显示技术领域，可以解决像素电路存在漏电流，导致发光器件发出光的亮度不稳定的问题。像素电路包括第一重置子电路、写入子电路、驱动子电路以及发光器件；第一重置子电路用于在复位信号线的控制下，将初始电压端的初始电压写入到驱动子电路；写入子电路用于在扫描信号线的控制下，将数据电压端的数据电压写入到驱动子电路；驱动子电路用于驱动发光器件发光；像素电路还包括第一辅助子电路和/或第二辅助子电路；第一辅助子电路与第二电压端和第一重置子电路电连接，用于降低第一重置子电路的漏电流；第二辅助子电路与第三电压端和写入子电路电连接，用于降低写入子电路的漏电流。

Description

一种像素电路及显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及显示面板。

背景技术

目前，有机电致发光二极管显示装置(Organic Light-Emitting Diode Display，简称OLED)由于具有自发光、响应速度快、功耗低等优点，因而得到了越来越广泛的应用。

有机电致发光二极管显示装置包括多个亚像素，每个亚像素包括像素电路，由于像素电路存在漏电流，因而导致发光器件发出光的亮度不稳定，影响了显示效果。

发明内容

本发明的实施例提供一种像素电路及显示面板，可以解决像素电路存在漏电流，导致发光器件发出光的亮度不稳定的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种像素电路，包括第一重置子电路、写入子电路、驱动子电路以及发光器件；所述第一重置子电路与复位信号线、初始电压端和所述驱动子电路电连接，用于在所述复位信号线的控制下，将所述初始电压端的初始电压写入到所述驱动子电路；所述写入子电路与扫描信号线、数据电压端和所述驱动子电路电连接，用于在所述扫描信号线的控制下，将所述数据电压端的数据电压写入到所述驱动子电路；所述驱动子电路还与第一电压端和所述发光器件电连接，用于驱动所述发光器件发光；所述像素电路还包括第一辅助子电路和/或第二辅助子电路；所述第一辅助子电路与第二电压端和所述第一重置子电路电连接，用于降低所述第一重置子电路的漏电流；所述第二辅助子电路与第三电压端和所述写入子电路电连接，用于降低所述写入子电路的漏电流。

在一些实施例中，所述第一辅助子电路包括第一电容；所述第一电容的第一端与所述第二电压端电连接，第二端与所述第一重置子电路电连接。

在一些实施例中，所述第一重置子电路包括第一晶体管和第二晶体管；所述第一晶体管的栅极和所述第二晶体管的栅极均与所述复位信号线电连接，所述第一晶体管的第一极与所述初始电压端电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的第二极与所述驱动子电路电连接；所述第一电容的第二端与所述第一晶体管的第二极电连接。

在一些实施例中，所述第二辅助子电路包括第二电容；所述第二电容的第一端与所述第三电压端电连接，第二端与所述写入子电路电连接。

在一些实施例中，所述写入子电路包括第三晶体管、第四晶体管和第五晶体管；所述第三晶体管的栅极与所述扫描信号线电连接，第一极与所述数据电压端电连接，第二极与所述驱动子电路电连接；所述第四晶体管的栅极和所述第五晶体管的栅极均与所述扫描信号线电连接，所述第四晶体管的第一极与所述驱动子电路电连接，所述第四晶体管的第二极与所述第五晶体管的第一极电连接，所述第五晶体管的第二极与所述发光器件电连接；所述第二电容的第二端与所述第四晶体管的第二极电连接。

在一些实施例中，所述第二电压端、所述第三电压端与所述第一电压端、所述初始电压端以及所述数据电压端中的至少一个相同。

在一些实施例中，所述驱动子电路包括驱动晶体管和存储电容所述驱动晶体管的栅极与所述存储电容的第一端电连接，第一极与所述第一电压端电连接，第二极与所述发光器件电连接；所述存储电容的第二端与写入子电路电连接。

在一些实施例中，所述驱动晶体管包括有源层；在所述像素电路包括所述第一电容的情况下，所述第一电容的第一端或第二端与所述有源层同层设置，所述第一电容的第一端或第二端的第一主体材料与所述有源层的第二主体材料相同，且所述第一主体材料中掺杂的离子浓度大于所述第二主体材料中掺杂的离子浓度；或者，所述第一电容的第一端或第二端与所述存储电容的一端或所述第二电压端同层同材料。

在一些实施例中，所述驱动晶体管包括有源层；在所述像素电路包括所述第二电容的情况下，所述第二电容的第一端或第二端与所述有源层同层设置，所述第二电容的第一端或第二端的第一主体材料与所述有源层的第二主体材料相同，且所述第一主体材料中掺杂的离子浓度大于所述第二主体材料中掺杂的离子浓度；或者，所述第二电容的第一端或第二端与所述存储电容的一端或所述第三电压端同层同材料。

另一方面，提供一种显示面板，包括上述的像素电路。

本发明实施例提供一种像素电路及显示面板，包括第一重置子电路、写入子电路、驱动子电路以及发光器件。第一重置子电路与复位信号线、初始电压端和驱动子电路电连接，用于在复位信号线的控制下，将初始电压端的初始电压写入到驱动子电路；写入子电路与扫描信号线、数据电压端和驱动子电路电连接，用于在扫描信号线的控制下，将数据电压端的数据电压写入到驱动子电路；驱动子电路还与第一电压端和发光器件电连接，用于驱动发光器件发光。像素电路还包括第一辅助子电路和/或第二辅助子电路；第一辅助子电路与第二电压端和第一重置子电路电连接，用于降低第一重置子电路的漏电流；第二辅助子电路与第三电压端和写入子电路电连接，用于降低写入子电路的漏电流。在像素电路包括第一辅助子电路的情况下，由于第一辅助子电路可以降低第一重置子电路的漏电流，因而在写入阶段和发光阶段，可以改善第一重置子电路的漏电流对驱动子电路的电压的影响，进而确保发光器件发出光的亮度的稳定性。在像素电路包括第二辅助子电路的情况下，由于第二辅助子电路可以降低写入子电路的漏电流，因而在发光阶段，可以改善写入子电路的漏电流对驱动子电路的电压的影响，进而确保发光器件发出光的亮度的稳定性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示装置的结构示意图；

图2为本发明实施例提供的一种显示面板的区域划分示意图；

图3为本发明实施例提供的一种像素电路的结构示意图一；

图4为本发明实施例提供的一种像素电路的结构示意图二；

图5为本发明实施例提供的一种像素电路的结构示意图三；

图6为相关技术提供的一种像素电路的结构示意图；

图7为本发明实施例提供的一种各个信号端的时序图；

图8为本发明实施例提供的一种像素电路结构示意图四；

图9为本发明实施例提供的一种像素电路结构示意图五；

图10为本发明实施例提供的一种像素电路结构示意图六；

图11为本发明实施例提供的一种像素电路结构示意图七；

图12为本发明实施例提供的一种像素电路结构示意图八；

图13为本发明实施例提供的一种像素电路结构示意图九；

图14为本发明实施例提供的一种像素电路结构示意图十；

图15为本发明实施例提供的一种像素电路结构示意图十一；

图16为图15中A处的局部放大示意图；

图17为图15中B处的局部放大示意图。

附图标记：

1-框架；2-盖板玻璃；3-显示面板；4-电路板；01-显示区；02-周边区；10-第一重置子电路；20-写入子电路；30-驱动子电路；31-亚像素；40-第一辅助子电路；50-第二辅助子电路；60-第二重置子电路；70-第三重置子电路；80-发光控制子电路；90-有源层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种显示装置，如图1所示，显示装置的主要结构包括框架1、盖板玻璃2、显示面板3以及电路板4等其它电子配件。

其中，框架1的纵截面呈U型，显示面板3、电路板4以及其它电子配件设置于框架1内，电路板4设置于显示面板3的下方，盖板玻璃2设置于显示面板3远离电路板4的一侧。

本发明实施例提供的显示装置可以为有机电致发光二极管显示装置，也可以为量子点电致发光显示装置(Quantum Dot Light Emitting Diodes，简称QLED)。

本发明实施例提供一种显示面板3，可以应用于上述的显示装置中。如图2所示，显示面板3划分为显示区01和周边区02，图2以周边区02包围显示区01为例进行示意。显示区01包括多个亚像素31，每个亚像素31均包括像素电路。周边区02用于布线，此外，也可以将栅极驱动电路设置于周边区02。

本发明实施例还提供一种像素电路，可以应用于上述的显示面板3中。如图3、图4和图5所示，像素电路包括：第一重置子电路10、写入子电路20、驱动子电路30以及发光器件L。

第一重置子电路10与复位信号线Reset、初始电压端Vref和驱动子电路30电连接，用于在复位信号线Reset的控制下，将初始电压端Vref的初始电压写入到驱动子电路30；写入子电路20与扫描信号线Gate、数据电压端Vdata和驱动子电路30电连接，用于在扫描信号线Gate的控制下，将数据电压端Vdata的数据电压写入到驱动子电路30；驱动子电路30还与第一电压端VDD和发光器件L电连接，用于驱动发光器件L发光。

像素电路还包括第一辅助子电路40和/或第二辅助子电路50；第一辅助子电路40与第二电压端Vm和第一重置子电路10电连接，用于降低第一重置子电路10的漏电流；第二辅助子电路50与第三电压端Vn和写入子电路20电连接，用于降低写入子电路20的漏电流。

在一些实施例中，如图3所示，像素电路仅包括第一辅助子电路40。在另一些实施例中，如图4所示，像素电路仅包括第二辅助子电路50。在另一些实施例中，如图5所示，像素电路包括第一辅助子电路40和第二辅助子电路50。

发光器件L包括阳极、阴极以及设置在阳极和阴极之间的发光功能层。

应当理解到，除发光器件L中的一个电极与驱动子电路30电连接外，另一个电极还与第四电压端VSS电连接。示例的，发光器件L的阳极与驱动子电路30电连接，阴极与第四电压端VSS电连接。

相关技术提供的像素电路如图6所示，包括第一重置子电路10、写入子电路20、驱动子电路30以及发光器件L。像素电路的工作过程包括复位阶段t1、写入阶段t2以及发光阶段t3。如图7所示，在复位阶段t1，复位信号线Reset输入低电平信号，在复位信号线Reset的控制下，初始电压端Vref的初始电压写入到驱动子电路30。然而，在写入阶段t2和发光阶段t3，虽然复位信号线Reset输入高电平信号，但是由于第一重置子电路10存在漏电流，且第一重置子电路10与初始电压端Vref电连接，因而第一重置子电路10的漏电流会影响驱动子电路30的电压，进而导致发光器件L发出光的亮度不稳定。在写入阶段t2，扫描信号线Gate输入低电平信号，在扫描信号线Gate的控制下，数据电压端Vdata的数据电压写入到驱动子电路30。然而，在发光阶段t3，虽然扫描信号线Gate输入高电平信号，但是由于写入子电路20存在漏电流，且写入子电路20与数据电压端Vdata电连接，因而写入子电路20的漏电流会影响驱动子电路30的电压，进而导致发光器件L发出光的亮度不稳定。

本发明实施例提供一种像素电路，包括第一重置子电路10、写入子电路20、驱动子电路30以及发光器件L。第一重置子电路10与复位信号线Reset、初始电压端Vref和驱动子电路30电连接，用于在复位信号线Reset的控制下，将初始电压端Vref的初始电压写入到驱动子电路30；写入子电路20与扫描信号线Gate、数据电压端Vdata和驱动子电路30电连接，用于在扫描信号线Gate的控制下，将数据电压端Vdata的数据电压写入到驱动子电路30；驱动子电路30还与第一电压端VDD和发光器件L电连接，用于驱动发光器件L发光。像素电路还包括第一辅助子电路40和/或第二辅助子电路50；第一辅助子电路40与第二电压端Vm和第一重置子电路10电连接，用于降低第一重置子电路10的漏电流；第二辅助子电路50与第三电压端Vn和写入子电路20电连接，用于降低写入子电路20的漏电流。在像素电路包括第一辅助子电路40的情况下，由于第一辅助子电路40可以降低第一重置子电路10的漏电流，因而在写入阶段t2和发光阶段t3，可以改善第一重置子电路10的漏电流对驱动子电路30的电压的影响，进而确保发光器件L发出光的亮度的稳定性。在像素电路包括第二辅助子电路50的情况下，由于第二辅助子电路50可以降低写入子电路30的漏电流，因而在发光阶段t3，可以改善写入子电路30的漏电流对驱动子电路30的电压的影响，进而确保发光器件L发出光的亮度的稳定性。

对于驱动子电路30不进行限定，以能驱动发光器件L发光为准。可选的，如图8所示，驱动子电路30包括驱动晶体管Td和存储电容Cst，驱动晶体管Td的栅极与存储电容Cst的第一端电连接，第一极与第一电压端VDD电连接，第二极与发光器件L的阳极电连接。

应该理解到，驱动子电路30还可以包括至少一个与驱动晶体管Td并联的晶体管。上述仅仅是对驱动子电路30的举例说明，其它与驱动子电路30功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

对于第一辅助子电路40不进行限定，以能降低第一重置子电路10的关态漏电流为准。可选的，如图9所示，第一辅助子电路40包括第一电容C1，第一电容C1的第一端与第二电压端Vm电连接，第二端与第一重置子电路10电连接。

应当理解到，第一辅助子电路40还可以包括与第一电容C1并联或串联的其它电容。上述仅仅是对第一辅助子电路40的举例说明，其它与第一电容C1功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

本发明实施例中，第一辅助子电路40包括第一电容C1，第一电容C1的第一端与第二电压端Vm电连接，由于第一电容C1的保持作用，因而第一电容C1可以降低第一重置子电路10的关态漏电流。

对于第一重置子电路10不进行限定，以在复位信号线Reset的控制下，可以将初始电压端Vref的初始电压写入到驱动子电路30为准。如图10所示，第一重置子电路10包括第一晶体管T1和第二晶体管T2；第一晶体管T1的栅极和第二晶体管T2的栅极均与复位信号线Reset电连接，第一晶体管T1的第一极与初始电压端Vref电连接，第一晶体管T1的第二极与第二晶体管T2的第一极电连接，第二晶体管T2的第二极与驱动子电路30电连接；第一电容C1的第二端与第一晶体管T1的第二极电连接。

在驱动子电路30包括存储电容Cst和驱动晶体管Td的情况下，第二晶体管T2的第二极与存储电容Cst的第一端电连接。

应该理解到，第一重置子电路10还可以包括至少一个与第一晶体管T1和/或第二晶体管T2并联的晶体管。上述仅仅是对第一重置子电路10的举例说明，其它与第一重置子电路10功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

在复位信号线Reset输入低电平信号时，第一晶体管T1和第二晶体管T2导通，初始电压端Vref的初始电压通过第一晶体管T1和第二晶体管T2写入到存储电容Cst的第一端，将N1点的电压复位为初始电压。

在第一重置子电路10包括第一晶体管T1和第二晶体管T2的情况下，在复位阶段t1，将N1点的电压复位为初始电压后，第一晶体管T1和第二晶体管T2关断。然而，由于第一晶体管T1的第一极与初始电压端Vref电连接，因而第一晶体管T1和第二晶体管T2存在关态漏电流，相关技术中，由于像素电路不包括第一辅助子电路，因而第一晶体管T1和第二晶体管T2的关态漏电流会导致N1的电位，即驱动晶体管Td的栅极电位在发光阶段t3会发生变化，导致存储电容Cst的存储电压不稳定，流过发光器件L的电流不稳定，进而导致发光器件L发出光的亮度不稳定。而本发明实施例中，由于像素电路包括第一辅助子电路40，第一辅助子电路40包括第一电容C1，第一电容C1的第二端与第一晶体管T1的第二极电连接，由于第一电容C1的保持作用，使得第一晶体管T1和第二晶体管T2两端源漏电压差Vds大幅度减小，尤其是第一晶体管T1两端源漏电压差Vds大幅度减小，从而可以降低第一晶体管T1和第二晶体管T2的关态漏电流，这样一来，N1的电位，即驱动晶体管Td的栅极电位的保持效果更好，流过发光器件L的电流也更稳定，确保了发光器件L发出光的稳定性。

对于第二辅助子电路50不进行限定，以能降低写入子电路20的关态漏电流为准。可选的，如图11所示，第二辅助子电路50包括第二电容C2，第二电容C2的第一端与第三电压端Vn电连接，第二端与写入子电路20电连接。

应当理解到，第二辅助子电路50还可以包括与第二电容C2并联或串联的其它电容。上述仅仅是对第二辅助子电路50的举例说明，其它与第二电容C2功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

本发明实施例中，第二辅助子电路50包括第二电容C2，第二电容C2的第一端与第三电压端Vn电连接，由于第二电容C2的保持作用，因而第二电容C2可以降低写入子电路20的关态漏电流。

对于写入子电路20不进行限定，以在扫描信号线Gate的控制下，可以将数据电压端Vdata的数据电压写入到驱动子电路30为准。如图12所示，写入子电路20包括第三晶体管T3、第四晶体管T4和第五晶体管T5，第三晶体管T3的栅极与扫描信号线Gate电连接，第一极与数据电压端Vdata电连接，第二极与驱动子电路30电连接；第四晶体管T4的栅极和第五晶体管T5的栅极均与扫描信号线Gate电连接，第四晶体管T4的第一极与驱动子电路20电连接，第四晶体管T4的第二极与第五晶体管T5的第一极电连接，第五晶体管T5的第二极与发光器件L电连接；第二电容C2的第二端与第四晶体管T4的第二极电连接。

在驱动子电路30包括存储电容Cst和驱动晶体管Td的情况下，第三晶体管T3的第二极与存储电容Cst的第二端电连接，第四晶体管T4的第一极与存储电容Cst的第一端电连接，第五晶体管T5的第二极与驱动晶体管Td的第二极电连接。

应该理解到，写入子电路20还可以包括至少一个与第三晶体管T3、第四晶体管T4和第五晶体管T5中的至少一个并联的晶体管。上述仅仅是对写入子电路20的举例说明，其它与写入子电路20功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

在扫描信号线Gate输入低电平信号时，第三晶体管T3、第四晶体管T4和第五晶体管T5导通，数据电压端Vdata的数据电压通过第三晶体管T3写入到存储电容Cst的第二端，即N2点。由于在复位阶段t1，N1点的电压被复位为初始电压，初始电压可以使驱动晶体管Td导通，因此第一电压端VDD的电压通过驱动晶体管Td、第四晶体管T4和第五晶体管T5会写入到存储电容Cst的第一端，将N1点的电压充电至VDD+Vth。

在写入子电路20包括第三晶体管T3、第四晶体管T4和第五晶体管T5的情况下，在写入阶段t2，将N1点的电位充电至VDD+Vth后，第三晶体管T3、第四晶体管T4和第五晶体管T5关断。然而，由于第四晶体管T4的第一极与存储电容Cst的第一端电连接，第五晶体管T5的第二极与驱动晶体管Td的第二极电连接，因而第四晶体管T4和第五晶体管T5存在关态漏电流，相关技术中，由于像素电路不包括第二辅助子电路50，因而第四晶体管T4和第五晶体管T5的关态漏电流会导致N1的电位，即驱动晶体管Td的栅极电位在发光阶段t3会发生变化，导致存储电容Cst的存储电压不稳定，流过发光器件L的电流不稳定，进而导致发光器件L发出光的亮度不稳定。而本发明实施例中，由于像素电路包括第二辅助子电路50，第二辅助子电路50包括第二电容C2，第二电容C2的第二端与第四晶体管T4的第二极和第五晶体管的第一极电连接，由于第二电容C2的保持作用，使得第四晶体管T4和第五晶体管T5两端源漏电压差Vds大幅度减小，尤其是第四晶体管T4两端源漏电压差Vds大幅度减小，从而可以降低第四晶体管T4和第五晶体管T5的关态漏电流，这样一来，N1的电位，即驱动晶体管Td的栅极电位的保持效果更好，流过发光器件L的电流也更稳定，确保了发光器件L发出光的稳定性。

第二电压端Vm、第三电压端Vn可以与像素电路中已有的电压端相同，例如第二电压端Vm或第三电压端Vn与第一电压端VDD、初始电压端Vref以及数据电压端Vdata中的至少一个相同；第二电压端Vm或第三电压端Vn也可以单独设置，与像素电路中已有的电压端，例如第一电压端VDD、初始电压端Vref以及数据电压端Vdata等均不相同。

在一些实施例中，第二电压端Vm与第一电压端VDD、初始电压端Vref以及数据电压端Vdata中的至少一个相同，在此情况下，可以是第二电压端Vm与第一电压端VDD相同；也可以是第二电压端Vm与初始电压端Vref相同；当然还可以是第二电压端Vm与数据电压端Vdata相同。在另一些实施例中，第三电压端Vn与第一电压端VDD、初始电压端Vref以及数据电压端Vdata中的至少一个相同，在此情况下，可以是第三电压端Vn与第一电压端VDD相同；也可以是第三电压端Vn与初始电压端Vref相同；当然还可以是第三电压端Vn与数据电压端Vdata相同。附图13和图14提供的像素电路以第二电压端Vm与初始电压端Vref相同，第三电压端Vn与第一电压端VDD相同为例进行示意。

本发明实施例中，由于第二电压端Vm、第三电压端Vn与第一电压端VDD、初始电压端Vref以及数据电压端Vdata中的至少一个相同，因而无需单独制作第二电压端Vm和第三电压端Vn，简化了像素电路的结构和制作工艺。

在一些实施例中，如图13所示，像素电路还包括第二重置子电路60，第二重置子电路60与复位信号线Reset、初始电压端Vref、发光器件L的阳极以及驱动晶体管Td的第二端电连接，用于在复位信号线Reset的控制下，将初始电压端Vref的初始电压写入到发光器件L的阳极。

对于第二重置子电路60不进行限定，以在复位信号线Reset的控制下，可以将初始电压端Vref的初始电压写入到发光器件L的阳极为准。在一些实施例中，如图14所示，第二重置子电路60包括第六晶体管T6，第六晶体管T6的栅极与复位信号线Reset电连接，第一极与初始电压端Vref电连接，第二极与发光器件L的阳极电连接。

应当理解到，第二重置子电路60还可以包括与第六晶体管T6并联的多个开关晶体管，上述仅仅是对第二重置子电路60的举例说明，其它与第二重置子电路60功能相同的结构在此不再一一赘述。

本发明实施例中，像素电路包括第二重置子电路60，第二重置子电路60可以对发光器件L的阳极的电压进行复位，有利于确保发光器件L发出光的亮度的准确性。

在一些实施例中，如图13所示，像素电路还包括第三重置子电路70，第三重置子电路70与复位信号线Reset、初始电压端Vref以及存储电容Cst的第二端电连接，用于在复位信号线Reset的控制下，将初始电压端Vref的初始电压写入到存储电容Cst的第二端，即N2点。

对于第三重置子电路70不进行限定，以在复位信号线Reset的控制下，可以将初始电压端Vref的初始电压写入到存储电容Cst的第二端为准。在一些实施例中，如图14所示，第三重置子电路70包括第七晶体管T7，第七晶体管T7的栅极与复位信号线Reset电连接，第一极与初始电压端Vref电连接，第二极与存储电容Cst的第二端电连接。

应当理解到，第三重置子电路70还可以包括与第七晶体管T7并联的多个开关晶体管，上述仅仅是对第三重置子电路70的举例说明，其它与第三重置子电路70功能相同的结构在此不再一一赘述。

本发明实施例中，像素电路还包括第三重置子电路70，第三重置子电路70可以对存储电容Cst的第二端进行复位，有利于确保存储电容Cst上存储电压的稳定性，以进一步确保发光器件L发出光的亮度的稳定性。

在一些实施例中，如图13所示，像素电路还包括发光控制子电路80，发光控制子电路80与发光控制线EM、初始电压端Vref、存储电容Cst的第二端、驱动晶体管Td的第二极以及发光器件L的阳极电连接，用于在发光控制线EM的控制下，控制发光器件L发光。

对于发光控制子电路80不进行限定，以能控制发光器件L发光为准。在一些实施例中，如图14所示，发光控制子电路80包括第八晶体管T8和第九晶体管T9，第八晶体管T8的栅极与发光控制线EM电连接，第一极与驱动晶体管Td的第二极电连接，第二极与发光器件L的阳极电连接，第九晶体管T9的栅极与发光控制线EM电连接，第一极与初始电压端Vref电连接，第二极与存储电容Cst的第二端电连接。

应当理解到，发光控制子电路80还可以包括至少一个与第八晶体管T8或第九晶体管T19并联的多个开关晶体管，上述仅仅是对发光控制子电路80的举例说明，其它与发光控制子电路80功能相同的结构在此不再一一赘述。

在一些实施例中，发光控制子电路80还包括第十晶体管T10，第十晶体管T10的栅极与发光控制线EM电连接，第二极与存储电容Cst的第一端电连接，第一极悬空。

此处，第十晶体管T10可以等效为一个电容，第十晶体管T10能够改善驱动晶体管Td的阈值电压Vth的补偿效果。

基于上述，本发明实施例对各个子电路中晶体管的类型不做限定，上述驱动晶体管Td、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9以及第十晶体管T10可以是N型晶体管或者P型晶体管。本发明实施例是以上述晶体管均为P型晶体管为例进行的说明。

本发明实施例中提到的晶体管可以是第一极为漏极，第二极为源极；也可以是第一极为源极，第二极为漏极，对此不作限定。此外，根据晶体管导电方式的不同，可以将晶体管分为增强型晶体管和耗尽型晶体管，本发明实施例对上述像素电路中的晶体管为增强型晶体管，还是耗尽型晶体管不作限定。

以下结合图7所示的各个信号端的时序图，以图14所示的像素电路为例，对像素电路在一图像帧内的工作过程进行详细的说明。

上述一图像帧包括复位阶段t1、写入阶段t2与发光阶段t3。此外，本发明实施例均以晶体管为P型晶体管为例进行说明。

在一图像帧的复位阶段t1，复位信号线Reset输出低电平信号，扫描信号线Gate以及发光控制线EM输入高电平信号。基于此，第一晶体管T1、第二晶体T2、第六晶体管T6和第七晶体管T7均导通，第三晶体管T3、第四晶体管T4、第五晶体管T5、第八晶体管T8、第九晶体管T9、第十晶体管T10以及驱动晶体管Td均截止。

由于第一晶体管T1和第二晶体管T2导通，初始电压端Vref的初始电压写入到存储电压Cst的第一端，对存储电压Cst的第一端，即N1点，进行初始化。第六晶体管T6导通，初始电压端Vref的初始电压写入到发光器件L的阳极，对发光器件L的阳极的电压进行初始化。第七晶体管T7导通，初始电压端Vref的初始电压写入到存储电容Cst的第二端，对存储电容Cst第二端的，即N2点，进行初始化。

应当理解到，在复位阶段t1，初始电压端Vref的初始电压写入到存储电容Cst的第一端后，可以使驱动晶体管Td保持导通状态。

在一图像帧的写入阶段t2，扫描信号线Gate输出低电平信号，复位信号线Reset以及发光控制线EM输入高电平信号。基于此，第三晶体管T3、第四晶体管T4、第五晶体管T5均导通，第一晶体管T1、第二晶体T2、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9以及第十晶体管T10均截止。

由于第四晶体管T4、第五晶体管T5和驱动晶体管Td均导通，第一电压端VDD的电压通过驱动晶体管Td、第四晶体管T4和第五晶体管T5对存储电容Cst的第一端充电，该存储电容Cst又向驱动晶体管Td的栅极进行充电，直至驱动晶体管Td的栅极电压为VDD+Vth为至。当驱动晶体管Td的栅极电压为VDD+Vth时，驱动晶体管Td的栅源电压Vgs＝Vg-Vs＝VDD+Vth-VDD＝Vth，此时驱动晶体管Td处于截止状态。其中，对于P型晶体管而言，截止条件为Vgs≥Vth，Vth为负值。这样一来，驱动晶体管Td的阈值电压Vth被锁定至该驱动晶体管Td的栅极，从而实现了对该驱动晶体管Td的阈值电压Vth的补偿。

在一图像帧的发光阶段t3，发光控制线EM输入低电平信号，扫描信号线Gate、复位信号线Reset输入高电平信号。第八晶体管T8、第九晶体管T9、第十晶体管T10以及驱动晶体管Td导通，其余晶体管截止。

由于第九晶体管T9导通，初始电压端Vref的初始电压通过第九晶体管T9写入到存储电容Cst的第二端。此时，N1点的电压为VDD+Vth+Vref，即，驱动晶体管Td的栅极电压为VDD+Vth+Vref，因而可以使得驱动晶体管Td在发光阶段t3导通，第一电压端VDD的电压通过驱动晶体管Td以及第八晶体管T8写入到发光器件L的阳极，驱动发光器件L的发光。

由于第一电容C1的第一端与初始电压端Vref电连接，第二端与第一晶体管T1的第二极和第二晶体管T2的第一极电连接，在第一晶体管T1和第二晶体管T2截止的状态下，第一电容C1可以使得第一晶体管T1和第二晶体管T2的源漏电压差Vds大幅减小，降低了第一晶体管T1和第二晶体管T2的关态漏电流，因而在发光阶段t3，驱动晶体管Td的栅极电压比较稳定，使得发光器件L的发出光的亮度比较稳定。

由于第二电容C2的第一端与第一电压端VDD电连接，第二端与第四晶体管T4的第一极和第五晶体管T5的第二极电连接，在第四晶体管T4和第五晶体管T5截止的状态下，第二电容C2可以使得第四晶体管T4和第五晶体管T5的源漏电压差Vds大幅减小，降低了第四晶体管T4和第五晶体管T5的关态漏电流，因而在发光阶段t3，驱动晶体管Td的栅极电压比较稳定，使得发光器件L的发出光的亮度比较稳定。

在一些实施例中，驱动晶体管Td包括有源层，在像素电路包括第一电容C1的情况下，如图15和图16所示，第一电容C1的第一端或第二端与有源层90同层设置，第一电容C1的第一端或第二端的第一主体材料与有源层90的第二主体材料相同，且第一主体材料中掺杂的离子浓度大于第二主体材料中掺杂的离子浓度。

此处，第一主体材料和第二主体材料为半导体材料，由于第一主体材料中掺杂的离子浓度大，因而第一主体材料掺杂后形成的材料为导体，用于作为第一电容C1的第一端或第二端，第二主体材料中掺杂的离子浓度小，因而第二主体材料为半导体或第二主体材料掺杂后形成的材料为半导体，用于作为驱动晶体管Td的有源层。

在此基础上，本发明实施例可以在制作驱动晶体管Td的同时，制作第一晶体管T1、第二晶体T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10。

本发明实施例，由于第一电容C1的第一端或第二端与有源层90同层设置，第一电容C1的第一端或第二端的第一主体材料与有源层90的第二主体材料相同，因而可以同时制作有源层90和第一电容C1的第一端或第二端，从而简化了像素电路的制作过程。

在另一些实施例中，如图15和图16所示，第一电容C1的第一端或第二端与存储电容Cst的一端或第二电压端Vm同层同材料。

考虑到第一电容C1的第一端或第二端与第二电压端Vm同层设置时，第一电容C1的第一端或第二端与第二电压端Vm之间的距离太大，导致第一电容C1的电量减小，不能有效地减小第一重置子电路10的漏电流。基于此，在一些实施例中，将第一电容C1的第一端或第二端与存储电容Cst的一端同层设置，这样一来，可以确保形成的第一电容C1的电量较大，从而可以更有效地减小第一重置子电路10的漏电流。

附图15和图16中，以第一电容C1的第二端与有源层90同层设置，第一端与存储电容Cst的一端同层设置，且第一端通过过孔与第二电压端Vm电连接为例进行示意。

本发明实施例中，由于第一电容C1的第一端或第二端与存储电容Cst的一端或第二电压端Vm同层同材料，因而第一电容C1的第一端或第二端与存储电容Cst的一端可以同时制作，或者，第一电容C1的第一端或第二端与第二电压端Vm可以同时制作，从而可以简化像素电路的制作过程。

在一些实施例中，驱动晶体管Td包括有源层90，在像素电路包括第二电容C2的情况下，如图15和图17所示，第二电容C2的第一端或第二端与有源层90同层设置，第二电容C2的第一端或第二端的第一主体材料与有源层90的第二主体材料相同，且第一主体材料中掺杂的离子浓度大于第二主体材料中掺杂的离子浓度。

此处，第一主体材料掺杂后形成的材料为导体，用于作为第二电容C2的第一端或第二端。

本发明实施例，由于第二电容C2的第一端或第二端与有源层90同层设置，第二电容C2的第一端或第二端的第一主体材料与有源层90的第二主体材料相同，因而可以同时制作有源层90和第二电容C2的第一端或第二端，从而简化了像素电路的制作过程。

在另一些实施例中，如图15和图17所示，第二电容C2的第一端或第二端与存储电容Cst的一端或第三电压端Vn同层同材料。

考虑到第二电容C2的第一端或第二端与第三电压端Vn同层设置时，第二电容C2的第一端或第二端与第三电压端Vn之间的距离太大，导致第二电容C2的电量减小，不能有效地减小写入子电路20的漏电流。基于此，在一些实施例中，将第二电容C2的第一端或第二端与存储电容Cst的一端同层设置，这样一来，可以确保形成的第二电容C2的电量较大，从而可以更有效地减小写入子电路20的漏电流。

附图15和图17中，以第二电容C2的第二端与有源层80同层设置，第一端与存储电容Cst的一端同层设置，且第一端通过过孔与第三电压端Vn电连接为例进行示意。

本发明实施例中，由于第二电容C2的第一端或第二端与存储电容Cst的一端或第二电压端Vm同层同材料，因而第二电容C2的第一端或第二端与存储电容Cst的一端可以同时制作，或者，第一电容C1的第一端或第二端与第二电压端Vm可以同时制作，从而可以简化像素电路的制作过程。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种像素电路，其特征在于，包括第一重置子电路、写入子电路、驱动子电路以及发光器件；

所述第一重置子电路与复位信号线、初始电压端和所述驱动子电路电连接，用于在所述复位信号线的控制下，将所述初始电压端的初始电压写入到所述驱动子电路；

所述写入子电路与扫描信号线、数据电压端和所述驱动子电路电连接，用于在所述扫描信号线的控制下，将所述数据电压端的数据电压写入到所述驱动子电路；

所述驱动子电路还与第一电压端和所述发光器件电连接，用于驱动所述发光器件发光；

所述像素电路还包括第一辅助子电路和/或第二辅助子电路；所述第一辅助子电路与第二电压端和所述第一重置子电路电连接，用于降低所述第一重置子电路的漏电流；所述第二辅助子电路与第三电压端和所述写入子电路电连接，用于降低所述写入子电路的漏电流；

所述第一辅助子电路包括第一电容；所述第一电容的第一端与所述第二电压端电连接，第二端与所述第一重置子电路电连接；所述第二辅助子电路包括第二电容；所述第二电容的第一端与所述第三电压端电连接，第二端与所述写入子电路电连接。

2.根据权利要求1所述的像素电路，其特征在于，所述第一重置子电路包括第一晶体管和第二晶体管；

所述第一晶体管的栅极和所述第二晶体管的栅极均与所述复位信号线电连接，所述第一晶体管的第一极与所述初始电压端电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的第二极与所述驱动子电路电连接；所述第一电容的第二端与所述第一晶体管的第二极电连接。

3.根据权利要求1所述的像素电路，其特征在于，所述写入子电路包括第三晶体管、第四晶体管和第五晶体管；

所述第三晶体管的栅极与所述扫描信号线电连接，第一极与所述数据电压端电连接，第二极与所述驱动子电路电连接；

所述第四晶体管的栅极和所述第五晶体管的栅极均与所述扫描信号线电连接，所述第四晶体管的第一极与所述驱动子电路电连接，所述第四晶体管的第二极与所述第五晶体管的第一极电连接，所述第五晶体管的第二极与所述发光器件电连接；所述第二电容的第二端与所述第四晶体管的第二极电连接。

4.根据权利要求1-3任一项所述的像素电路，其特征在于，所述第二电压端、所述第三电压端与所述第一电压端、所述初始电压端以及所述数据电压端中的至少一个相同。

5.根据权利要求1所述的像素电路，其特征在于，所述驱动子电路包括驱动晶体管和存储电容；

所述驱动晶体管的栅极与所述存储电容的第一端电连接，第一极与所述第一电压端电连接，第二极与所述发光器件电连接；

所述存储电容的第二端与写入子电路电连接。

6.根据权利要求5所述的像素电路，其特征在于，所述驱动晶体管包括有源层；

在所述像素电路包括所述第一电容的情况下，所述第一电容的第一端或第二端与所述有源层同层设置，所述第一电容的第一端或第二端的第一主体材料与所述有源层的第二主体材料相同，且所述第一主体材料中掺杂的离子浓度大于所述第二主体材料中掺杂的离子浓度；

或者，所述第一电容的第一端或第二端与所述存储电容的一端或所述第二电压端同层同材料。

7.根据权利要求5所述的像素电路，其特征在于，所述驱动晶体管包括有源层；

在所述像素电路包括所述第二电容的情况下，所述第二电容的第一端或第二端与所述有源层同层设置，所述第二电容的第一端或第二端的第一主体材料与所述有源层的第二主体材料相同，且所述第一主体材料中掺杂的离子浓度大于所述第二主体材料中掺杂的离子浓度；

或者，所述第二电容的第一端或第二端与所述存储电容的一端或所述第三电压端同层同材料。

8.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的像素电路。

Images