CN110676267A - 一种显示面板及其制造方法 - Google Patents
一种显示面板及其制造方法 Download PDFInfo
- Publication number
- CN110676267A CN110676267A CN201910931468.5A CN201910931468A CN110676267A CN 110676267 A CN110676267 A CN 110676267A CN 201910931468 A CN201910931468 A CN 201910931468A CN 110676267 A CN110676267 A CN 110676267A
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- insulating layer
- display panel
- electrode precursor
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000002243 precursor Substances 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000009194 climbing Effects 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 101100245267 Caenorhabditis elegans pas-1 gene Proteins 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000002042 Silver nanowire Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示面板及其制造方法，显示面板包括扫描线和数据线、TFT开关、像素区域以及像素电极；所述像素电极包括与所述半导体形成材料相同的像素电极前体，所述显示面板还包括覆盖像素电极前体和半导体层的第二绝缘层，所述第二绝缘层在像素电极前体上开设接触孔，接触孔不超过像素电极前体的边缘；像素电极前体经离子注入进入所述接触孔内并形成具有导体性的像素电极。本发明显示面板及其制造方法，像素电极的边缘为一个缓升的台阶，有利于配向膜的涂布；避免了第三绝缘层的边缘UnderCut(底切)的发生；降低了公共电极爬坡断线的风险。
Description
技术领域
本发明涉及显示面板的技术领域，尤其涉及一种显示面板及其制造方法。
背景技术
现有主流显示主要分为液晶显示(TFT-LCD)和有机EL(Electro Luminescence：电致发光)显示装置(包括即OLED或Micr OLED等，主要为OLED)，无论是被动发光的TFT-LCD还是自动电致发光的OLED，都需要作为开关元件的薄膜晶体管(Thin Film Transistror，简称TFT)，通过在阵列基板上形成多个栅极配线、源极配线以及位于栅极配线和源极配线交叉处的TFT。TFT有源层目前常用的材料主要分为三类：非晶硅、低温多晶硅和氧化物半导体。由于氧化物半导体与非晶硅相比，具有较高迁移率，与低温多晶硅相比，均一性较好，且制造工艺相对简单，因此比较适用于大面积显示装置如TV、Monitior等。
如何优选共用工艺，从而抑制掩模版数和工序数的增加，成为各家研究的热点。专利文献103155138A有提到氧化物半导体可以进行导体化，但对可能出现的问题和新工艺下像素结构的设计未提到，经过我们研究发现，在完成去除氧化物半导体上绝缘层(第二绝缘层，Pas1)这一工艺时，如果开孔(即曝光的范围超出了氧化物半导体(OS)边界)，则在刻蚀氧化物半导体上的绝缘层后，还会继续刻蚀氧化物半导体层下面的第一绝缘层(GI)，第一绝缘层(GI)被刻蚀的～2000A，最终导致出现氧化物半导体的边缘UnderCut(底切)，对后续工艺不良，比如可能会导致增加后面的ITO爬坡断线风险，影响产品品质和良率。
发明内容
本发明提供一种显示面板，其包括纵横交错的扫描线和数据线、位于扫描线和数据线交叉处的TFT开关、由扫描线和数据线交叉限定的像素区域以及位于每个像素区域的像素电极；所述TFT开关包括与扫描线连接的栅极、与数据线连接的源极、与像素电极连接的漏极、以及与栅极重叠的半导体层；所述像素电极包括与所述半导体形成材料相同的像素电极前体，所述显示面板还包括覆盖像素电极前体和半导体层的第二绝缘层，所述第二绝缘层在像素电极前体上开设接触孔，接触孔不超过像素电极前体的边缘；像素电极前体经离子注入进入所述接触孔内并形成具有导体性的像素电极。
优选地，所述接触孔离像素电极前体的边缘为1-5um。
优选地，部分像素电极前体被第二绝缘层覆盖，被第二绝缘层覆盖的部分像素电极前体通过横向扩散方式形成导体化的像素电极。
优选地，还包括覆盖第二绝缘层和像素电极的第三绝缘层、以及位于第三绝缘层上的公共电极。
优选地，公共电极在像素电极重叠的位置设有狭缝。
本发明还提供一种显示面板的制造方法，包括如下步骤：
S1：在基板上沉积第一金属层，然后形成图案化的栅极和扫描线；
S2：在形成步骤S1的基础上沉积覆盖第一金属层的栅极绝缘层；
S3：在步骤S2的基础上沉积氧化物半导体材料层，对氧化物半导体材料层进行图案化形成半导体层和像素电极前体；
S4：在步骤S3的基础上沉积第二金属层，对第二金属层金属图案化形成分别与半导体层接触的源极和漏极、以及与源极连接的数据线；
S5：在步骤S4的基础上沉积第二绝缘层，对第二绝缘层进行图案化形成位于像素电极前体上的接触孔，接触孔不超过像素电极前体的边缘；
S6：在步骤S5的基础上通过离子进入第接触孔内使得像素电极前体进行导体化并形成像素电极。
优选地，针对步骤S5，部分像素电极前体仍被第二绝缘层覆盖；针对步骤S6，被第二绝缘层覆盖的部分像素电极前体通过横向扩散方式形成导体化的像素电极。
优选地，所述接触孔离像素电极前体的边缘为1-5um。
优选地，还包括如下步骤：
S7：在步骤S6的基础上沉积第三绝缘层；
S8：在步骤S7的基础上沉积透明电极并形成图案化的公共电极。
本发明显示面板及其制造方法，像素电极的边缘为一个缓升的台阶，有利于配向膜的涂布；避免了第三绝缘层的边缘UnderCut(底切)的发生；降低了公共电极爬坡断线的风险。
附图说明
图1为本发明显示面板的制造步骤之一的结构示意图；
图2为本发明显示面板的制造步骤之二的结构示意图；
图3为本发明显示面板的制造步骤之三的结构示意图；
图4为本发明显示面板的制造步骤之四的结构示意图；
图5为本发明显示面板的制造步骤之五的结构示意图；
图6为本发明显示面板的制造步骤之六的结构示意图；
图7为图6所示显示面板的制造步骤六的俯视图；
图8为本发明显示面板的制造步骤之七的结构示意图；
图9为本发明显示面板的制造步骤之八的结构示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
本发明揭示一种显示面板的制造方法，包括如下步骤：
S1：如图1所示，在玻璃基板10上沉积第一金属层，然后在第一金属层上涂覆光阻(图未示)，经过光刻和刻蚀后形成图案化的栅极20和扫描线21；
其中，第一金属层的材料为钼或铌或铜，其厚度约
最好为
S2：如图2所示，在形成步骤S1的基础上沉积覆盖第一金属层的栅极绝缘层30；
其中，栅极绝缘层30作为第一绝缘层，其材料为氮化硅或氧化硅，其厚度
S3：如图3所示，在步骤S2的基础上沉积氧化物半导体材料层，对氧化物半导体材料层进行图案化形成半导体层40和像素电极前体50；
其中，氧化物半导体材料层的材料为IGZO，其厚度为
S4：如图4所示，在步骤S3的基础上沉积第二金属层，对第二金属层金属图案化形成分别与半导体层40接触的源极61和漏极62、以及与源极61连接的数据线63；
其中，第二金属层的材料为钼或铌或铜，其厚度约
S5：如图5所示，在步骤S4的基础上沉积第二绝缘层70，对第二绝缘层70进行图案化形成位于像素电极前体50上的接触孔71，使像素电极前体50露出来；
其中，第二绝缘层70的材料为氧化硅或者氮化硅，其厚度约为
接触孔70不超过像素电极前体50的边缘，离像素电极前体50的边缘为1～5um，部分像素电极前体50仍被第二绝缘层70覆盖。
S6：如图6和图7所示，在步骤S5的基础上通过Ar等离子体或者H2离子进入第接触孔71内使得像素电极前体50进行导体化并形成像素电极80，被第二绝缘层70覆盖的部分像素电极前体50通过横向扩散方式形成导体化的像素电极80；
其中，TFT沟道因为第二绝缘层70的保护，则不会被导体化。
S7：如图8所示，在步骤S6的基础上沉积第三绝缘层90，对第三绝缘层90进行图案化形成与信号连接的端子接触孔(图未示)；
其中，第三绝缘层90的材料为氮化硅，其厚度约为
S8：如图9所示，在步骤S7的基础上沉积透明电极并形成图案化的公共电极100。
其中公共电极100在像素电极80重叠位置设有狭缝，透明电极的材料为ITO或纳米银线等，其厚度
针对步骤S5,如图7所示，在进行第二绝缘层70曝光刻蚀需控制如下：第一：第二绝缘层70刻蚀后没有超出像素电极前体50的边界，即最外围像素电极仍然覆盖有第二绝缘层70；第二：第二绝缘层70刻蚀后，接触孔71离像素电极的边界为1～5um。第三：第二绝缘层70覆盖下的像素电极前体50通过横向扩散方式进行导体化。
本发明还提供一种显示面板，其包括纵横交错的扫描线21和数据线63、位于扫描线21和数据线63交叉处的TFT开关、由扫描线21和数据线63交叉限定的像素区域、位于每个像素区域的像素电极70、覆盖像素电极70的第三绝缘层90以及位于第三绝缘层70上方的公共电极100。
其中，TFT开关包括与扫描线21连接的栅极20、与数据线63连接的源极61、与像素电极70连接的漏极62、以及与栅极20重叠的半导体层40。
其中，像素电极70由像素电极前体50，像素电极前体50经离子注入形成具有导体化的像素电极70；像素电极前体50和半导体层40形成的材料相同、都是氧化物半导体材料。
显示面板还包括覆盖像素电极前体50和半导体层40的第二绝缘层70，第二绝缘层70在像素电极前体50开设接触孔71，接触孔71不超过像素电极前体50的边缘，离像素电极前体50的边缘为1～5um，部分像素电极前体50仍被第二绝缘层70覆盖。
第三绝缘层90也覆盖第二绝缘层70。
通过Ar等离子体或者H2离子进入接触孔71内使得像素电极前体50进行导体化并形成像素电极80，被第二绝缘层70覆盖的部分像素电极前体50通过横向扩散方式形成导体化的像素电极80；
本发明显示面板及其制造方法，像素电极的边缘为一个缓升的台阶，有利于配向膜的涂布；避免了第三绝缘层的边缘UnderCut(底切)的发生；降低了公共电极爬坡断线的风险。
以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等)，这些等同变换均属于本发明的保护范围。
Claims (9)
1.一种显示面板，其包括纵横交错的扫描线和数据线、位于扫描线和数据线交叉处的TFT开关、由扫描线和数据线交叉限定的像素区域以及位于每个像素区域的像素电极；所述TFT开关包括与扫描线连接的栅极、与数据线连接的源极、与像素电极连接的漏极、以及与栅极重叠的半导体层；其特征在于：所述像素电极包括与所述半导体形成材料相同的像素电极前体，所述显示面板还包括覆盖像素电极前体和半导体层的第二绝缘层，所述第二绝缘层在像素电极前体上开设接触孔，接触孔不超过像素电极前体的边缘；像素电极前体经离子注入进入所述接触孔内并形成具有导体性的像素电极。
2.根据权利要求1所述的显示面板，其特征在于：所述接触孔离像素电极前体的边缘为1-5um。
3.根据权利要求1所述的显示面板，其特征在于：部分像素电极前体被第二绝缘层覆盖，被第二绝缘层覆盖的部分像素电极前体通过横向扩散方式形成导体化的像素电极。
4.根据权利要求1所述的显示面板，其特征在于：还包括覆盖第二绝缘层和像素电极的第三绝缘层、以及位于第三绝缘层上的公共电极。
5.根据权利要求4所述的显示面板，其特征在于：公共电极在像素电极重叠的位置设有狭缝。
6.一种显示面板的制造方法，其特征在于，包括如下步骤：
S1：在基板上沉积第一金属层，然后形成图案化的栅极和扫描线；
S2：在形成步骤S1的基础上沉积覆盖第一金属层的栅极绝缘层；
S3：在步骤S2的基础上沉积氧化物半导体材料层，对氧化物半导体材料层进行图案化形成半导体层和像素电极前体；
S4：在步骤S3的基础上沉积第二金属层，对第二金属层金属图案化形成分别与半导体层接触的源极和漏极、以及与源极连接的数据线；
S5：在步骤S4的基础上沉积第二绝缘层，对第二绝缘层进行图案化形成位于像素电极前体上的接触孔，接触孔不超过像素电极前体的边缘；
S6：在步骤S5的基础上通过离子进入第接触孔内使得像素电极前体进行导体化并形成像素电极。
7.根据权利要求6所述的显示面板的制造方法，其特征在于，针对步骤S5，部分像素电极前体仍被第二绝缘层覆盖；针对步骤S6，被第二绝缘层覆盖的部分像素电极前体通过横向扩散方式形成导体化的像素电极。
8.根据权利要求6所述的显示面板的制造方法，其特征在于，所述接触孔离像素电极前体的边缘为1-5um。
9.根据权利要求6所述的显示面板的制造方法，其特征在于，还包括如下步骤：
S7：在步骤S6的基础上沉积第三绝缘层；
S8：在步骤S7的基础上沉积透明电极并形成图案化的公共电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910931468.5A CN110676267A (zh) | 2019-09-29 | 2019-09-29 | 一种显示面板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910931468.5A CN110676267A (zh) | 2019-09-29 | 2019-09-29 | 一种显示面板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110676267A true CN110676267A (zh) | 2020-01-10 |
Family
ID=69079987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910931468.5A Pending CN110676267A (zh) | 2019-09-29 | 2019-09-29 | 一种显示面板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110676267A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023024256A1 (zh) * | 2021-08-24 | 2023-03-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120329189A1 (en) * | 2009-07-27 | 2012-12-27 | Au Optronics Corporation | Fabricating method of organic electro-luminescence display unit |
| CN103219389A (zh) * | 2013-03-21 | 2013-07-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN104576658A (zh) * | 2014-12-30 | 2015-04-29 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法及显示器 |
| CN109872973A (zh) * | 2019-01-16 | 2019-06-11 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
-
2019
- 2019-09-29 CN CN201910931468.5A patent/CN110676267A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120329189A1 (en) * | 2009-07-27 | 2012-12-27 | Au Optronics Corporation | Fabricating method of organic electro-luminescence display unit |
| CN103219389A (zh) * | 2013-03-21 | 2013-07-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN104576658A (zh) * | 2014-12-30 | 2015-04-29 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法及显示器 |
| CN109872973A (zh) * | 2019-01-16 | 2019-06-11 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023024256A1 (zh) * | 2021-08-24 | 2023-03-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192904B2 (en) | Array substrate and manufacturing method thereof, display device | |
| US8497147B2 (en) | Array substrate and method of fabricating the same | |
| US8035103B2 (en) | Circuit board, electronic device, and method for producing circuit board | |
| US9543324B2 (en) | Array substrate, display device and manufacturing method of the array substrate | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| US20150221669A1 (en) | Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof | |
| EP3327763B1 (en) | Method for manufacturing array substrate, array substrate, and display device | |
| US8357570B2 (en) | Pixel structure and method for fabricating the same | |
| US20170255044A1 (en) | Tft substrates and the manufacturing methods thereof | |
| EP3168865A1 (en) | Array substrate manufacturing method | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| CN102496625A (zh) | 薄膜晶体管、画素结构及其制造方法 | |
| US9240424B2 (en) | Thin film transistor array substrate and producing method thereof | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| US20150263050A1 (en) | Pixel Structure and Manufacturing Method thereof | |
| US8501552B2 (en) | Pixel structure and method of fabricating the same | |
| CN106298523B (zh) | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 | |
| US9461066B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| CN110676267A (zh) | 一种显示面板及其制造方法 | |
| US8835206B2 (en) | Pixel structure, array substrate and method of fabricating the same | |
| US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| US20150187825A1 (en) | Method of Manufacturing Array Substrate of LCD | |
| CN103151253B (zh) | 信号线的制作方法、薄膜晶体管、阵列基板及显示装置 | |
| CN111048593A (zh) | 一种薄膜晶体管及其制造方法 | |
| US8329518B1 (en) | Methods for manufacturing thin film transistor array substrate and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200903 Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Applicant after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7 Applicant before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Applicant before: Nanjing East China Electronic Information Technology Co.,Ltd. |
|
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200110 |