CN110676232A - 一种半导体器件封装结构及其制作方法、一种电子设备 - Google Patents
一种半导体器件封装结构及其制作方法、一种电子设备 Download PDFInfo
- Publication number
- CN110676232A CN110676232A CN201910819051.XA CN201910819051A CN110676232A CN 110676232 A CN110676232 A CN 110676232A CN 201910819051 A CN201910819051 A CN 201910819051A CN 110676232 A CN110676232 A CN 110676232A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- heat dissipation
- substrate
- dissipation plate
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 160
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 230000017525 heat dissipation Effects 0.000 claims description 109
- 239000010410 layer Substances 0.000 claims description 57
- 239000012790 adhesive layer Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 7
- 238000005538 encapsulation Methods 0.000 claims description 6
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000008393 encapsulating agent Substances 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 229910052802 copper Inorganic materials 0.000 description 19
- 239000010949 copper Substances 0.000 description 19
- 239000003292 glue Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请提供了一种半导体器件封装结构及其制作方法、一种电子设备，该半导体器件封装结构的散热能力较好，并且制作工艺较为简单。半导体器件封装结构包括基板、半导体器件、连接桥以及散热块，其中：基板的第一面上设置有信号管脚；半导体器件设置于基板的第一面上，半导体器件在背离基板的一面上设置有电极；连接桥包括第一连接部、第二连接部以及支撑部，第一连接部设置于半导体器件上并与电极电连接，第二连接部设置于信号管脚上并与信号管脚电连接，支撑部架设连接于第一连接部与第二连接部之间；散热块设置于支撑部背离基板的一侧。
Description
技术领域
本申请涉及电子设备技术领域，尤其涉及到一种半导体器件封装结构及其制作方法、一种电子设备。
背景技术
在电力系统、数据中心、电动汽车、新能源应用等多个领域，利用电力电子设备来实现能量转换是常用的手段，功率半导体器件作为电力电子变换器的基本组成单元，在其中起着至关重要的作用。DBC(direct bonding copper，覆铜陶瓷基板)以其高导热、高电绝缘、高机械强度等特性被广泛应用于功率半导体器件封装中，具体封装结构一般可分为单面DBC封装和双面DBC封装。其中，单面DBC封装结构的优势在于工艺较为简单且制作成本较低，但是由于其只能实现单面散热，因此多应用于对散热能力要求不高的场景；双面DBC封装结构因其较佳的散热能力，多被应用于高功率密度场景，但是其制作工艺难度大且成本较高。基于此，如何提供一种制作工艺相对简单、又能实现双面散热的半导体器件封装结构，是目前亟待解决的技术问题。
发明内容
本申请提供了一种半导体器件封装结构及其制作方法、一种电子设备，该半导体器件封装结构的散热能力较好，并且制作工艺较为简单。
第一方面，本申请提供了一种半导体器件封装结构，该半导体器件封装结构包括基板和半导体器件，其中，基板用于承载半导体器件并对半导体器件进行散热，半导体器件设置于基板的第一面上。在将半导体器件与基板电连接时，基板的第一面上还设置有信号管脚，半导体器件背离基板的一面设置有电极，半导体器件封装结构还包括用于将电极与信号管脚电连接的连接桥，具体设置时，该连接桥包括第一连接部、第二连接部和支撑部，第一连接部设置于半导体器件上，与半导体器件的电极电连接；第二连接部设置于信号管脚上，与信号管脚电连接；支撑部则架设于第一连接部与第二连接部之间，并分别与第一连接部和第二连接部连接，这样，通过连接桥就可以将电极与信号管脚之间导通。此外，该半导体器件封装结构还包括散热块，散热块设置于支撑部背离基板的一侧，这样，半导体器件工作时所产生的热量一部分可传递至其下方的基板，通过基板对外散热，另一部分可通过连接桥传递至其上方的散热块，通过散热块对外散热，因此，该半导体器件封装结构通过基板和散热块实现了对半导体器件的双面散热。
本申请提供的半导体器件封装结构，通过在连接桥上设置散热块，使得半导体器件工作时的产生热量可同时由下方的基板和上方的散热块两个路径散发，因此实现了对半导体器件的双面散热，并且该半导体器件封装结构的制作工艺过程也较为简单。
在将支撑部与第一连接部和第二连接部连接时，具体地，支撑部的一侧与第一连接部背离半导体器件的一端连接，另一侧与第二连接部背离信号管脚的一端连接；并且为了提高半导体器件封装结构的结构可靠性，应尽量使散热块能够水平放置，这样就需要使承载散热块的支撑部水平设置，具体实施时，可以将第一连接部背离半导体器件的一端与第二连接部背离信号管脚的一端设计为共面，从而为支撑部的水平设置提供条件。
为了进一步提高半导体器件封装结构的结构可靠性，支撑部背离基板的一侧表面还开设有凹槽，该凹槽的截面形状与散热块的截面形状相匹配，以使得散热块朝向支撑部的一端能够卡设于凹槽内。
具体设置时，连接桥的各个部分可以单独设计，然后再通过焊接固定为一个整体；或者，连接桥也可以为一体折弯成型结构，以简化其制作工艺。
在一个具体的实施方案中，散热块为陶瓷材质，例如氧化铝陶瓷、氮化铝陶瓷或者氮化硅陶瓷等。
在另一个具体的实施方案中，散热块为铜、铝等导热性良好的金属材质。
基板具体可以为具有高导热、高电绝缘性能的DBC基板，DBC基板包括层叠设置的下层、中间层和上层，其中，上层和下层具体可以为高导电性的铜层，中间层具体可以为绝缘传热的陶瓷层；半导体器件设置于上层铜层上。
为了进一步提高半导体器件封装结构的散热能力，半导体器件封装结构还包括第一散热板和第二散热板，其中，第一散热板设置于基板上与第一面相反的第二面上，用于对基板进行散热，第二散热板设置于散热块背离连接桥的一侧，用于对散热块进行散热，使得基板和散热块能够快速降温从而更加有效地对半导体器件散热。
为了提高各部件的连接强度，同时对半导体器件形成有效保护，半导体器件封装结构还包括封装胶层，该封装胶层设置于第一散热板与第二散热板之间，用于包裹基板、半导体器件、连接桥以及散热块。
当第二散热板和散热块均为金属材质时，半导体器件封装结构还包括绝缘层，该绝缘层设置于第二散热板与散热块之间，以避免两者之间产生电连接。
第二方面，本申请还提供了一种半导体器件封装结构的制作方法，该制作方法包括以下步骤：
在基板的第一面上形成信号管脚；
在半导体器件的一面制备电极，将半导体器件设置于基板的第一面上，并使半导体器件设置有电极的一面背离基板；
通过连接桥将电极与信号管脚电连接，连接桥包括第一连接部、第二连接部以及支撑部，第一连接部设置于半导体器件上并与电极电连接，第二连接部设置于信号管脚上并与信号管脚电连接，支撑部架设连接于第一连接部与第二连接部之间；
将散热块设置于支撑部背离基板的一侧。
采用上述方法制作的半导体器件封装结构，通过在连接桥上设置散热块，使得半导体器件工作时的产生热量可同时由下方的基板和上方的散热块两个路径散发，因此实现了对半导体器件的双面散热，并且制作工艺过程也较为简单。
在一个具体的实施方案中，上述半导体器件封装结构的制作方法还包括：
在基板上与第一面相反的第二面上设置第一散热板；
在第一散热板上设置封装胶层，封装胶层用于包裹基板、半导体器件、连接桥以及散热块；
在封装胶层背离第一散热板的一侧设置第二散热板。
在进行在封装胶层背离第一散热板的一侧设置第二散热板的步骤之前，该半导体器件封装结构的制作方法还包括：
对封装胶层背离第一散热板的一侧进行研磨，使散热块暴露于封装胶层背离第一散热板的一侧，以使散热块能够与后续设置的第二散热板直接接触，保证散热块的散热效果。
第三方面，本申请还提供了一种电子设备，该电子设备可以为电力系统、数据中心、电动汽车或者新能源等多个领域所应用的大功率电源等设备，包括上述第一方面中任意可能的实施方案中的半导体器件封装结构，该电子设备的散热能力较好，并且制作工艺较为简单。
附图说明
图1为本申请一实施例半导体器件封装结构的结构示意图；
图2为本申请另一实施例半导体器件封装结构的结构示意图；
图3为本申请实施例基板的结构示意图；
图4为本申请实施例连接桥的结构示意图；
图5为本申请实施例半导体器件封装结构的俯视图；
图6为本申请又一实施例半导体器件封装结构的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
目前，在对大功率场合的功率半导体器件封装时，多采用单面DBC封装或者双面DBC封装，在这两种封装方式中，单面DBC封装结构的制作工艺较为简单，但其散热能力相对较差，而具有较佳散热能力的双面DBC封装结构又因其复杂的制作工艺而尚未能量产应用。基于此，本申请提供了一种半导体器件封装结构，用以在制作工艺相对简单的前提下实现对半导体器件的双面散热，从而在散热能力和可靠应用之间取得较好的平衡。
本申请实施例提供的半导体器件封装结构可应用于电子设备中，该电子设备可以为电力系统、数据中心、电动汽车或者新能源等多个领域所应用的大功率电源等设备。首先参考图1和图2所示，本申请提供的半导体器件封装结构包括基板10、半导体器件20、连接桥30以及散热块40，其中，基板10用于承载半导体器件20并对半导体器件20进行散热，具体设置时，基板10包括位置相对的第一面11和第二面12，基板10的第一面11设置有信号管脚13；半导体器件贴20装于基板10的第一面11上，包括背离基板10设置的正面以及朝向基板10设置的背面，半导体器件20的正面和背面均可设置有电极21，对于设置于半导体器件20的背面的电极21，可直接通过贴装工艺实现与基板10的电连接，而对于设置于半导体器件20的正面的电极21，则需要通过连接桥30实现与基板的电连接，具体设置时，连接桥30架设于半导体器件20和基板10的信号管脚13之间，其一端与信号管脚13电连接，另一端与上述半导体器件20的正面的电极21电连接，从而将信号管脚11与半导体器件20的正面的电极21导通；散热块40设置于连接桥30背离基板10的一侧，用于吸收半导体器件工作时传递至连接桥30的热量。
请结合图1和图3所示，本申请实施例中的基板10具体可以为具有高导热、高电绝缘性能的DBC基板，以使得半导体器件20工作时所产生的热量能够尽快散发，这时，基板10可包括层叠设置的三层结构，分别为位于下层14的高导材料、位于中间层15的绝缘传热材料以及位于上层16的高导材料，具体设置时，中间层15具体可以为陶瓷层，上层16和下层14具体可以为铜层，半导体器件20即设置于基板的上层16铜层上，这时，上层铜层的表面即形成为用于承载半导体器件的第一面。上层16铜层可通过图形化工艺形成多个功能区，以用于实现不同的电气功能，例如在图1所示的实施例中，上层16铜层包括用于承载半导体器件20的器件贴装区17、以及用于与半导体器件的正面的电极电连接的信号管脚13，在具体设计时，器件贴装区与信号管脚之间需要间隔设置，以避免半导体器件正面和反面的电极导通而影响其性能。需要注意的是，在形成器件贴装区17和信号管脚13时，应保证两者之间的间距不小于半导体器件20在最大工作电压时对应的电气绝缘距离，以使电子设备能够可靠工作。
在本申请实施例中，半导体器件20可以为现有技术中的IGBT(insulated gatebipolar transistor，绝缘栅双极型晶体管)、MOSFET(metal-oxide-semiconductorfield-effect transistor，金属-氧化物半导体场效应晶体管)或者碳化硅二极管等，本申请对此不作具体限制。在将半导体器件20设置于基板10的第一面11上时，具体可以采用焊接或者银烧结等方式，这样既可以将半导体器件20与基板10固定连接，又可以将半导体器件20背面的电极21与上层16铜层的器件贴装区17电气连接。其中，半导体器件20正面和背面电极21的具体极性不限，例如，当半导体器件20为MOSFET时，半导体器件20正面的电极21可以为源极，半导体器件20背面的电极21则可以为漏极。
在设置连接桥时，请参考图1和图4所示，连接桥30可以包括第一连接部31、第二连接部32以及支撑部33，其中，第一连接31部设置于半导体器件20上，且第一连接部31与电极21之间电连接，第二连接部32设置于信号管脚13上并与信号管脚13电连接，支撑部33则架设于第一连接部31和第二连接部32之间，以将两者连接，从而将电极21与信号管脚13导通。
在本申请实施例中，在将支撑部33与第一连接部31和第二连接部32连接时，参考图1所示，支撑部33的一侧与第一连接部31背离半导体器件20的一端连接，另一侧与第二连接部32背离信号管脚13的一端连接。连接桥30的各个部分可以单独设计，然后再通过焊接等方式连接为一个整体；或者，连接桥30也可以为一体折弯成型结构，这样可以一定程度简化半导体封装器件的制作工艺。此外，由于连接桥30需要将半导体器件20与基板10电连接，因此需要具有良好的导电性，在本申请实施例中，连接桥30可以选用具有高导电性的金属材质制备，例如铜材质、铝材质或者银材质等。
在将散热块40设置于连接桥30上时，参考图1所示，散热块40具体设置于支撑部33背离基板10的一侧，这样，半导体器件20工作时产生的热量一部分传递至其下方的基板10，通过基板10对外散热，另一部分通过其上方的第一连接部31传递至支撑部33，由支撑部33传递至散热块40，进而由散热块40对外散热。也就是说，该半导体器件封装结构通过下方的基板10和上方的散热块40实现了对半导体器件20的双面散热，并且结构和制作工艺较为简单，仅需在单面DBC封装结构的基础上增加一个散热块40，因此成本也相对较低。
散热块40的具体材质不限，例如，在一个具体的实施方案中，散热块40可采用陶瓷材料制备，例如成本较为低廉的氧化铝陶瓷，或者导热性能优良的氮化铝陶瓷，再或者可靠性较高的氮化硅陶瓷，等等，这时，陶瓷散热块可通过焊接或者银烧结等固定于支撑部33的表面；再例如，在另一个具体的实施方案中，散热块40还可采用铜、铝等导热性良好的金属材料制备，这时，金属散热块同样可通过焊接或者银烧结等固定于支撑部33的表面。
此外，为了提高半导体器件封装结构的结构牢靠性，请参考图1和图4所示，支撑部33背离基板10的一侧表面还可以开设有凹槽34，凹槽34的截面形状与散热块40的截面形状相匹配，以使得散热块40朝向支撑部33的一端能够卡设于该凹槽34内。
请继续参考图1所示，半导体器件封装结构还包括第一散热板50和第二散热板60，其中，第一散热板50设置于基板10的第二面12，以对基板10进行散热，第二散热板60则设置于散热块40背离连接桥30的一侧，以对散热块40进行散热。在具体设置第一散热板50和第二散热板60时，第一散热板50和第二散热板60可以采用导热性良好的铜、铝等金属材料制备，本申请对此不作限制。这样，通过第一散热板50对基板10进行散热，可以使基板10能够快速降温从而更加有效地对半导体器件20散热；通过第二散热板60对散热块40进行散热，可以使散热块40也能够快速降温从而更加有效地对半导体器件20散热。
可以理解的，为了使散热块40的热量能够尽快传递至第二散热板60，可尽量将散热块40水平放置，以最大程度地增大散热块40与第二散热板60之间的接触面积，这时，就需要使承载散热块40的支撑部33水平设置。因此，在本申请实施例中，当支撑部33的两侧分别与第一连接部31背离半导体器件20的一端以及第二连接部32背离信号管脚13的一端连接时，可通过将第一连接部31背离半导体器件21的一端与第二连接部32背离信号管脚13的一端共面，使支撑部33能够水平设置。
为了提高各部件的连接强度，同时对半导体器件20形成有效保护，在本申请实施例提供的半导体器件封装结构还包括封装胶层70，该封装胶层70设置于第一散热板50与第二散热板60之间，用于包裹基板10、半导体器件20、连接桥30以及散热块40。
具体形成封装胶层70时，在本申请的一个实施例中，可通过点胶工艺直接将以上各部件封装在第一散热板50上，待塑封胶固化为层结构之后，再在塑封胶层70设置第二散热板60，需要说明的是，采用该种方式时，散热块40会被塑封胶70层完全包裹，为了不影响散热块50与第二散热板60之间的热传导，在放置第二散热板60之前，还需要对塑封胶层70背离第一散热板50的一侧进行研磨，以使散热块40暴露于塑封胶层70背离第一散热板50的一侧，从而能够与后续设置的第二散热板60直接接触散热。
在本申请的另一个实施例中，封装胶层还可以在设置好第二散热板之后填充形成。具体实施时，可通过框架板等结构在第一散热板与第二散热板之间形成一个相对密闭的填充腔，并使上述各部件位于该填充腔内，框架板上分别开设进胶口和排胶口，通过进胶口向填充腔内灌注胶水，直至排胶口有胶水微量溢出，这样就可以保证填充腔内除各部件之外的空间被完全填充，待胶水固化后即形成填充胶层。在该实施例中，在形成填充胶层之前，散热块与第二散热板之间已经相对固定，因此可以省去研磨的步骤。
应当说明的是，参考图5所示，半导体器件封装结构还可包括引脚80，引脚80的一端与基板10的第一面上的信号管脚13电连接，另一端延伸至半导体器件封装结构的外侧，从而将半导体器件20与电子设备的其它功能模块信号连接，保障电子设备的正常运行。具体设置时，引脚80也可以采用铜、铝等导电性良好的金属材料制备，此处不再赘述。
参考图6所示，在本申请实施例中，散热块40与第二散热板60之间还可以设置用于调整制造公差的层结构90，例如在某些应用场景中，电子设备内用于设置该半导体器件封装结构的安装空间已经预先确定，而由于半导体器件封装结构的相关部件存在制造公差，或者封装结构整体存在装配工差等因素，使得半导体器件封装结构的整体厚度要小于该安装空间的高度，这时就可通过上述层结构90来弥补该高度差，以保证电子设备整体的结构稳定性。并且在具体设置时，该层结构90可以采用导热界面材料来制备，这样不仅可以达到上述弥补制造公差的效果，还可以填补散热块40与第二散热板60接触时由于表面凹凸而产生的微空隙，从而减小两者之间的传热热阻，提高半导体器件封装结构的散热效果。
另外，当散热块40与第二散热板60均为金属材质时，为避免两者之间产生电连接，还需在两者之间设置绝缘层，该绝缘层也可采用导热界面材料制备，这时，上述层结构90既可用于调整制造公差，又同时可以充当绝缘层。
综上所述，本申请提供的半导体器件封装结构，通过在连接桥上设置散热块，使得半导体器件工作时的产生热量可同时由下方的基板和上方的散热块两个路径散发，因此实现了对半导体器件的双面散热，并且该半导体器件封装结构的制作工艺过程也较为简单。
本申请实施例还提供了一种半导体器件封装结构的制作方法，包括以下步骤：
在基板的第一面上形成信号管脚；
在半导体器件的一面制备电极，将半导体器件设置于基板的第一面上，并使半导体器件设置有电极的一面背离基板；
通过连接桥将电极与信号管脚电连接，连接桥包括第一连接部、第二连接部以及支撑部，第一连接部设置于半导体器件上并与电极电连接，第二连接部设置于信号管脚上并与信号管脚电连接，支撑部架设连接于第一连接部与第二连接部之间；
将散热块设置于支撑部背离基板的一侧。
采用上述方法制作的半导体器件封装结构，通过在连接桥上设置散热块，使得半导体器件工作时的产生热量可同时由下方的基板和上方的散热块两个路径散发，因此实现了对半导体器件的双面散热，并且制作工艺过程也较为简单。
下面以图1至图3所示的结构为例，详细说明本申请实施例提供的半导体器件封装结构的制作方法：
步骤一：在基板10的第一面11上形成信号管脚13，其中，基板10具体可以为DBC基板，包括层叠设置的下层14铜层、中间层15和上层16铜层，信号管脚13形成于该DBC的上层16铜层上，此外，上层16铜层还包括与信号管脚13间隔设置的器件贴装区17；
步骤二：在基板10上与第一面11相反的第二面12上设置第一散热板50；
步骤三：在半导体器件20的一面制备电极21，然后将半导体器件20设置于上层16铜层的器件贴装区17，并使半导体器件20设置有电极21的一面背离基板10，其中，半导体器件20可以为现有技术中的IGBT、MOSFET或者碳化硅二极管等；
步骤四：通过连接桥30将电极与信号管脚13电连接，其中，连接桥30包括第一连接部31、第二连接部32以及支撑部33，第一连接部31设置于半导体器件20上，且第一连接部31与电极21之间电连接，第二连接部32设置于信号管脚13上并与信号管脚13电连接，支撑部33则架设于第一连接部31和第二连接部32之间，以将两者连接，从而将电极21与信号管脚13导通；
步骤五：将散热块40设置于支撑部33背离基板10的一侧；
步骤六：在第一散热板50上设置封装胶层70，以将基板10、半导体器件20、连接桥30以及散热块40封装于第一散热板50上，从而提高各部件的连接强度，同时对半导体器件20形成有效保护；
步骤七：对塑封胶层70背离第一散热板50的一侧进行研磨，以使散热块40暴露于塑封胶层70背离第一散热板50的一侧；
步骤八：在封装胶层70背离第一散热板50的一侧设置第二散热板60。
应当理解的是，上述具体步骤是以先对各部件进行封装、最后再设置第二散热板为例进行的说明，在本申请的其它实施例中，当然也可以采用先固定第二散热板、然后在第一散热板与第二散热板之间填充胶水的方式进行封装，在此不再详细描述。
本申请还提供了一种电子设备，该电子设备可以为电力系统、数据中心、电动汽车或者新能源等多个领域所应用的大功率电源等设备，包括上述任一实施例中的半导体器件封装结构。该电子设备的散热能力较好，并且制作工艺较为简单。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (13)
1.一种半导体器件封装结构，其特征在于，包括基板、半导体器件、连接桥以及散热块，其中：
所述基板的第一面上设置有信号管脚；
所述半导体器件设置于所述基板的第一面上，所述半导体器件在背离所述基板的一面上设置有电极；
所述连接桥包括第一连接部、第二连接部以及支撑部，所述第一连接部设置于所述半导体器件上并与所述电极电连接，所述第二连接部设置于所述信号管脚上并与所述信号管脚电连接，所述支撑部架设连接于所述第一连接部与所述第二连接部之间；
所述散热块设置于所述支撑部背离所述基板的一侧。
2.如权利要求1所述的半导体器件封装结构，其特征在于，所述支撑部的一侧与所述第一连接部背离所述半导体器件的一端连接，另一侧与所述第二连接部背离所述信号管脚的一端连接。
3.如权利要求2所述的半导体器件封装结构，其特征在于，所述第一连接部背离所述半导体器件的一端与所述第二连接部背离所述信号管脚的一端共面设置。
4.如权利要求1所述的半导体器件封装结构，其特征在于，所述支撑部上开设有凹槽，所述散热块朝向所述支撑部的一端设置于所述凹槽内。
5.如权利要求1所述的半导体器件封装结构，其特征在于，所述连接桥为一体折弯成型结构。
6.如权利要求1所述的半导体器件封装结构，其特征在于，所述散热块为陶瓷材质或金属材质。
7.如权利要求1～6任一项所述的半导体器件封装结构，其特征在于，还包括第一散热板和第二散热板，所述第一散热板设置于所述基板上与第一面相反的第二面上，所述第二散热板设置于所述散热块背离所述连接桥的一侧。
8.如权利要求7所述的半导体器件封装结构，其特征在于，还包括封装胶层，所述封装胶层设置于所述第一散热板与所述第二散热板之间，用于包裹所述基板、所述半导体器件、所述连接桥以及所述散热块。
9.如权利要求8所述的半导体器件封装结构，其特征在于，当所述散热块为金属材质时，所述散热块与所述第二散热板之间设置有绝缘层。
10.一种半导体器件封装结构的制作方法，其特征在于，包括：
在基板的第一面上形成信号管脚；
在半导体器件的一面制备电极，将所述半导体器件设置于所述基板的第一面上，并使所述半导体器件设置有所述电极的一面背离所述基板；
通过连接桥将所述电极与所述信号管脚电连接，所述连接桥包括第一连接部、第二连接部以及支撑部，所述第一连接部设置于所述半导体器件上并与所述电极电连接，所述第二连接部设置于所述信号管脚上并与所述信号管脚电连接，所述支撑部架设连接于所述第一连接部与所述第二连接部之间；
将散热块设置于所述支撑部背离所述基板的一侧。
11.如权利要求10所述的制作方法，其特征在于，还包括：
在所述基板上与第一面相反的第二面上设置第一散热板；
在所述第一散热板上设置封装胶层，所述封装胶层用于包裹所述基板、所述半导体器件、所述连接桥以及所述散热块；
在所述封装胶层背离所述第一散热板的一侧设置第二散热板。
12.如权利要求11所述的制作方法，其特征在于，在进行在所述封装胶层背离所述第一散热板的一侧设置第二散热板的步骤之前，所述封装方法还包括：
对所述封装胶层背离所述第一散热板的一侧进行研磨，使所述散热块暴露于所述封装胶层背离所述第一散热板的一侧。
13.一种电子设备，其特征在于，包括如权利要求1～9任一项所述的半导体器件封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910819051.XA CN110676232B (zh) | 2019-08-30 | 2019-08-30 | 一种半导体器件封装结构及其制作方法、一种电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910819051.XA CN110676232B (zh) | 2019-08-30 | 2019-08-30 | 一种半导体器件封装结构及其制作方法、一种电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110676232A true CN110676232A (zh) | 2020-01-10 |
| CN110676232B CN110676232B (zh) | 2022-05-24 |
Family
ID=69075871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910819051.XA Active CN110676232B (zh) | 2019-08-30 | 2019-08-30 | 一种半导体器件封装结构及其制作方法、一种电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110676232B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116153883A (zh) * | 2023-04-10 | 2023-05-23 | 广东仁懋电子有限公司 | 一种igbt封装方法及igbt封装结构 |
| DE102023201424A1 (de) | 2023-02-20 | 2024-08-22 | Zf Friedrichshafen Ag | Kühlanordnung eines Leistungshalbleitermoduls eines Inverters |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1219767A (zh) * | 1997-12-08 | 1999-06-16 | 东芝株式会社 | 半导体功率器件的封装及其组装方法 |
| CN1524295A (zh) * | 2002-08-12 | 2004-08-25 | 产生高性能有机半导体器件的方法 | |
| CN101770999A (zh) * | 2010-01-29 | 2010-07-07 | 江苏长电科技股份有限公司 | 基岛埋入芯片正装锁定孔散热块凸柱外接散热帽封装结构 |
| US20120168919A1 (en) * | 2011-01-04 | 2012-07-05 | Eom Joo-Yang | Semiconductor package and method of fabricating the same |
| CN102646667A (zh) * | 2011-02-18 | 2012-08-22 | Abb研究有限公司 | 功率半导体模块及制造功率半导体模块的方法 |
| US20130020694A1 (en) * | 2011-07-19 | 2013-01-24 | Zhenxian Liang | Power module packaging with double sided planar interconnection and heat exchangers |
| CN205452265U (zh) * | 2015-09-02 | 2016-08-10 | 意法半导体股份有限公司 | 电子功率模块 |
| CN107393882A (zh) * | 2017-06-22 | 2017-11-24 | 中国工程物理研究院电子工程研究所 | 基于三层dbc基板的碳化硅器件封装结构及制造方法 |
| CN107636811A (zh) * | 2015-04-14 | 2018-01-26 | Jmj韩国有限公司 | 半导体基板的超声波焊接接合装置 |
| CN207690782U (zh) * | 2018-01-09 | 2018-08-03 | 芜湖美智空调设备有限公司 | 功率模块及空调器 |
-
2019
- 2019-08-30 CN CN201910819051.XA patent/CN110676232B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1219767A (zh) * | 1997-12-08 | 1999-06-16 | 东芝株式会社 | 半导体功率器件的封装及其组装方法 |
| CN1524295A (zh) * | 2002-08-12 | 2004-08-25 | 产生高性能有机半导体器件的方法 | |
| CN101770999A (zh) * | 2010-01-29 | 2010-07-07 | 江苏长电科技股份有限公司 | 基岛埋入芯片正装锁定孔散热块凸柱外接散热帽封装结构 |
| US20120168919A1 (en) * | 2011-01-04 | 2012-07-05 | Eom Joo-Yang | Semiconductor package and method of fabricating the same |
| CN102646667A (zh) * | 2011-02-18 | 2012-08-22 | Abb研究有限公司 | 功率半导体模块及制造功率半导体模块的方法 |
| US20130020694A1 (en) * | 2011-07-19 | 2013-01-24 | Zhenxian Liang | Power module packaging with double sided planar interconnection and heat exchangers |
| CN107636811A (zh) * | 2015-04-14 | 2018-01-26 | Jmj韩国有限公司 | 半导体基板的超声波焊接接合装置 |
| CN205452265U (zh) * | 2015-09-02 | 2016-08-10 | 意法半导体股份有限公司 | 电子功率模块 |
| CN107393882A (zh) * | 2017-06-22 | 2017-11-24 | 中国工程物理研究院电子工程研究所 | 基于三层dbc基板的碳化硅器件封装结构及制造方法 |
| CN207690782U (zh) * | 2018-01-09 | 2018-08-03 | 芜湖美智空调设备有限公司 | 功率模块及空调器 |
Non-Patent Citations (1)
| Title |
|---|
| JUERGEN SCHULZ-HARDER等: "陶瓷-铜键合基板(DBC)在功率模块的最近发展 ", 《集成电路应用》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102023201424A1 (de) | 2023-02-20 | 2024-08-22 | Zf Friedrichshafen Ag | Kühlanordnung eines Leistungshalbleitermoduls eines Inverters |
| CN116153883A (zh) * | 2023-04-10 | 2023-05-23 | 广东仁懋电子有限公司 | 一种igbt封装方法及igbt封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110676232B (zh) | 2022-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11823996B2 (en) | Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same | |
| US10297523B2 (en) | Power module and method for manufacturing the same | |
| KR101388737B1 (ko) | 반도체 패키지, 반도체 모듈, 및 그 실장 구조 | |
| US11387159B2 (en) | Chip package | |
| US10361174B2 (en) | Electronic device | |
| TW201631722A (zh) | 功率轉換電路的封裝模組及其製造方法 | |
| JPH09139461A (ja) | 半導体パワーモジュール | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN111261598A (zh) | 封装结构及其适用的电源模块 | |
| KR20200068285A (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
| JP2004006603A (ja) | 半導体パワーデバイス | |
| US11545409B2 (en) | Semiconductor module having block electrode bonded to collector electrode and manufacturing method thereof | |
| CN105632947A (zh) | 一种半导体器件的封装结构及其制造方法 | |
| CN110676232B (zh) | 一种半导体器件封装结构及其制作方法、一种电子设备 | |
| WO2005119896A1 (ja) | インバータ装置 | |
| CN210349834U (zh) | 双面散热的功率器件模组 | |
| JP2023541621A (ja) | パワーモジュール及びその製造方法、コンバータ、並びに電子機器 | |
| CN207637783U (zh) | 一种高功率半导体封装用基板及半导体封装结构 | |
| TWI660471B (zh) | 晶片封裝 | |
| JP2017054855A (ja) | 半導体装置、及び半導体パッケージ | |
| CN210379025U (zh) | 功率器件封装结构 | |
| KR101897304B1 (ko) | 파워 모듈 | |
| CN114256172A (zh) | 功率mosfet的高可靠性封装结构及封装工艺 | |
| JP2003133514A (ja) | パワーモジュール | |
| CN210349819U (zh) | 功率器件模组 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |