CN110568559A - 一种基于大规模光开关拓扑阵列的芯片架构 - Google Patents
一种基于大规模光开关拓扑阵列的芯片架构 Download PDFInfo
- Publication number
- CN110568559A CN110568559A CN201910671834.8A CN201910671834A CN110568559A CN 110568559 A CN110568559 A CN 110568559A CN 201910671834 A CN201910671834 A CN 201910671834A CN 110568559 A CN110568559 A CN 110568559A
- Authority
- CN
- China
- Prior art keywords
- array
- optical switch
- chip
- optical
- topological
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/35—Optical coupling means having switching means
- G02B6/354—Switching arrangements, i.e. number of input/output ports and interconnection types
- G02B6/3544—2D constellations, i.e. with switching elements and switched beams located in a plane
- G02B6/3546—NxM switch, i.e. a regular array of switches elements of matrix type constellation
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Optical Integrated Circuits (AREA)
- Optical Communication System (AREA)
Abstract
本发明公开了一种基于大规模光开关拓扑阵列的芯片架构。其设计方法如下：首先，对将光开关拓扑阵列进行划分，包括以下两种情况：①根据最小规模光交换网络端口数a×b和最大光交换网络端口数c×d将光开关拓扑阵列进行划分，a≥2，b≥2，c和d均大于a和b；以a×b光交换网络构成的光交换阵列作为最小单元位于一个芯片上；②所述的光开关拓扑阵列具有不同的光开关单元级数，除去①所述的光交换阵列，根据开关单元级数将光交换拓扑阵列划分为交换模块和与其相连的交叉波导阵列模块，每个模块位于一个芯片上；然后，将以上三种芯片按照拓扑规则进行连接，即得到基于大规模光开关拓扑阵列的芯片架构。本发明的芯片架构有较强的扩展性，且灵活性强。
Description
技术领域
本发明涉及一种基于大规模光开关拓扑阵列的芯片架构，目的拟应用于高性能计算机和数据中心的信息交换。
背景技术
随着信息爆炸式增长，电互连网络的弊端日益凸显，带宽小，传输速度慢，易受干扰，串扰大，这些都使得基于电的传输网络遭遇瓶颈。而光传输具有电传输不可比拟的优势，如传输速度快，抗干扰能力强，带宽大。光交换是光互连中的重要组成之一，在高性能计算机和数据中心中发挥着重要作用，但是目前商用的光交换机主要基于光纤网络进行数据互连，体积庞大，而硅基器件具有与CMOS工艺兼容，具有集成度高，损耗小的优势，易于大规模集成，同时成本相对较低。因此硅基光交换网络逐渐崭露头角，深受研究者们的关注。硅基光交换网络可以通过硅的载流子色散效应或者热光效应对开关单元进行控制，从最初的2端口、4端口网络到16端口、32端口网络逐渐增长，网络拓扑结构也逐渐被优化。目前的网络主要有Spanke-Benes,Butterfly,Benes。Spanke-Benes的特点是无交叉结点，Butterfly是严格无阻塞结构，而Benes是可重构无阻塞交换网络中光开关单元随着端口数增加最缓慢的结构。目前最大规模的光交换网络是基于Benes结构的64端口网络，通过热光进行调节。当继续增加端口数量时，开关单元和交叉波导成对数或指数增加，带来较高的损耗和串扰，这也使得光交换网络的性能恶化。同时目前的硅基光交换网络均集成在一个芯片上，且制作后不能进行拓展，因此在面积和控制方面极大的限制了光交换网络的大规模拓展。
发明内容
为了克服上述缺点，本发明提供了一种基于大规模光开关拓扑阵列的芯片架构。采用本发明方法，可对制作后的芯片进行大规模拓展。
本发明采用的技术方案如下：
一种基于大规模光开关拓扑阵列的芯片架构，设计方法如下：首先，对将光开关拓扑阵列进行划分，包括以下两种情况：①根据最小规模光交换网络端口数a×b和最大光交换网络端口数c×d将光开关拓扑阵列进行划分，且a≥2，b≥2，c和d均大于a和b；以a×b光交换网络构成的光交换阵列作为最小单元位于一个芯片上，得到光交换阵列芯片；②所述的光开关拓扑阵列具有不同的光开关单元级数，除去①所述的光交换阵列后，根据光开关单元级数将光开关拓扑阵列划分为交换模块和与交换模块相连的交叉波导阵列模块，每个模块位于一个芯片上，得到交换芯片和交叉波导阵列芯片；然后，将划分后得到的三种芯片按照拓扑规则进行连接，即可得到可拓展的基于大规模光开关拓扑阵列芯片架构；
所述的①中，a×b光交换网络由光开关单元按照光开关拓扑阵列的拓扑规则连接得到，因为一种拓扑结构的拓扑规则是确定的，当确定所需的端口数为a×b时，必然可以得到基于该拓扑规则的a×b光交换网络；所述的光交换阵列所需的a×b光交换网络的数目为c/a或d/b个；
所述的②中，交换模块为由1列光开关单元阵列构成，当光开关单元为n×m时，光开关单元的个数为c/n或d/m；交叉波导阵列模块由交叉波导阵列组成，所述的交叉波导阵列由拓扑阵列中相邻光开关单元相互连接得到。
上述技术方案中，进一步地，所述的芯片包含同一级数的光开关单元。
进一步地，交叉波导阵列芯片采用多层薄膜沉积方式得到，薄膜之间有隔离介质，隔离介质的折射率小于薄膜的折射率。
进一步地，芯片间采用端面耦合或者垂直耦合方式进行封装。
进一步地，所述的芯片的输入和输出通过端面耦合或者垂直耦合方式耦合到标准光纤阵列中。
进一步地所述的开关单元为n×m的结构，m,n为正整数。
本发明的一种基于大规模光开关拓扑阵列的芯片架构，其设计方法基于网络拓扑结构，按照开关单元阵列，交叉波导阵列交替划分，可得到光交换阵列、交换模块和交叉波导阵列模块，且各部分分别位于一个芯片上。通过芯片的拼接可以得到任意规模的光开关拓扑阵列芯片架构。
本发明具有的有益效果是：
1.本发明的一种基于大规模光交换拓扑阵列的芯片架构具有较强的扩展性，通过最少的设计最大化扩展现有的光交换网络，灵活性强。
2.本发明的一种基于大规模光交换拓扑阵列的芯片架构可用于设计超大规模光交换芯片，并通过多个芯片耦合方式提供充足的面积预算。
附图说明
图1是光开关单元示意图；
图2是光开关拓扑阵列芯片划分示意图；
图3是应用于Benes结构的32×32端口的光交换网络的示意图；
图4是由图2扩展为64×64端口的光交换网络的示意图；
图5是应用于double-layer结构的16×16端口的光交换网络的示意图；其中，1A代表交换芯片，2A代表交叉波导阵列芯片，1S代表光交换阵列芯片，3与6代表芯片耦合。
具体实施方式
一种基于大规模光开关拓扑阵列的芯片架构，设计方法如下：首先，对将光开关拓扑阵列进行划分，包括以下两种情况：①根据最小规模光交换网络端口数a×b和最大光交换网络端口数c×d将光开关拓扑阵列进行划分，且a≥2，b≥2，c和d均大于a和b；以a×b光交换网络构成的光交换阵列作为最小单元位于一个芯片上，得到光交换阵列芯片；②所述的光开关拓扑阵列具有不同的光开关单元级数，除去①所述的光交换阵列后，根据光开关单元级数将光开关拓扑阵列划分为交换模块和与交换模块相连的交叉波导阵列模块，每个模块位于一个芯片上，得到交换芯片和交叉波导阵列芯片；然后，将划分后得到的三种芯片按照拓扑规则进行连接，即可得到可拓展的基于大规模光开关拓扑阵列芯片架构；
所述的①中，a×b光交换网络由光开关单元按照光开关拓扑阵列的拓扑规则连接得到，因为一种拓扑结构的拓扑规则是确定的，当确定所需的端口数为a×b时，必然可以得到基于该拓扑规则的a×b光交换网络；所述的光交换阵列所需要的a×b光交换网络的数目为c/a或d/b个；
所述的②中，交换模块为由1列光开关单元阵列构成，当光开关单元为n×m时，光开关单元的个数为c/n或d/m；交叉波导阵列模块由交叉波导阵列组成，所述的交叉波导阵列由拓扑阵列中相邻光开关单元相互连接得到。
所述的芯片包含同一级数的光开关单元。所述的交叉波导阵列芯片采用多层薄膜沉积方式得到，薄膜之间有隔离介质，隔离介质的折射率小于薄膜的折射率。芯片间采用端面耦合或者垂直耦合方式进行封装。所述的芯片的输入和输出通过端面耦合或者垂直耦合方式耦合到标准光纤阵列中。所述的开关单元为n×m的结构，m,n为正整数。
下面结合附图和实施例对本发明做进一步说明。
图1是基础光开关单元器件，两个输入为I1，I2，两个输出为O1和O2。图示不意味着大规模光开关阵列中只使用2×2开关单元。基本开关单元端口数根据拓扑阵列以及需求而定。
图2是光开关拓扑阵列芯片划分示意图。该拓扑阵列具有明显的开关单元级数。1A，1B…1T,1U,1V(除去1S)为交换芯片，1S为光交换阵列芯片，2A，2B…2S…2T,2U为交叉波导阵列芯片，芯片数量根据需求设置。第一层交换芯片1A与交叉波导阵列芯片2A耦合相接，交叉波导阵列芯片2A与交换芯片1B耦合相接；交换芯片1B与交叉波导阵列芯片2B耦合相接…交换芯片1R与交叉波导阵列芯片2R耦合相接，交叉波导阵列芯片2R与光交换阵列芯片1S耦合相接。按照该顺序进行模块连接，直到完成光交换芯片架构设计。图中标号不代表真正的模块数量。
图3是以4×4为最小规模光交换网络，32×32为最大光交换网络的应用于Benes结构的光交换网络示意图，基于的开关单元为2×2开关单元。则以8个(32/4)4×4光交换网络构成光交换阵列位于芯片4D上。除去4D外，剩余部分分为交换模块和交叉波导阵列模块。交换模块为16(32/2)个2×2开关单元构成，交叉波导阵列模块根据拓扑规则用于连接上一级和下一级交叉模块。每个模块均位于一个芯片上，芯片通信由芯片耦合6进行耦合通信。由于Benes结构具有强对称性，因此4S交换芯片完全一致(S＝A,B,C,E,…G)。光交换阵列芯片4D分别与交叉波导阵列芯片5C和5D连接在一起，交叉波导阵列芯片5C和5D由四组8个端口的交叉波导阵列构成。交叉波导阵列芯片5C和5D分别与交换芯片4C、4E耦合在一起。交换芯片4C、4E分别和交叉波导阵列芯片5B、5E连接在一起。交叉波导阵列芯片5B、5E由两组16×16端口的交叉波导阵列组成。交叉波导阵列芯片5B、5E分别与交换芯片4B、4F连接，之后再分别与交叉波导阵列芯片5A、5F连接，交叉波导阵列芯片5A、5F由1组32×32端口交叉波导阵列组成。最后分别与交换芯片4A、4G连接，实现32*32大规模光阵列。
图4是在图3基础上扩展的基于Benes结构的64×64大规模光交换阵列示意图。相比32×32的光交换网络，只额外多了交叉波导阵列芯片12A(12H)，其余的芯片种类和图3中完全相同，区别是各个芯片的使用数量不同。该64×64大规模光交换阵列使用两个光交换阵列芯片11E(13E)，16个交换芯片11A，两个交叉波导阵列芯片12A，并且分别使用4个交叉波导阵列芯片12B、12C、12D。
图5是基于double-layer结构的16×16端口的光交换网络的分片方式，1×2开关单元和2×2开关单元混合使用，拓扑阵列内存在的最大端口数为64×64。由于double-layer对称性劣于Benes,因此分片后交换芯片15A和15E相同，由16个1×2开关单元构成阵列。交换芯片15B和15D相同，由32个1×2开关单元构成阵列。交叉波导阵列芯片均不相同。交叉波导阵列芯片16A包含两组16×16端口交叉波导阵列，交叉波导阵列芯片16B包含8组8×8端口交叉波导阵列，交叉波导阵列芯片16C包含四组16×16端口交叉波导阵列,交叉波导阵列芯片16D包含1组32×32端口交叉波导阵列。光交换阵列芯片15C由16组4×4光交换网络构成。
Claims (6)
1.一种基于大规模光开关拓扑阵列的芯片架构，其特征在于，设计方法如下：
首先，对光开关拓扑阵列进行划分，包括以下两种情况：①根据最小规模光交换网络端口数a×b和最大光交换网络端口数c×d将光开关拓扑阵列进行划分，且a≥2，b≥2，c和d均大于a和b；以a×b光交换网络构成的光交换阵列作为最小单元位于一个芯片上，得到光交换阵列芯片；②所述的光开关拓扑阵列具有不同的光开关单元级数，除去①所述的光交换阵列后，根据光开关单元级数将光开关拓扑阵列进行划分为交换模块和与交换模块相连的交叉波导阵列模块，每个模块位于一个芯片上，得到交换芯片和交叉波导阵列芯片；
然后，将以上三种芯片按照拓扑规则进行连接，即可得到基于大规模光开关拓扑阵列的芯片架构；
所述的①中，a×b光交换网络由光开关单元按照光开关拓扑阵列的拓扑规则设计得到，所述的光交换阵列所需要的a×b光交换网络的数目为c/a或d/b个；
所述的②中，交换模块由1列光开关单元阵列构成，当光开关单元为n×m时，光开关单元的个数为c/n或d/m个；交叉波导阵列芯片由交叉波导阵列构成，所述的交叉波导阵列由拓扑阵列中相邻光开关单元相互连接得到。
2.根据权利要求1所述的可拓展的基于大规模光开关拓扑阵列的芯片架构，其特征在于：所述的芯片包含同一级数的光开关单元。
3.根据权利要求1所述的可拓展的基于大规模光开关拓扑阵列的芯片架构，其特征在于：交叉波导阵列芯片采用多层薄膜沉积方式设计实现耦合波导阵列，薄膜之间有隔离介质，隔离介质的折射率小于薄膜的折射率。
4.根据权利要求1所述的可拓展的基于大规模光开关拓扑阵列的芯片架构，其特征在于：芯片间采用端面耦合或者垂直耦合方式进行封装。
5.根据权利要求1所述的可拓展的基于大规模光开关拓扑阵列的芯片架构，其特征在于：所述的芯片的输入和输出通过端面耦合或者垂直耦合方式耦合到标准光纤阵列中。
6.根据权利要求1所述的可拓展的基于大规模光开关拓扑阵列的芯片架构，其特征在于：所述的开关单元为n×m的结构，m,n为正整数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910671834.8A CN110568559A (zh) | 2019-07-24 | 2019-07-24 | 一种基于大规模光开关拓扑阵列的芯片架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910671834.8A CN110568559A (zh) | 2019-07-24 | 2019-07-24 | 一种基于大规模光开关拓扑阵列的芯片架构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110568559A true CN110568559A (zh) | 2019-12-13 |
Family
ID=68773219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910671834.8A Pending CN110568559A (zh) | 2019-07-24 | 2019-07-24 | 一种基于大规模光开关拓扑阵列的芯片架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110568559A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111931376A (zh) * | 2020-08-13 | 2020-11-13 | 电子科技大学 | 一种评估大规模光交换集成芯片性能的仿真系统 |
| CN112269751A (zh) * | 2020-11-12 | 2021-01-26 | 浙江大学 | 一种面向亿级神经元类脑计算机的芯片扩展方法 |
| CN117148496A (zh) * | 2023-08-28 | 2023-12-01 | 光本位科技(苏州)有限公司 | 大规模不同层光子计算阵列互连的光子计算芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729642A (en) * | 1995-10-02 | 1998-03-17 | The Boeing Company | N×N optical switch array using electro-optic and passive waveguide circuits on planar substrates |
| CN107318056A (zh) * | 2017-05-05 | 2017-11-03 | 李景涛 | 基于阵列波导光栅的光交换装置及系统 |
| CN108429938A (zh) * | 2018-01-31 | 2018-08-21 | 西安科技大学 | 可重构阵列处理器中簇间通信光互连网络 |
| CN109151622A (zh) * | 2018-10-19 | 2019-01-04 | 西安电子科技大学 | 可扩展的多级光交换网络 |
-
2019
- 2019-07-24 CN CN201910671834.8A patent/CN110568559A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729642A (en) * | 1995-10-02 | 1998-03-17 | The Boeing Company | N×N optical switch array using electro-optic and passive waveguide circuits on planar substrates |
| CN107318056A (zh) * | 2017-05-05 | 2017-11-03 | 李景涛 | 基于阵列波导光栅的光交换装置及系统 |
| CN108429938A (zh) * | 2018-01-31 | 2018-08-21 | 西安科技大学 | 可重构阵列处理器中簇间通信光互连网络 |
| CN109151622A (zh) * | 2018-10-19 | 2019-01-04 | 西安电子科技大学 | 可扩展的多级光交换网络 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111931376A (zh) * | 2020-08-13 | 2020-11-13 | 电子科技大学 | 一种评估大规模光交换集成芯片性能的仿真系统 |
| CN111931376B (zh) * | 2020-08-13 | 2022-07-26 | 电子科技大学 | 一种评估大规模光交换集成芯片性能的仿真系统 |
| CN112269751A (zh) * | 2020-11-12 | 2021-01-26 | 浙江大学 | 一种面向亿级神经元类脑计算机的芯片扩展方法 |
| CN117148496A (zh) * | 2023-08-28 | 2023-12-01 | 光本位科技(苏州)有限公司 | 大规模不同层光子计算阵列互连的光子计算芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110568560B (zh) | 一种基于Benes结构且具有均衡损耗的大规模光开关拓扑阵列芯片实现方法 | |
| US6696917B1 (en) | Folded Clos architecture switching | |
| Padmanabhan et al. | Dilated networks for photonic switching | |
| US8270830B2 (en) | Optical network for cluster computing | |
| Kabacinski | Nonblocking electronic and photonic switching fabrics | |
| CN103091784B (zh) | 基于微环谐振器的低损耗四端口非阻塞光学路由器 | |
| Cheng et al. | Silicon photonic switch topologies and routing strategies for disaggregated data centers | |
| CN110568559A (zh) | 一种基于大规模光开关拓扑阵列的芯片架构 | |
| CN103308988B (zh) | 一种基于5个微环谐振器的4×4非阻塞光学交换网络 | |
| CN101917333B (zh) | 基于区域的光电双层片上网络系统及路由方法 | |
| Lea | Bipartite graph design principle for photonic switching systems | |
| CN102540345B (zh) | 基于微环谐振器的低损耗低串扰四端口无阻塞光学路由器 | |
| CN103353632B (zh) | 基于微环谐振器的光交换单元 | |
| Lea | Crossover minimization in directional-coupler-based photonic switching systems | |
| CN100584105C (zh) | 基于光分组交换及光组播的分级控制计算机系统 | |
| EP3167622B1 (en) | Optical switch architecture | |
| CN113009637B (zh) | 基于树形分支的n×n型硅基波导光开关 | |
| CN108429938A (zh) | 可重构阵列处理器中簇间通信光互连网络 | |
| CN110568552B (zh) | 一种大规模阵列交叉波导重组分离结构及其设计方法 | |
| CN103986670A (zh) | 一种光交换芯片性能的获取方法 | |
| CN108307253B (zh) | 一种光开关矩阵和光通信系统 | |
| Su et al. | A novel virtual-cluster based architecture of double-layer optical networks-on-chip | |
| CN113473272A (zh) | 一种用于数据中心交换机的无阻塞光互连架构 | |
| Wang et al. | HERO: Pbit high-radix optical switch based on integrated silicon photonics for data center | |
| CN101720049B (zh) | 智能光交叉连接矩阵及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191213 |
|
| RJ01 | Rejection of invention patent application after publication |