CN110544458A - 一种像素电路、其驱动方法及显示装置 - Google Patents

Abstract

本发明公开了一种像素电路、其驱动方法及显示装置，该像素电路包括驱动晶体管、数据写入模块、发光控制模块、阈值补偿模块和发光器件；数据写入模块将数据信号端的信号提供给驱动晶体管的第二极；阈值补偿模块对驱动晶体管的栅极进行复位，以及对驱动晶体管的阈值电压进行补偿；发光控制模块将第一电压端的信号提供给驱动晶体管的第一极，并将驱动晶体管的第二极与发光器件导通；驱动晶体管用于生成驱动电流，驱动发光器件发光。本发明实施例提供的像素电路，可以对驱动晶体管的阈值电压进行补偿，使得驱动发光器件发光的驱动电流不受驱动模块的阈值电压影响。并且，可以对第一电压端的电压进行补偿，使得驱动电流不受第一电压端的电压影响。

Description

一种像素电路、其驱动方法及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路、其驱动方法及显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)面板具有可弯曲，对比度高，功耗低等特点，收到了广泛关注。其中，像素电路是OLED面板核心技术内容，具有重要研究意义。一般，OLED面板中的OLED是由像素电路中的驱动晶体管产生的电流进行驱动发光的。然而，由于工艺的限制和使用时间的增加，驱动晶体管的阈值电压Vth会发生不同程度的漂移，从而使得OLED面板产生OLED发光亮度不均匀的问题。并且，由于OLED面板中IRDrop(压降)的存在，也会使得OLED面板产生OLED发光亮度不均匀的问题。

发明内容

本发明实施例提供一种像素电路、其驱动方法及显示装置，用以提高显示效果。

因此，本发明实施例提供了一种像素电路，所述像素电路包括：驱动晶体管、数据写入模块、发光控制模块、阈值补偿模块和发光器件；

所述数据写入模块被配置为响应于扫描信号端的信号，将数据信号端的信号提供给所述驱动晶体管的第二极；

所述阈值补偿模块被配置为响应于复位信号端的信号，对所述驱动晶体管的栅极进行复位，以及对所述驱动晶体管的阈值电压进行补偿；

所述发光控制模块被配置为响应于发光控制端的信号，将第一电压端的信号提供给所述驱动晶体管的第一极，并将所述驱动晶体管的第二极与所述发光器件导通；

所述驱动晶体管被配置为根据所述驱动晶体管的栅极电压和第二极电压生成驱动电流，以通过所述驱动电流驱动所述发光器件发光。

可选的，在本发明实施例中，所述阈值补偿模块包括第一子模块，第二子模块和第三子模块；

所述第一子模块被配置为存储所述驱动晶体管的栅极与所述驱动晶体管第二极的电压；

所述第二子模块被配置为响应于所述复位信号端的信号，将所述驱动晶体管的第一极与所述驱动晶体管的栅极导通；

所述第三子模块被配置为存储所述第一电压端与所述驱动晶体管的栅极的电压。

可选的，在本发明实施例中，所述第一子模块包括第一电容，所述第一电容的第一端与所述驱动晶体管的第二极耦接，所述第一电容的第二端与所述驱动晶体管栅极耦接；和/或，

所述第三子模块包括：第二电容，所述第二电容的一端与所述第一电压端耦接，所述第二电容的第二端与所述驱动晶体管的栅极耦接。

可选的，在本发明实施例中，所述阈值补偿模块还包括第四子模块，其中，所述驱动晶体管的栅极通过所述第四子模块与所述第二电容的第二端耦接；

所述第四子模块被配置为响应于所述扫描信号端的信号，将所述驱动晶体管的栅极与所述第二电容的第二端导通。

可选的，在本发明实施例中，所述第四子模块包括第五晶体管，所述第五晶体管的栅极与所述扫描信号端耦接，所述第五晶体管的第一极与所述第二电容的第二端耦接，所述第五晶体管的第二极与所述驱动晶体管的栅极耦接。

可选的，在本发明实施例中，所述第二子模块包括第一晶体管，所述第一晶体管的栅极与所述复位信号端耦接，所述第一晶体管的第一极与所述驱动晶体管的第一极耦接，所述第一晶体管的第二极与所述驱动晶体管的栅极耦接。

可选的，在本发明实施例中，所述数据写入模块包括第二晶体管，所述第二晶体管的栅极与所述扫描信号端耦接，所述第二晶体管的第一极与所述数据信号端耦接，所述第二晶体管的第二极与所述驱动晶体管的第二极耦接。

可选的，在本发明实施例中，所述发光控制模块包括第三晶体管和第四晶体管；

所述第三晶体管的栅极与所述发光控制端耦接，所述第三晶体管的第一极与所述驱动晶体管的第二极耦接，所述第三晶体管的第二极与所述发光器件的第一极耦接；

所述第四晶体管的栅极与所述发光控制端耦接，所述第四晶体管的第一极与所述第一电压端耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接。

相应的，本发明实施例还提供一种本发明实施例提供的显示装置，所述显示装置上述像素电路。

相应的，本发明实施例还提供一种本发明实施例提供的上述像素电路的驱动方法，包括：

初始化阶段，所述数据写入模块响应于所述扫描信号端的信号，将所述数据信号端的信号提供给所述驱动晶体管的第二极；所述阈值补偿模块响应于所述复位信号端的信号，对所述驱动晶体管的栅极进行复位；所述发光控制模块响应于所述发光控制端的信号，将所述第一电压端的信号提供给所述驱动晶体管的第一极，并将所述驱动晶体管的第二极与所述发光器件导通；

阈值补偿阶段，所述数据写入模块响应于所述扫描信号端的信号，将所述数据信号端的信号提供给所述驱动晶体管的第二极；所述阈值补偿模块对所述驱动晶体管的阈值电压进行补偿；

数据写入阶段，所述数据写入模块响应于所述扫描信号端的信号，将所述数据信号端的信号提供给所述驱动晶体管的第二极；

发光阶段，所述发光控制模块响应于所述发光控制端的信号，将所述第一电压端的信号提供给所述驱动晶体管的第一极，并将所述驱动晶体管的第二极与所述发光器件导通；所述驱动晶体管根据所述驱动晶体管的栅极电压和第二极电压生成驱动电流，以通过所述驱动电流驱动所述发光器件发光。

本发明有益效果如下：

本发明实施例提供的像素电路、其驱动方法及显示装置，包括驱动晶体管、数据写入模块、发光控制模块、阈值补偿模块和发光器件；数据写入模块被配置为响应于扫描信号端的信号，将数据信号端的信号提供给驱动晶体管的第二极；阈值补偿模块被配置为响应于复位信号端的信号，对驱动晶体管的栅极进行复位，以及对驱动晶体管的阈值电压进行补偿；发光控制模块被配置为响应于发光控制端的信号，将第一电压端的信号提供给驱动晶体管的第一极，并将驱动晶体管的第二极与发光器件导通；驱动晶体管被配置为根据驱动晶体管的栅极电压和第二极电压生成驱动电流，以通过驱动电流驱动发光器件发光。因此，本发明实施例提供的像素电路，通过上述模块与元件的相互配合，可以对驱动晶体管的阈值电压进行补偿，使得驱动发光器件发光的驱动电流不受驱动模块的阈值电压影响，改善由于阈值电压不均匀导致的发光亮度不均的问题。并且，通过上述模块与元件的相互配合，可以对第一电压端的电压进行补偿，使得驱动电流不受第一电压端的电压影响，可以改善由于第一电压端的IR Drop导致的发光亮度不均的问题。

附图说明

图1为本发明实施例提供的像素电路的结构示意图；

图2为本发明实施例提供的又一种像素电路的结构示意图；

图3为本发明实施例提供的又一种像素电路的结构示意图；

图4为图3所示的像素电路的信号时序图；

图5为本发明实施例提供的又一种像素电路的结构示意图；

图6为图5所示的像素电路的信号时序图；

图7为本发明实施例提供的像素电路的驱动方法的流程图；

图8为本发明实施例提供的显示装置的结构示意图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的像素电路、其驱动方法及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

本发明实施例提供了一种像素电路，如图1所示，包括驱动晶体管M0、数据写入模块101、发光控制模块102、阈值补偿模块103和发光器件104；数据写入模块101被配置为响应于扫描信号端Gate的信号，将数据信号端Data的信号提供给驱动晶体管的第二极；阈值补偿模块103被配置为响应于复位信号端Reset的信号，对驱动晶体管M0的栅极进行复位，以及对驱动晶体管M0的阈值电压进行补偿；发光控制模块102被配置为响应于发光控制端EM的信号，将第一电压端VDD的信号提供给驱动晶体管M0的第一极，并将驱动晶体管M0的第二极与发光器件104导通；驱动晶体管M0被配置为根据驱动晶体管M0的栅极电压和第二极电压生成驱动电流，以通过驱动电流驱动发光器件104发光。

本发明实施例提供的像素电路，包括驱动晶体管、数据写入模块、发光控制模块、阈值补偿模块和发光器件；数据写入模块被配置为响应于扫描信号端的信号，将数据信号端的信号提供给驱动晶体管的第二极；阈值补偿模块被配置为响应于复位信号端的信号，对驱动晶体管的栅极进行复位，以及对驱动晶体管的阈值电压进行补偿；发光控制模块被配置为响应于发光控制端的信号，将第一电压端的信号提供给驱动晶体管的第一极，并将驱动晶体管的第二极与发光器件导通；驱动晶体管被配置为根据驱动晶体管的栅极电压和第二极电压生成驱动电流，以通过驱动电流驱动发光器件发光。因此，本发明实施例提供的像素电路，通过上述模块与元件的相互配合，可以对驱动晶体管的阈值电压进行补偿，使得驱动发光器件发光的驱动电流不受驱动模块的阈值电压影响，改善由于阈值电压不均匀导致的发光亮度不均的问题。并且，通过上述模块与元件的相互配合，可以对第一电压端的电压进行补偿，使得驱动电流不受第一电压端的电压影响，可以改善由于第一电压端的IRDrop导致的发光亮度不均的问题。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

实施例一、

在具体实施时，在本发明实施例提供的像素电路中，如图2所示，阈值补偿模块103包括第一子模块1031，第二子模块1032和第三子模块1033；第一子模块1031被配置为存储驱动晶体M0的栅极G与驱动晶体管M0第二极D的电压；第二子模块1032被配置为响应于复位信号端Reset的信号，将驱动晶体管M0的第一极S与驱动晶体管的栅极G导通；第三子模块1033被配置为存储第一电压端VDD与驱动晶体管M0的栅极G的电压。

在具体实施时，在本发明实施例提供的像素电路中，如图3所示，第一子模块1031包括第一电容C1，第一电容C1的第一端与驱动晶体管M0的第二极D耦接，第一电容C1的第二端与驱动晶体管M0栅极G耦接。

在具体实施时，在本发明实施例提供的像素电路中，如图3所示，第二子模块1032包括第一晶体管M1，第一晶体管M1的栅极与复位信号端Reset耦接，第一晶体管M1的第一极与驱动晶体管M0的第一极S耦接，第一晶体管M1的第二极与驱动晶体管M0的栅极G耦接。

在具体实施时，在本发明实施例提供的像素电路中，如图3所示，第三子模块1033包括：第二电容C2，第二电容C2的一端与第一电压端VDD耦接，第二电容C2的第二端与驱动晶体管M0的栅极G耦接。

在具体实施时，在本发明实施例提供的像素电路中，如图3所示，数据写入模块101包括第二晶体管M2，第二晶体管M2的栅极与扫描信号端Gate耦接，第二晶体管M2的第一极与数据信号端Data耦接，第二晶体管M2的第二极与驱动晶体管M0的第二极D耦接。

在具体实施时，在本发明实施例提供的像素电路中，如图3所示，发光控制模块102包括第三晶体管M3和第四晶体管M4；第三晶体管M3的栅极与发光控制端EM耦接，第三晶体管M3的第一极与驱动晶体管M0的第二极D耦接，第三晶体管M3的第二极与发光器件104的第一极耦接；第四晶体管M4的栅极与发光控制EM端耦接，第四晶体管M4的第一极与第一电压端VDD耦接，第四晶体管M4的第二极与驱动晶体管M0的第一极S耦接。

在具体实施时，在本发明实施例提供的像素电路中，如图2所示，发光器件104的第一端与发光控制模块102耦接，发光器件104的第二端与第二电压端VSS耦接。并且，在具体实施时，发光器件104可以为：有机发光二极管(Organic Light Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)中的至少一种。例如，发光器件104为OLED时，OLED的正极为发光器件104的第一端，负极为发光器件104的第二端。

一般在发光器件两端的电压差大于其开启电压的开启电压值时，发光器件可以发光。在具体实施时，在本发明实施例提供的像素电路中，如图3所示，数据信号端Data的电压值Vdata、第二电压端VSS的电压值Vss以及发光器件104的开启电压值Voled满足关系式：2Voled+Vss＞Vdata＞Voled+Vss。

在具体实施时，在本发明实施例提供的像素电路中，上述各晶体管均是以P型晶体管为例示出的，对于上述晶体管为N型晶体管的情况，设计原理与本发明相同，也属于本发明保护的范围。

以上仅是举例说明本发明实施例提供的像素电路中各电路的具体结构，在具体实施时，上述各电路的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

具体地，在本发明实施例提供的像素电路中，上述各晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。并且根据上述各晶体管的类型以及各晶体管的栅极的信号的不同，可以将上述晶体管的第一极作为源极，第二极作为漏极，或者将晶体管的第一极作为漏极，第二极作为源极，在此不作具体区分。

下面结合电路时序图对本发明实施例提供的像素电路的工作过程作以描述。下述描述中以1表示高电平，0表示低电平。需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。

以图3所示的像素电路为例，对应输入信号的时序图如图4所示。图4中所示的信号时序图包括：初始化阶段T1、阈值补偿阶段T2、数据写入阶段T3、发光阶段T4。其中，第一电压端VDD的信号的电压为Vdd，第二电压端VSS的信号的电压为Vss。

在初始化阶段T1，EM＝1，Gate＝1，Reset＝1；

由于Gate＝1，第二晶体管M2导通，将数据信号端Data的信号的电压Vref提供给驱动晶体管M0的第二极D。由于EM＝1，第三晶体管M3、第四晶体管M4导通，导通的第四晶体管M4将第一电压端VDD的信号提供给驱动晶体管M0的第一极S，驱动晶体管M0的第一极S的电压为Vdd。导通的第三晶体管M3将驱动晶体管M0的第二极D的信号提供给发光器件104的第一极，发光器件104第一极被初始化。由于Reset＝1，第一晶体管M1导通，将驱动晶体管M0的第一极S的电压Vdd提供给驱动晶体管M0的栅极G，驱动晶体管M0的栅极G的信号的电压为Vdd。第一电容C1存储驱动晶体管M0的栅极G与驱动晶体管M0的第二极D的电压；第二电容C2存储第一电压端VDD与驱动晶体管M0的栅极G的电压。

阈值补偿阶段T2，EM＝0，Gate＝1，Reset＝1；

由于EM＝0，第三晶体管M3和第四晶体管M4截止。由于Gate＝1，第二晶体管M2导通，将数据信号端Data的信号的电压Vdata提供给驱动晶体管M0的第二极D，驱动晶体管M0的第二极D的电压由Vref变为Vdata。由于Reset＝1，第一晶体管M1导通，驱动晶体管M0第一极S与栅极G导通，使驱动晶体管M0形成二极管结构，驱动晶体管M0的栅极电压放电，在驱动晶体管M0的栅极电压变化为Vdata+Vth时，驱动晶体管M0截止。其中Vth为驱动晶体管M0的阈值电压。第一电容C1存储驱动晶体管M0的栅极G与驱动晶体管M0第二极D的电压，第二电容C2存储第一电压端VDD与驱动晶体管M0的栅极G的电压。

数据写入阶段T3，EM＝0，Gate＝1，Reset＝0；

由于EM＝0，第三晶体管M3和第四晶体管M4截止。由于Reset＝0，第一晶体管M1截止。由于Gate＝1，第二晶体管M2导通，将数据信号端Data的信号的电压Vref提供给驱动晶体管M0的第二极D，驱动晶体管M0的第二极D的电压由Vdata变为Vref，则驱动晶体管M0的栅极G的信号由Vdata+Vth变为第一电容C1存储驱动晶体管M0的栅极G与驱动晶体管M0第二极D的电压，第二电容C2存储第一电压端VDD与驱动晶体管M0的栅极G的电压。

发光阶段T4，EM＝1，EM＝0，Gate＝0，Reset＝0；

由于Reset＝0，第一晶体管M1截止。由于Gate＝0，第二晶体管M2截止。由于EM＝1，第三晶体管M3和第四晶体管M4导通。驱动晶体管M0的第二极D的电压由Vref变为Voled+Vss。导通的第四晶体管M4将第一电压端VDD的信号提供给驱动晶体管M0的第一极S，导通的第三晶体管M3将驱动晶体管M0的第二极D与发光器件104导通。驱动晶体管M0的栅极G的信号的电压值V_G变化为：

故此可以得到驱动晶体管M0的栅极G与第二极D之间的电压差V_GD为：

驱动晶体管M0驱动发光器件发光的驱动电流I为：

其中，μ_n代表驱动晶体管DT的迁移率，C_ox为单位面积栅氧化层电容，为驱动晶体管DT的宽长比，相同结构中这些数值相对稳定，可以算作常量。

从上述公式可以得知，此时驱动晶体管M0的输出的驱动电流I已经不受驱动晶体管M0的阈值电压Vth与第一电压源VDD的压降的影响，因此改善了驱动晶体管M0由于工艺制程及长时间的操作造成阈值电压漂移以及第一电压源VDD的压降的问题，从而提高显示效果。

并且，从上述公式可以得知，数据信号端Data仅需提供合适的电压Vdata，即可以使驱动电流I不受发光器件104的开启电压值Voled的影响。进而当发光器件104老化，导致其开启电压值发生变化时，可以通过调整数据电压端Data的电压Vdata，使得驱动晶体管M0驱动发光器件104发光的驱动电流不受发光器件老化程度的影响。

实施例二、

本发明实施例对应的像素电路的结构示意图如图5所示，其针对实施例一中的实施方式进行了变形。下面仅说明本实施例与实施例一的区别之处，其相同之处在此不作赘述。

在具体实施时，在本发明实施例提供的像素电路中，阈值补偿模块103还包括第四子模块，其中，驱动晶体管的栅极通过第四子模块与第二电容的第二端耦接；第四子模块被配置为响应于扫描信号端的信号，将驱动晶体管的栅极与第二电容的第二端导通。

在具体实施时，在本发明实施例提供的像素电路中，第四子模块包括第五晶体管M5，第五晶体管M5的栅极与扫描信号端Gate耦接，第五晶体管M5的第一极与第二电容C2的第二端耦接，第五晶体管M5的第二极与驱动晶体管M0的栅极耦接。

下面结合电路时序图对本发明实施例提供的像素电路的工作过程作以描述。下述描述中以1表示高电平，0表示低电平。需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。

以图5所示的像素电路为例，对应输入信号的时序图如图6所示。图6中所示的信号时序图包括：初始化阶段T1、阈值补偿阶段T2、数据写入阶段T3、缓冲阶段T3’，发光阶段T4。其中，第一电压端VDD的信号的电压为Vdd，第二电压端VSS的信号的电压为Vss。

在初始化阶段T1，EM＝1，Gate＝1，Reset＝1；

由于Gate＝1，第二晶体管M2和第五晶体管M5导通。导通的第二晶体管M2将数据信号端Data的信号的电压Vref提供给驱动晶体管M0的第二极D。第五晶体管M5将第二电容C2第二端与驱动晶体管M0的栅极导通。由于EM＝1，第三晶体管M3、第四晶体管M4导通，导通的第四晶体管M4将第一电压端VDD的信号提供给驱动晶体管M0的第一极S，驱动晶体管M0的第一极S的电压为Vdd。导通的第三晶体管M3将驱动晶体管M0的第二极D的信号提供给发光器件104的第一极，发光器件104第一极被初始化。由于Reset＝1，第一晶体管M1导通，将驱动晶体管M0的第一极S的电压Vdd提供给驱动晶体管M0的栅极G，驱动晶体管M0的栅极G的信号的电压为Vdd。第一电容C1存储驱动晶体管M0的栅极G与驱动晶体管M0的第二极D的电压；第二电容C2存储第一电压端VDD与驱动晶体管M0的栅极G的电压。

阈值补偿阶段T2，EM＝0，Gate＝1，Reset＝1；

由于EM＝0，第三晶体管M3和第四晶体管M4截止。由于Gate＝1，第二晶体管M2和第五晶体管M5导通，导通的第二晶体管M2将数据信号端Data的信号的电压Vref提供给驱动晶体管M0的第二极D。导通的第五晶体管M5将第二电容C2第二端与驱动晶体管M0的栅极G导通。由于Reset＝1，第一晶体管M1导通，驱动晶体管M0第一极S与栅极G导通，使驱动晶体管M0形成二极管结构，驱动晶体管M0的栅极电压放电，在驱动晶体管M0的栅极电压由Vdd变化为Vref+Vth时，驱动晶体管M0截止，并且Vdd-Vref>Vth。其中Vth为驱动晶体管M0的阈值电压。第一电容C1存储驱动晶体管M0的栅极G与驱动晶体管M0第二极D的电压，第二电容C2存储第一电压端VDD与驱动晶体管M0的栅极G的电压。

数据写入阶段T3，EM＝0，Gate＝1，Reset＝0；

由于EM＝0，第三晶体管M3和第四晶体管M4截止。由于Reset＝0，第一晶体管M1截止。由于Gate＝1，第二晶体管M2和第五晶体管M5导通，将数据信号端Data的信号的电压Vdata提供给驱动晶体管M0的第二极D，驱动晶体管M0的第二极D的电压由Vref变为Vdata，则驱动晶体管M0的栅极G的信号由Vref+Vth变为第一电容C1存储驱动晶体管M0的栅极G与驱动晶体管M0第二极D的电压，第二电容C2存储第一电压端VDD与驱动晶体管M0的栅极G的电压。由于要确保V_GD>Vth，因此需要保证V_G-V_D>Vth，从而可以使最终使得Vref>Vdata。其中，V_G代表驱动晶体管M0栅极G的信号的电压值，V_D代表驱动晶体管M0第二极D的信号的电压值。

缓冲阶段T3’，EM＝0，Gate＝0，Reset＝0；

由于EM＝0，第三晶体管M3和第四晶体管M4截止。由于Gate＝0，第二晶体管M2和第五晶体管M5截止。由于Reset＝0，第一晶体管M1截止。此时第一电容C1两端的电压与数据写入阶段T3的驱动晶体管M0的栅极G与第二极D的电压相同，即第一电容C1存储驱动晶体管M0的栅极G与驱动晶体管M0第二极D的电压，第二电容C2存储第一电压端VDD与第五晶体管M5的第一极的电压。

发光阶段T4，EM＝1，EM＝0，Gate＝0，Reset＝0；

由于Reset＝0，第一晶体管M1截止。由于Gate＝0，第二晶体管M2和第五晶体管M5截止。由于EM＝1，第三晶体管M3和第四晶体管M4导通。驱动晶体管M0的第二极D的电压由Vdata变为Voled+Vss。导通的第四晶体管M4将第一电压端VDD的信号提供给驱动晶体管M0的第一极S，导通的第三晶体管M3将驱动晶体管M0的第二极D与发光器件104导通。驱动晶体管M0的栅极G与第二极D之间的电压差V_GD为：

驱动晶体管M0驱动发光器件发光的驱动电流I为：

其中，μ_n代表驱动晶体管DT的迁移率，C_ox为单位面积栅氧化层电容，为驱动晶体管DT的宽长比，相同结构中这些数值相对稳定，可以算作常量。

从上述公式可以得知，此时驱动晶体管M0的输出的驱动电流I已经不受驱动晶体管M0的阈值电压Vth与第一电压源VDD的压降的影响，因此改善了驱动晶体管M0由于工艺制程及长时间的操作造成阈值电压漂移以及第一电压源VDD的压降的问题，从而提高显示效果。

基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的像素电路的驱动方法，如图7所示，该方法包括步骤701-步骤704；

步骤701,初始化阶段，数据写入模块响应于扫描信号端的信号，将数据信号端的信号提供给驱动晶体管的第二极；阈值补偿模块响应于复位信号端的信号，对驱动晶体管的栅极进行复位；发光控制模块响应于发光控制端的信号，将第一电压端的信号提供给驱动晶体管的第一极，并将驱动晶体管的第二极与发光器件导通；

步骤702,阈值补偿阶段，数据写入模块响应于扫描信号端的信号，将数据信号端的信号提供给驱动晶体管的第二极；阈值补偿模块对驱动晶体管的阈值电压进行补偿；

步骤703，数据写入阶段，数据写入模块响应于扫描信号端的信号，将数据信号端的信号提供给驱动晶体管的第二极；

步骤704,发光阶段，发光控制模块响应于发光控制端的信号，将第一电压端的信号提供给驱动晶体管的第一极，并将驱动晶体管的第二极与发光器件导通；驱动晶体管根据驱动晶体管的栅极电压和第二极电压生成驱动电流，以通过驱动电流驱动发光器件发光。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述像素电路。该显示装置的实施可以参见上述像素电路的实施例，重复之处不再赘述。

在具体实施时，本发明实施例提供的上述显示装置可以为如图8所示的全面屏的手机。当然，本发明实施例提供的上述显示装置也可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

本发明实施例提供的像素电路、其驱动方法及显示装置，包括驱动晶体管、数据写入模块、发光控制模块、阈值补偿模块和发光器件；数据写入模块被配置为响应于扫描信号端的信号，将数据信号端的信号提供给驱动晶体管的第二极；阈值补偿模块被配置为响应于复位信号端的信号，对驱动晶体管的栅极进行复位，以及对驱动晶体管的阈值电压进行补偿；发光控制模块被配置为响应于发光控制端的信号，将第一电压端的信号提供给驱动晶体管的第一极，并将驱动晶体管的第二极与发光器件导通；驱动晶体管被配置为根据驱动晶体管的栅极电压和第二极电压生成驱动电流，以通过驱动电流驱动发光器件发光。因此，本发明实施例提供的像素电路，通过上述模块与元件的相互配合，可以对驱动晶体管的阈值电压进行补偿，使得驱动发光器件发光的驱动电流不受驱动模块的阈值电压影响，改善由于阈值电压不均匀导致的发光亮度不均的问题。并且，通过上述模块与元件的相互配合，可以对第一电压端的电压进行补偿，使得驱动电流不受第一电压端的电压影响，可以改善由于第一电压端的IR Drop导致的发光亮度不均的问题。

Claims (10)

1.一种像素电路，其特征在于，所述像素电路包括驱动晶体管、数据写入模块、发光控制模块、阈值补偿模块和发光器件；

所述数据写入模块被配置为响应于扫描信号端的信号，将数据信号端的信号提供给所述驱动晶体管的第二极；

所述阈值补偿模块被配置为响应于复位信号端的信号，对所述驱动晶体管的栅极进行复位，以及对所述驱动晶体管的阈值电压进行补偿；

所述发光控制模块被配置为响应于发光控制端的信号，将第一电压端的信号提供给所述驱动晶体管的第一极，并将所述驱动晶体管的第二极与所述发光器件导通；

所述驱动晶体管被配置为根据所述驱动晶体管的栅极电压和第二极电压生成驱动电流，以通过所述驱动电流驱动所述发光器件发光。

2.根据权利要求1所述的像素电路，其特征在于，所述阈值补偿模块包括第一子模块，第二子模块和第三子模块；

所述第一子模块被配置为存储所述驱动晶体管的栅极与所述驱动晶体管第二极的电压；

所述第二子模块被配置为响应于所述复位信号端的信号，将所述驱动晶体管的第一极与所述驱动晶体管的栅极导通；

所述第三子模块被配置为存储所述第一电压端与所述驱动晶体管的栅极的电压。

3.根据权利要求2所述的像素电路，其特征在于，所述第一子模块包括第一电容，所述第一电容的第一端与所述驱动晶体管的第二极耦接，所述第一电容的第二端与所述驱动晶体管栅极耦接；和/或，

所述第三子模块包括：第二电容，所述第二电容的一端与所述第一电压端耦接，所述第二电容的第二端与所述驱动晶体管的栅极耦接。

4.根据权利要求3所述的像素电路，其特征在于，所述阈值补偿模块还包括第四子模块，其中，所述驱动晶体管的栅极通过所述第四子模块与所述第二电容的第二端耦接；

所述第四子模块被配置为响应于所述扫描信号端的信号，将所述驱动晶体管的栅极与所述第二电容的第二端导通。

5.根据权利要求4所述的像素电路，其特征在于，所述第四子模块包括第五晶体管，所述第五晶体管的栅极与所述扫描信号端耦接，所述第五晶体管的第一极与所述第二电容的第二端耦接，所述第五晶体管的第二极与所述驱动晶体管的栅极耦接。

6.根据权利要求2所述的像素电路，其特征在于，所述第二子模块包括第一晶体管，所述第一晶体管的栅极与所述复位信号端耦接，所述第一晶体管的第一极与所述驱动晶体管的第一极耦接，所述第一晶体管的第二极与所述驱动晶体管的栅极耦接。

7.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块包括第二晶体管，所述第二晶体管的栅极与所述扫描信号端耦接，所述第二晶体管的第一极与所述数据信号端耦接，所述第二晶体管的第二极与所述驱动晶体管的第二极耦接。

8.根据权利要求1所述的像素电路，其特征在于，所述发光控制模块包括第三晶体管和第四晶体管；

所述第三晶体管的栅极与所述发光控制端耦接，所述第三晶体管的第一极与所述驱动晶体管的第二极耦接，所述第三晶体管的第二极与所述发光器件的第一极耦接；

所述第四晶体管的栅极与所述发光控制端耦接，所述第四晶体管的第一极与所述第一电压端耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接。

9.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的像素电路。

10.一种采用如权利要求1-8任一项所述的像素电路的驱动方法，其特征在于，包括：

初始化阶段，所述数据写入模块响应于所述扫描信号端的信号，将所述数据信号端的信号提供给所述驱动晶体管的第二极；所述阈值补偿模块响应于所述复位信号端的信号，对所述驱动晶体管的栅极进行复位；所述发光控制模块响应于所述发光控制端的信号，将所述第一电压端的信号提供给所述驱动晶体管的第一极，并将所述驱动晶体管的第二极与所述发光器件导通；

阈值补偿阶段，所述数据写入模块响应于所述扫描信号端的信号，将所述数据信号端的信号提供给所述驱动晶体管的第二极；所述阈值补偿模块对所述驱动晶体管的阈值电压进行补偿；

数据写入阶段，所述数据写入模块响应于所述扫描信号端的信号，将所述数据信号端的信号提供给所述驱动晶体管的第二极；

发光阶段，所述发光控制模块响应于所述发光控制端的信号，将所述第一电压端的信号提供给所述驱动晶体管的第一极，并将所述驱动晶体管的第二极与所述发光器件导通；所述驱动晶体管根据所述驱动晶体管的栅极电压和第二极电压生成驱动电流，以通过所述驱动电流驱动所述发光器件发光。