CN110534433B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN110534433B CN110534433B CN201810516884.4A CN201810516884A CN110534433B CN 110534433 B CN110534433 B CN 110534433B CN 201810516884 A CN201810516884 A CN 201810516884A CN 110534433 B CN110534433 B CN 110534433B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- gate structure
- forming
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 120
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 239000010410 layer Substances 0.000 claims abstract description 295
- 239000011241 protective layer Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000000463 material Substances 0.000 claims description 54
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- -1 sidewall structure Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 description 58
- 238000002955 isolation Methods 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，其中形成方法包括：提供基底，所述基底表面具有栅极结构，所述栅极结构两侧的基底内分别具有源漏掺杂区；在所述栅极结构的部分侧壁形成保护层；在所述基底和源漏掺杂区上、以及保护层的侧壁形成第一介质层；去除部分第一介质层，直至暴露出源漏掺杂区的顶部表面，在所述第一介质层内形成接触孔；在所述接触孔内形成插塞。所述方法形成的半导体器件的性能较好。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管是一种重要的半导体器件，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构；位于栅极结构一侧的半导体衬底中的源区和栅极结构另一侧的半导体衬底中的漏区。
然而，随着半导体器件集成度的提高，MOS晶体管的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有栅极结构，所述栅极结构两侧的基底内分别具有源漏掺杂区；在所述栅极结构的部分侧壁形成保护层；在所述基底和源漏掺杂区上、以及保护层的侧壁形成第一介质层；去除部分第一介质层，直至暴露出源漏掺杂区的顶部表面，在所述第一介质层内形成接触孔；在所述接触孔内形成插塞。
可选的，所述保护层的材料包括氮化硅或者氮氧化硅；所述保护层的厚度为：1纳米～35纳米。
可选的，形成所述保护层之前，所述形成方法还包括：在所述基底和源漏掺杂区上、以及栅极结构的部分侧壁形成第二介质层，且所述第二介质层顶部低于栅极结构的顶部表面；所述接触孔还贯穿第二介质层。
可选的，形成第二介质层之前，所述形成方法还包括：在所述源漏掺杂区表面以及栅极结构的侧壁形成停止层。
可选的，所述停止层的材料包括氮化硅；所述停止层的厚度为：1纳米～25纳米。
可选的，所述栅极结构的侧壁还具有侧墙结构，且所述侧墙结构位于栅极结构和停止层之间；所述侧墙结构的材料包括氮化硅；所述侧墙结构的厚度为：5纳米～60纳米；所述侧墙结构包括位于栅极结构侧壁的第一侧墙和位于第一侧墙侧壁的第二侧墙；所述第一侧墙的厚度为：3纳米～20纳米；所述第二侧墙的厚度为：2纳米～40纳米。
可选的，所述保护层还覆盖第二介质层顶部表面；所述栅极结构包括栅极层。
可选的，当所述栅极层的材料为多晶硅时，所述第一介质层还覆盖栅极结构的顶部；所述接触孔的形成方法包括：去除部分第一介质层，直至暴露出保护层表面，在所述第一介质层内形成第一开口；去除所述第一开口底部的保护层和第二介质层，在所述保护层和第二介质层内形成第二开口；所述接触孔包括第一开口和第二开口。
可选的，当所述栅极层的材料为金属时，所述栅极结构、源漏掺杂区、第二介质层、第一介质层和保护层的形成方法包括：在所述基底表面形成伪栅结构；在所述伪栅结构两侧的基底内形成源漏掺杂区；在所述基底和源漏掺杂区上、以及伪栅结构的部分侧壁形成所述第二介质层；在所述第二介质层表面和伪栅结构的部分侧壁形成保护层；在所述保护层表面形成第一介质层，所述第一介质层暴露出伪栅结构的顶部表面；去除所述伪栅结构，在所述第一介质层和第二介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构。
可选的，当所述栅极层的材料为金属时，所述第一介质层暴露出栅极结构的顶部表面；形成第一介质层之后，形成接触孔之前，所述形成方法包括：在所述第一介质层和栅极结构顶部形成第三介质层。
可选的，所述接触孔的形成方法包括：去除所述源漏掺杂区顶部的第三介质层和第一介质层，直至暴露出保护层顶部，在所述第三介质层和第一介质层内形成第一开口；去除所述第一开口底部的保护层和第二介质层，在所述保护层和第二介质层内形成第二开口；所述接触孔包括第一开口和第二开口。
可选的，所述第一开口的深宽比为：30:1～100:1；所述第二开口的深宽比为：10:1～50:1。
本发明还提供一种半导体结构，包括：基底，所述基底表面具有栅极结构，所述栅极结构两侧的基底内分别具有源漏掺杂区；位于所述栅极结构部分侧壁的保护层；位于所述基底和源漏掺杂区上、以及保护层部分侧壁的第一介质层；位于所述第一介质层内的接触孔，所述接触孔底部暴露出源漏掺杂区的顶部表面；位于所述接触孔内的插塞。
可选的，所述保护层的材料包括氮化硅或者氮氧化硅；所述保护层的厚度为：1纳米～35纳米。
可选的，所述半导体结构还包括位于基底和源漏掺杂区上、以及栅极结构部分侧壁的第二介质层，所述第二介质层位于第一介质层底部，且所述保护层还覆盖第二介质层顶部表面。
可选的，所述半导体结构还包括位于第二介质层与源漏掺杂区和栅极结构之间的停止层；所述停止层的材料包括氮化硅；所述停止层的厚度为：1纳米～25纳米。
可选的，所述半导体结构还包括位于停止层和栅极结构之间的侧墙结构；所述侧墙结构的材料包括氮化硅；所述侧墙结构的厚度为：5纳米～60纳米；所述侧墙结构包括位于栅极结构侧壁的第一侧墙和位于第一侧墙侧壁的第二侧墙；所述第一侧墙的厚度为：3纳米～20纳米；所述第二侧墙的厚度为：2纳米～40纳米。
可选的，所述栅极结构包括栅极层，所述栅极层为多晶硅时，所述第一介质层还覆盖栅极结构顶部；所述接触孔包括位于第一介质层内的第一开口、以及位于第一开口底部保护层和第二介质层内的第二开口。
可选的，所述栅极结构包括栅极层，所述栅极层为金属时，所述第一介质层暴露出栅极结构的顶部；所述半导体结构还包括位于第一介质层和栅极结构顶部的第三介质层；所述接触孔包括位于第三介质层和第一介质层内的第一开口、以及位于第一开口底部保护层和第二介质层内的第二开口。
可选的，所述第一开口的深宽比为：30:1～100:1；所述第二开口的深宽比为：10:1～50:1。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，形成第一介质层之前，在所述栅极结构的部分侧壁形成保护层，使得栅极结构与后续位于第一介质层内的插塞距离较远，则栅极结构和插塞之间的保护层和第一介质层不易被击穿，因此，栅极结构和插塞之间不易发生漏电，有利于提高半导体器件的性能。
进一步，形成所述保护层之前，所述形成方法还包括在源漏掺杂区表面、以及栅极结构侧壁形成停止层。其中，位于源漏掺杂区的停止层用于后续形成接触孔时作为停止层，用于保护源漏掺杂区顶部表面；而位于栅极结构侧壁的停止层，使得栅极结构到插塞的距离更远。
进一步，所述停止层和栅极结构之间还具有侧墙结构，所述侧墙结构使得插塞到栅极结构之间的距离进一步增大。
进一步，形成所述停止层之后，形成保护层之前，所述形成方法包括形成所述第二介质层，所述第二介质层顶部低于栅极结构顶部。所述保护层还覆盖第二介质层的顶部表面，后续接触孔通过两步形成，即：形成第一开口；形成第一开口之后，在所述第一开口底部形成第二开口。在形成第一开口的过程中，所述保护层作为停止层，则第一开口的深宽比较小，使得形成第一开口的难度较低。形成第一开口之后，形成第二开口，使得第二开口的深宽比也较小，因此，还有利于降低形成第二开口的难度。
附图说明
图1是一种半导体结构的结构示意图；
图2至图14是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
正如背景技术所述，半导体器件的性能仍较差。
图1是一种半导体结构的结构示意图。
请参考图1，基底100；位于所述基底100表面的栅极结构101，所述栅极结构101的侧壁具有侧墙102；位于所述栅极结构101和侧墙102两侧基底100内的源漏掺杂区103；位于基底100和栅极结构101表面、以及侧墙102和源漏掺杂区103侧壁的介质层104，所述介质层104内具有接触孔(图中未标出)，所述接触孔底部暴露出源漏掺杂区103顶部；位于所述开口内的插塞105。
上述半导体结构中，所述接触孔的形成方法包括：在所述介质层104表面形成掩膜层，所述掩膜层暴露出源漏掺杂区103上介质层104的顶部表面；以所述掩膜层为掩膜，刻蚀所述介质层104，直至暴露出源漏掺杂区103的顶部表面，在所述介质层104内形成接触孔。以所述掩膜层为掩膜，刻蚀所述介质层104的工艺包括干法刻蚀工艺，所述干法刻蚀工艺包括刻蚀气体，为了使刻蚀气体能够到达源漏掺杂区103的顶部暴露出源漏掺杂区103的顶部，需减小接触孔的深宽比，具体的，增大所述接触孔沿垂直于栅极结构101侧壁方向上的尺寸。
然而，当所述源漏掺杂区103到栅极结构101侧壁的最大距离一定时，所述接触孔沿垂直于栅极结构101侧壁方向上的尺寸较大，使得插塞105和栅极结构101之间的介质层104和侧墙102沿垂直于栅极结构101侧壁方向上的尺寸较小。而所述插塞105和栅极结构101之间的介质层104和侧墙102用于实现栅极结构101和插塞105之间的电隔离，因此，所述插塞105和栅极结构101之间的介质层104和侧墙102隔离插塞105和栅极结构101的能力不够，即：插塞105和栅极结构101之间的介质层104和侧墙102易被击穿，则所述插塞105和金属栅极101之间易发生漏电，不利于提高半导体器件的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：在所述栅极结构的部分侧壁形成保护层；在所述基底和源漏掺杂区上、以及保护层的侧壁形成第一介质层；去除部分第一介质层，直至暴露出源漏掺杂区的顶部表面，在所述第一介质层内形成接触孔。所述方法形成的半导体器件的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图14是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图2，提供基底200。
在本实施例中，所述基底200包括：衬底201和位于衬底201上的鳍部202。
在其它实施例中，当所述半导体器件为平面式的MOS晶体管时，所述基底为平面式的半导体基底。
在本实施例中，所述基底200的形成方法包括：提供初始衬底，所述初始基底上具有第一掩膜层(图中未示出)，所述第一掩膜层暴露出部分初始衬底的顶部表面；以所述第一掩膜层为掩膜，刻蚀所述初始衬底，形成衬底201和位于衬底201上的鳍部202。
在其他实施例中，所述基底的形成方法包括：提供衬底；在所述衬底表面外延形成所述鳍部。
在本实施例中，所述初始衬底的材料为硅。相应的，所述衬底201和鳍部202的材料为硅。
在其他实施例中，所述初始衬底的材料包括：锗、硅锗、绝缘体上硅或绝缘体上锗。相应的，衬底的材料包括：锗、硅锗、绝缘体上硅或绝缘体上锗。鳍部的材料包括：锗、硅锗、绝缘体上硅或绝缘体上锗。
所述第一掩膜层的材料包括氮化硅，所述第一掩膜层的形成工艺包括：化学气相沉积工艺。所述第一掩膜层用于形成衬底201和鳍部202的掩膜。
以所述第一掩膜层为掩膜，刻蚀所述初始衬底的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种。
所述基底200上还具有覆盖所述鳍部202的隔离结构(图中未标出)，所述隔离结构的顶部表面低于所述鳍部202的顶部表面，且覆盖鳍部202的部分侧壁。
所述隔离结构的材料包括：氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮氧化硅、氮化硅。
所述隔离结构用于实现半导体不同器件之间的电绝缘。
在本实施例中，所述基底200包括第一区A和第二区B，所述第一区A用于形成PMOS晶体管，所述第二区B用于形成NMOS晶体管。
在其他实施例中，所述基底仅包括第一区，所述第一区用于形成PMOS晶体管；或者，所述第一区用于形成NMOS晶体管。
请参考图3，形成横跨鳍部202的若干伪栅结构203；在所述伪栅结构203的侧壁形成第一侧墙204。
在本实施例中，所述基底200包括第一区A和第二区B，若干伪栅结构203横跨第一区A的鳍部202，若干伪栅结构203横跨第二区B的鳍部202。
所述伪栅结构203的形成方法包括：在所述基底200上形成伪栅介质膜；在所述伪栅介质膜上形成伪栅极膜，所述伪栅极膜上具有第二掩膜层(图中未标出)，所述第二掩膜层暴露出部分伪栅极膜；以所述第二掩膜层为掩膜，刻蚀所述伪栅极膜和伪栅介质膜，形成伪栅结构203。
所述伪栅介质膜的材料包括氧化硅，所述伪栅介质膜的形成工艺包括：化学气相沉积工艺。
所述伪栅极膜的材料包括硅，所述伪栅极膜的形成工艺包括：化学气相沉积工艺。
所述伪栅结构203包括伪栅介质层(图中未示出)和位于伪栅介质层表面的伪栅极层(图中未示出)。
所述伪栅介质膜用于形成伪栅介质层，因此，所述伪栅介质层的材料包括氧化硅。
所述伪栅极膜用于形成伪栅极层，因此，所述伪栅极层的材料包括硅。
在本实施例中，所述伪栅结构203用于后续形成栅极结构。在其他实施例中，所述伪栅结构即为栅极结构。
所述第一侧墙204的形成方法包括：在所述隔离结构和基底200表面、以及伪栅结构203的侧壁和顶部表面形成第一侧墙膜；去除隔离结构、基底200和伪栅结构203顶部的第一侧墙膜，在所述伪栅结构203的侧壁形成第一侧墙204。
所述第一侧墙膜的材料包括氮化硅或者氮氧化硅，相应的，所述第一侧墙204的材料包括氮化硅或者氮氧化硅。所述第一侧墙膜的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
所述第一侧墙204用于定义后续轻掺杂区的位置。
所述第一侧墙204沿垂直于伪栅结构203侧壁方向上的尺寸为：3纳米～20纳米。所述第一侧墙204使得后续位于源漏掺杂区上的插塞与栅极结构之间的距离较远，有利于防止插塞和栅极结构之间发生漏电。
请参考图4，在所述第一侧墙204的侧壁形成第二侧墙205；在所述伪栅结构203、第一侧墙204和第二侧墙205两侧的鳍部202内形成源漏掺杂区206。
形成所述第一侧墙204之后，形成第二侧墙205之前，所述形成方法还包括：以所述伪栅结构203和第一侧墙204为掩膜，在所述伪栅结构203和第一侧墙204两侧的鳍部202内形成轻掺杂区(图中未示出)。
以所述伪栅结构203和第一侧墙204为掩膜，在所述伪栅结构203和第一侧墙204两侧的鳍部202内形成轻掺杂区的工艺包括离子注入工艺。
所述轻掺杂区内具有轻掺杂离子，所述轻掺杂离子的导电类型与晶体管的类型相关。在本实施例中，所述第一区A用于形成PMOS晶体管，因此，所述第一区A的轻掺杂离子为P型离子，如：硼离子；所述第二区B用于形成NMOS晶体管，因此，所述第二区B的轻掺杂离子为N型离子，如：磷离子或者砷离子。
所述第二侧墙205的形成方法包括：在所述隔离结构、源漏掺杂区206和伪栅结构203的顶部表面、以及第一侧墙204的侧壁形成第二侧墙膜；去除隔离结构、源漏掺杂区206和伪栅结构203的顶部表面的第二侧墙膜，在所述第一侧墙204的侧壁形成第二侧墙205。
所述第二侧墙膜的材料包括：氮化硅或者氮氧化硅，所述第二侧墙膜的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
去除隔离结构、源漏掺杂区206和伪栅结构203的顶部表面的第二侧墙膜的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第二侧墙205用于定义后续源漏掺杂区206的位置。
所述第二侧墙205的厚度为：2纳米～40纳米。
所述第二侧墙205和第一侧墙204构成侧墙结构，所述侧墙结构沿垂直于伪栅结构203侧壁方向上的尺寸为：5纳米～60纳米。所述侧墙结构沿垂直于伪栅结构203侧壁方向上的尺寸较大，使得后续在源漏掺杂区206顶部形成的插塞到伪栅结构203侧壁的距离较远，由于所述伪栅结构203用于后续形成栅极结构，则插塞到栅极结构之间的距离较远，使得插塞与后续形成的栅极结构之间不易发生漏电，有利于提高半导体器件的性能较好。
所述源漏掺杂区206的形成方法包括：在所述伪栅结构203、第一侧墙204和第二侧墙205两侧的鳍部202内形成源漏开口；在所述源漏开口内形成外延层(图中未示出)；在所述外延层内掺入源漏离子，形成所述源漏掺杂区206。
所述外延层的材料和源漏离子的导电类型与晶体管的类型相关。在本实施例中，所述第一区A用于形成PMOS晶体管，因此，所述第一区A的外延层的材料包括：硅锗或者硅，第一区的源漏离子为P型离子，如：硼离子；所述第二区B用于形成NMOS晶体管，因此，所述第二区B的外延层的材料包括：碳化硅或者硅，第二区的源漏离子为N型离子，如：磷离子或者砷离子。
在本实施例中，形成第一区的源漏掺杂区之后，形成第二区的源漏掺杂区。在其他实施例中，形成第一区的源漏掺杂区之前，形成第二区的源漏掺杂区。
请参考图5，在所述隔离结构、源漏掺杂区206和伪栅结构203的表面、以及第二侧墙205的侧壁形成停止层207。
所述停止层207的材料包括氮化硅或者氮氧化硅。所述停止层207的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
所述停止层207的厚度为：1纳米～25纳米。
所述停止层207用于后续形成接触孔时保护源漏掺杂区206的顶部表面。所述停止层207还位于伪栅结构203的侧壁，使得后续形成的插塞到栅极结构的距离进一步增大，则插塞和栅极结构之间不易发生漏电。所述方法形成的半导体器件的性能较好。
请参考图6，在所述停止层207表面形成第二介质层208，所述第二介质层208顶部低于伪栅结构203的顶部表面。
所述第二介质层208的形成方法包括：在所述停止层207表面形成第二介质膜；回刻蚀部分第二介质膜，形成所述第二介质层208。
所述第二介质膜的材料包括氧化硅或者氮氧化硅，所述第二介质膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
回刻蚀部分第二介质膜的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第二介质层208用于实现半导体不同器件之间的电隔离。
形成所述第二介质层208之后，使得相邻伪栅结构203之间沟槽的深宽比减小，有利于减小后续形成第一介质层的难度，所形成的第一介质层的致密度较好，有利于提高第一介质层的隔离性能。
请参考图7，形成所述第二介质层208之后，在所述伪栅结构203的部分侧壁形成保护层209。
所述保护层209的材料包括：氮化硅或者氮氧化硅，所述保护层209的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
所述保护层209的厚度为：1纳米～35纳米，选择所述保护层209的意义在于：若所述保护层209的厚度小于1纳米，使得后续在源漏掺杂区206顶部形成的插塞到栅极结构的距离仍较小，使得插塞和栅极结构之间易发生漏电；当半导体器件的制造空间一定时，若所述保护层209的厚度大于35纳米，使得后续在源漏掺杂区206顶部形成的接触孔沿垂直于栅极结构侧壁方向上的尺寸过小，则刻蚀气体难以到达接触孔的底部，使得源漏掺杂区206顶部难以被打开，使得后续位于接触孔内的插塞难以与源漏掺杂区206发生电连接。
在本实施例中，所述保护层209还覆盖第二介质层208顶部表面。在其他实施例中，所述保护层仅位于伪栅结构203的侧壁。
在本实施例中，所述保护层209覆盖第二介质层208的顶部表面，使得后续形成第一开口时，所述保护层209用作停止层，使得第一开口的深宽比较小，有利于降低形成第一开口的难度。
请参考图8，在所述保护层209表面形成第一介质膜210。
所述第一介质膜210的材料包括氧化硅或者氮氧化硅，所述第一介质膜210的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺。
所述第一介质膜210用于实现半导体不同器件之间的电隔离。
在本实施例中，所述伪栅结构203用于后续形成栅极结构，所述栅极结构包括栅极层，所述栅极层的材料为金属，所述第一介质膜210用于后续形成第一介质层。
在其他实施例中，所述伪栅结构即为栅极结构，所述栅极层的材料为多晶硅，所述第一介质膜即为第一介质层，即：所述第一介质层还覆盖栅极结构的顶部表面。
请参考图9，去除部分第一介质膜210，直至暴露出伪栅结构203的顶部表面，形成第一介质层211。
去除部分第一介质膜210的工艺包括：化学机械研磨工艺。
在去除部分第一介质膜210的过程中，所述伪栅结构203顶部的保护层209、停止层207和第二掩膜层均被去除。
去除部分第一介质膜210，暴露出伪栅结构203的顶部表面，有利于后续去除伪栅结构203。
请参考图10，去除所述伪栅结构203，在所述第一介质层211和第二介质层208内形成伪栅开口(图中未标出)；在所述伪栅开口内形成栅极结构212。
去除所述伪栅结构203的方法包括：去除所述伪栅极层；去除所述伪栅极层之后，去除伪栅介质层。
去除所述伪栅极层的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
去除伪栅介质层的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述伪栅开口用于容纳栅极结构212。
所述栅极结构212包括栅介质层(图中未示出)和位于栅介质层表面的栅极层(图中未示出)。
所述栅介质层的材料为高介电常数(介电常数K大于3.9)材料。在本实施例中，所述栅介质层的材料为氧化铪。在其他实施例中，所述栅介质层的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
所述栅极层的材料为金属。在本实施例中，所述栅极层的材料为铝。在其他实施例中，所述栅极层的材料包括：Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
请参考图11，在所述第一介质层211和栅极结构212表面形成第三介质层213，所述第三介质层213表面具有第三掩膜层(图中未标出)，所述第三掩膜层暴露出部分第三介质层213的顶部表面。
所述第三介质层213的材料包括氧化硅或者氮氧化硅。所述第三介质层213的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺。
所述第三介质层213用于实现半导体不同器件之间的电隔离。
所述第三掩膜层用于定义源漏掺杂区206顶部接触孔的位置和尺寸。
所述第三掩膜层的材料包括氮化硅或者氮化钛。
请参考图12，以所述第三掩膜层为掩膜，刻蚀所述第三介质层213和第二介质层211，直至暴露出保护层209的顶部表面，在所述第三介质层213和第一介质层211内形成第一开口214。
以所述第三掩膜层为掩膜，刻蚀所述第三介质层213和第一介质层211的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在形成所述第一开口214的过程中，第二介质层208顶部的保护层209作为停止层，使得第一开口214的深宽比较小，具体的，所述第一开口214的深宽比为：30:1～100:1，使得形成第一开口214的难度较小。
请参考图13，去除所述第一开口214底部的保护层209、第二介质层208和停止层207，直至暴露出源漏掺杂区206的顶部表面，在所述第一开口214底部形成第二开口215。
去除所述第一开口214底部的保护层209的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
去除所述第一开口214底部的第二介质层208的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
去除所述第一开口214底部的停止层207的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
形成第一开口214之后，形成第二开口215，使得第二开口215的深宽比较小，因此，有利于降低形成第二开口215的难度。具体的，所述第二开口215的深宽比为：10:1～50:1。
所述第一开口214和第二开口215构成接触孔，所述接触孔用于后续容纳插塞。
请参考图14，在所述第一开口214(见图13)和第二开口215(见图13)内形成插塞216。
所述插塞216的形成方法包括：在所述第三介质层213表面以及第一开口214和第二开口215内形成插塞膜；去除部分插塞膜，直至暴露出第三介质层213的顶部表面，在所述第一开口214和第二开口215内形成插塞216。
所述插塞膜的材料为金属。在本实施例中，所述插塞膜的材料为钨。在其他实施例中，所述插塞膜的材料包括铝或者铜。所述插塞膜用于形成插塞216，因此，所述插塞216的材料为金属。在本实施例中，所述插塞216的材料为钨。在其他实施例中，所述插塞的材料包括铝或者铜。
所述插塞膜的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
去除部分插塞膜的工艺包括化学机械研磨工艺。
由于所述栅极结构212和插塞216之间的侧壁不仅覆盖第一侧墙204、第二侧墙205、停止层207和第一介质层211，所述栅极结构212和插塞216之间还具有保护层209，使得栅极结构212和插塞216之间的距离较远，使得所述栅极结构212和插塞216之间不易发生漏电，有利于提高半导体器件的性能。
相应的，本发明还提供一种半导体结构，请继续参考图14，包括：基底200，所述基底200表面具有栅极结构212，所述栅极结构212两侧的基底200内具有源漏掺杂区206；位于所述栅极结构212部分侧壁的保护层209；位于所述基底200和源漏掺杂区206上、以及保护层209侧壁的第一介质层；位于所述第一介质层内的接触孔，所述接触孔底部暴露出源漏掺杂区206的顶部表面；位于所述接触孔内的插塞216。
所述保护层209的材料包括氮化硅或者氮氧化硅；所述保护层209的厚度为：1纳米～35纳米。
所述半导体结构还包括位于基底200和源漏掺杂区206上、以及栅极结构212部分侧壁的第二介质层208，所述第二介质层208位于第一介质层211底部，且所述保护层209还覆盖第二介质层208顶部表面。
所述半导体结构还包括位于第二介质层208与源漏掺杂区206和栅极结构212之间的停止层207；所述停止层207的材料包括氮化硅；所述停止层207的厚度为：1纳米～25纳米。
所述半导体结构还包括位于停止层207和栅极结构212之间的侧墙结构；所述侧墙结构的材料包括氮化硅；所述侧墙结构的厚度为：5纳米～60纳米；所述侧墙结构包括位于栅极结构212侧壁的第一侧墙204和位于第一侧墙204侧壁的第二侧墙205；所述第一侧墙204的厚度为：3纳米～20纳米；所述第二侧墙205的厚度为：2纳米～40纳米。
所述栅极结构212包括栅极层，所述栅极层为多晶硅时，所述第一介质层211还覆盖栅极结构212顶部；所述接触孔包括位于第一介质层211内的第一开口214(见图13)、以及位于第一开口214底部保护层209和第二介质层208内的第二开口215(见图13)。
所述栅极结构包括栅极层，所述栅极层为金属时，所述第一介质层211暴露出栅极结构212的顶部；所述半导体结构还包括位于第一介质层和栅极结构顶部的第三介质层213；所述接触孔包括位于第三介质层213和第一介质层211内的第一开口214(见图13)、以及位于第一开口214底部保护层209和第二介质层208内的第二开口215(见图13)。
所述第一开口214的深宽比为：30:1～100:1；所述第二开口215的深宽比为：10:1～50:1。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有栅极结构，所述栅极结构两侧的基底内分别具有源漏掺杂区；在所述源漏掺杂区表面、以及栅极结构的侧壁形成停止层；所述停止层和栅极结构之间还具有侧墙结构；
在所述栅极结构的部分侧壁形成保护层；
在所述基底和源漏掺杂区上、以及保护层的侧壁形成第一介质层；
去除部分第一介质层，直至暴露出源漏掺杂区的顶部表面，在所述第一介质层内形成接触孔；
在所述接触孔内形成插塞，所述插塞和所述栅极结构之间通过所述第一介质层及所述保护层隔离；
其中，所述停止层、侧墙结构、保护层及第一介质层，用于增加插塞到栅极结构之间的距离，避免栅极结构和插塞之间发生漏电。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氮化硅或者氮氧化硅；所述保护层的厚度为：1纳米～35纳米。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层之前，所述形成方法还包括：在所述基底和源漏掺杂区上、以及栅极结构的部分侧壁形成第二介质层，且所述第二介质层顶部低于栅极结构的顶部表面；所述接触孔还贯穿第二介质层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述停止层的材料包括氮化硅；所述停止层的厚度为：1纳米～25纳米。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述侧墙结构的材料包括氮化硅；所述侧墙结构的厚度为：5纳米～60纳米；所述侧墙结构包括位于栅极结构侧壁的第一侧墙和位于第一侧墙侧壁的第二侧墙；所述第一侧墙的厚度为：3纳米～20纳米；所述第二侧墙的厚度为：2纳米～40纳米。
6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述保护层还覆盖第二介质层顶部表面；所述栅极结构包括栅极层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，当所述栅极层的材料为多晶硅时，所述第一介质层还覆盖栅极结构的顶部；所述接触孔的形成方法包括：去除部分第一介质层，直至暴露出保护层表面，在所述第一介质层内形成第一开口；去除所述第一开口底部的保护层和第二介质层，在所述保护层和第二介质层内形成第二开口；所述接触孔包括第一开口和第二开口。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，当所述栅极层的材料为金属时，所述栅极结构、源漏掺杂区、第二介质层、第一介质层和保护层的形成方法包括：在所述基底表面形成伪栅结构；在所述伪栅结构两侧的基底内形成源漏掺杂区；在所述基底和源漏掺杂区上、以及伪栅结构的部分侧壁形成所述第二介质层；在所述第二介质层表面和伪栅结构的部分侧壁形成保护层；在所述保护层表面形成第一介质层，所述第一介质层暴露出伪栅结构的顶部表面；去除所述伪栅结构，在所述第一介质层和第二介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，当所述栅极层的材料为金属时，所述第一介质层暴露出栅极结构的顶部表面；形成第一介质层之后，形成接触孔之前，所述形成方法包括：在所述第一介质层和栅极结构顶部形成第三介质层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述接触孔的形成方法包括：去除所述源漏掺杂区顶部的第三介质层和第一介质层，直至暴露出保护层顶部，在所述第三介质层和第一介质层内形成第一开口；去除所述第一开口底部的保护层和第二介质层，在所述保护层和第二介质层内形成第二开口；所述接触孔包括第一开口和第二开口。
11.如权利要求7或10所述的半导体结构的形成方法，其特征在于，所述第一开口的深宽比为：30:1～100:1，所述第二开口的深宽比为：10:1～50:1。
12.一种半导体结构，其特征在于，包括：
基底，所述基底表面具有栅极结构，所述栅极结构两侧的基底内具有源漏掺杂区；所述源漏掺杂区表面、以及栅极结构的侧壁具有停止层；所述停止层和栅极结构之间还具有侧墙结构；
位于所述栅极结构部分侧壁的保护层；
位于所述基底和源漏掺杂区上、以及保护层侧壁的第一介质层；
位于所述第一介质层内的接触孔，所述接触孔底部暴露出源漏掺杂区的顶部表面；
位于所述接触孔内的插塞，所述插塞和所述栅极结构之间通过所述第一介质层及所述保护层隔离。
13.如权利要求12所述的半导体结构，其特征在于，所述保护层的材料包括氮化硅或者氮氧化硅；所述保护层的厚度为：1纳米～35纳米。
14.如权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括位于基底和源漏掺杂区上、以及栅极结构部分侧壁的第二介质层，所述第二介质层位于第一介质层底部，且所述保护层还覆盖第二介质层顶部表面。
15.如权利要求14所述的半导体结构，其特征在于，所述停止层位于第二介质层与源漏掺杂区和栅极结构之间；所述停止层的材料包括氮化硅；所述停止层的厚度为：1纳米～25纳米。
16.如权利要求15所述的半导体结构，其特征在于，所述侧墙结构的材料包括氮化硅；所述侧墙结构的厚度为：5纳米～60纳米；所述侧墙结构包括位于栅极结构侧壁的第一侧墙和位于第一侧墙侧壁的第二侧墙；所述第一侧墙的厚度为：3纳米～20纳米；所述第二侧墙的厚度为：2纳米～40纳米。
17.如权利要求12所述的半导体结构，其特征在于，所述栅极结构包括栅极层，所述栅极层为多晶硅时，所述第一介质层还覆盖栅极结构顶部；所述接触孔包括位于第一介质层内的第一开口、以及位于第一开口底部保护层和第二介质层内的第二开口。
18.如权利要求12所述的半导体结构，其特征在于，所述栅极结构包括栅极层，所述栅极层为金属时，所述第一介质层暴露出栅极结构的顶部；所述半导体结构还包括位于第一介质层和栅极结构顶部的第三介质层；所述接触孔包括位于第三介质层和第一介质层内的第一开口、以及位于第一开口底部保护层和第二介质层内的第二开口。
19.如权利要求17或18所述的半导体结构，其特征在于，所述第一开口的深宽比为：30:1～100:1；所述第二开口的深宽比为：10:1～50:1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810516884.4A CN110534433B (zh) | 2018-05-25 | 2018-05-25 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810516884.4A CN110534433B (zh) | 2018-05-25 | 2018-05-25 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534433A CN110534433A (zh) | 2019-12-03 |
| CN110534433B true CN110534433B (zh) | 2023-09-22 |
Family
ID=68656949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810516884.4A Active CN110534433B (zh) | 2018-05-25 | 2018-05-25 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534433B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113394288B (zh) * | 2020-03-13 | 2024-09-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113555437B (zh) * | 2020-04-26 | 2024-08-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114171517A (zh) * | 2020-09-11 | 2022-03-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114203696A (zh) * | 2020-09-18 | 2022-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
| CN116544180B (zh) * | 2023-07-03 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794442A (zh) * | 2005-04-06 | 2006-06-28 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN102487014A (zh) * | 2010-12-03 | 2012-06-06 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN104217955A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | N型晶体管及其制作方法、互补金属氧化物半导体 |
| CN104733389A (zh) * | 2013-12-20 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN104821277A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US9105742B1 (en) * | 2014-03-27 | 2015-08-11 | International Business Machines Corporation | Dual epitaxial process including spacer adjustment |
| CN104867967A (zh) * | 2014-02-26 | 2015-08-26 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN104979173A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN105810565A (zh) * | 2014-12-31 | 2016-07-27 | 联华电子股份有限公司 | 形成半导体元件的方法 |
| CN106158747A (zh) * | 2015-03-30 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107591366A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107591438A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN107731753A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107919357A (zh) * | 2016-10-05 | 2018-04-17 | 三星电子株式会社 | 半导体装置及制造半导体装置的方法 |
| CN107968118A (zh) * | 2016-10-19 | 2018-04-27 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120086054A1 (en) * | 2010-10-12 | 2012-04-12 | Tzyy-Ming Cheng | Semiconductor structure and method for making the same |
| KR101833849B1 (ko) * | 2010-10-13 | 2018-03-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US9054172B2 (en) * | 2012-12-05 | 2015-06-09 | United Microelectrnics Corp. | Semiconductor structure having contact plug and method of making the same |
| US11049939B2 (en) * | 2015-08-03 | 2021-06-29 | Semiwise Limited | Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation |
| CN108074820A (zh) * | 2016-11-10 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US10741654B2 (en) * | 2016-11-17 | 2020-08-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and forming method thereof |
-
2018
- 2018-05-25 CN CN201810516884.4A patent/CN110534433B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794442A (zh) * | 2005-04-06 | 2006-06-28 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN102487014A (zh) * | 2010-12-03 | 2012-06-06 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN104217955A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | N型晶体管及其制作方法、互补金属氧化物半导体 |
| CN104733389A (zh) * | 2013-12-20 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN104821277A (zh) * | 2014-01-30 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN104867967A (zh) * | 2014-02-26 | 2015-08-26 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US9105742B1 (en) * | 2014-03-27 | 2015-08-11 | International Business Machines Corporation | Dual epitaxial process including spacer adjustment |
| CN104979173A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN105810565A (zh) * | 2014-12-31 | 2016-07-27 | 联华电子股份有限公司 | 形成半导体元件的方法 |
| CN106158747A (zh) * | 2015-03-30 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107591366A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107591438A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN107731753A (zh) * | 2016-08-12 | 2018-02-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107919357A (zh) * | 2016-10-05 | 2018-04-17 | 三星电子株式会社 | 半导体装置及制造半导体装置的方法 |
| CN107968118A (zh) * | 2016-10-19 | 2018-04-27 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534433A (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110534433B (zh) | 半导体结构及其形成方法 | |
| US20210398976A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN104241250B (zh) | 用于形成接触件的掺杂保护层 | |
| CN107799591A (zh) | Ldmos及其形成方法 | |
| CN112928153B (zh) | 半导体结构及其形成方法 | |
| CN111725293A (zh) | 半导体结构及其形成方法 | |
| CN110571193A (zh) | 单扩散隔断结构的制造方法和半导体器件的制造方法 | |
| US11201090B2 (en) | Semiconductor structures with isolation structures and fabrication methods thereof | |
| CN109545734B (zh) | 半导体结构及其形成方法 | |
| CN113327978B (zh) | 半导体结构及其形成方法 | |
| CN110854194B (zh) | 半导体结构及其形成方法 | |
| CN110098150B (zh) | 半导体结构及其形成方法 | |
| CN108206157A (zh) | 半导体结构及其形成方法 | |
| CN110034022B (zh) | 半导体结构及其形成方法 | |
| CN109841507B (zh) | 半导体器件及其形成方法 | |
| CN113964176B (zh) | 半导体结构及其形成方法 | |
| CN111952367B (zh) | 半导体结构及其形成方法 | |
| CN109686779B (zh) | 半导体结构及其形成方法 | |
| CN115377012A (zh) | 半导体结构的形成方法 | |
| CN112951765A (zh) | 半导体结构及其形成方法 | |
| CN114068396B (zh) | 半导体结构及其形成方法 | |
| CN110071067A (zh) | 半导体结构及其形成方法 | |
| CN113314595B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113838932B (zh) | 半导体结构及其形成方法 | |
| CN112735949B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |