CN110048803A - 一种低密度奇偶校验码译码的方法、装置和设备 - Google Patents
一种低密度奇偶校验码译码的方法、装置和设备 Download PDFInfo
- Publication number
- CN110048803A CN110048803A CN201810043816.0A CN201810043816A CN110048803A CN 110048803 A CN110048803 A CN 110048803A CN 201810043816 A CN201810043816 A CN 201810043816A CN 110048803 A CN110048803 A CN 110048803A
- Authority
- CN
- China
- Prior art keywords
- decoding
- decoded
- ldpc code
- ldpc
- iteration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 39
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 8
- 238000010606 normalization Methods 0.000 claims description 45
- 238000004590 computer program Methods 0.000 claims description 12
- 238000012795 verification Methods 0.000 abstract description 32
- 239000011159 matrix material Substances 0.000 description 16
- 238000012545 processing Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 238000004364 calculation method Methods 0.000 description 11
- 238000012804 iterative process Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 206010009944 Colon cancer Diseases 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- KLDZYURQCUYZBL-UHFFFAOYSA-N 2-[3-[(2-hydroxyphenyl)methylideneamino]propyliminomethyl]phenol Chemical compound OC1=CC=CC=C1C=NCCCN=CC1=CC=CC=C1O KLDZYURQCUYZBL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 201000001098 delayed sleep phase syndrome Diseases 0.000 description 1
- 208000033921 delayed sleep phase type circadian rhythm sleep disease Diseases 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明实施例提供了一种LDPC译码的方法，所述方法包括：获取待译码的LDPC码；采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码；在对所述待译码的LDPC码进行译码的译码过程中，在每次迭代结束前确定LDPC码的特定信息比特，对所述特定信息比特进行至少一次循环冗余校验CRC校验，在每次迭代结束后，将截止到当前的各次迭代过程中的所有CRC校验的校验结果累加，得出最终校验结果；最终校验结果满足预设的早停准则时，停止对所述待译码的LDPC码进行译码；其中，所述特定信息比特对应的软信息数值在后续译码过程中保持不变；本发明实施例还公开了一种LDPC译码的装置、设备和计算机可读存储介质。
Description
技术领域
本发明涉及编解码领域，尤其涉及一种低密度奇偶校验码(Low Density ParityCheck Code，LDPC)译码的方法、装置、设备和计算机可读存储介质。
背景技术
现有的通信系统包括发射系统和接收系统，其中，接收系统的信号处理过程可以包括模拟信号转数字信号处理、符号级信号处理和比特级信号处理；模拟信号转数字信号处理需要自动增益控制(Automatic Gain Control，AGC)模块使得模拟转数字(Analog-to-Digital Converter，ADC)模块处于合适的工作点附近。常用通信系统采用的ADC精度为8比特到12比特，这个ADC精度范围内，信号饱和噪声比信号量化噪声更为严重的影响系统性能。在某些通信系统中循环前缀的长度较短，不能准确的估计接收信号功率；此时，可以将估计的接收信号功率乘以一个大于1的系数，使得ADC远离饱和工作点以提高通信系统性能。
符号级信号处理主要利用信道估计模块和信道均衡模块实现。常用信道估计方法包括最小二乘(Least Square,LS)信道估计和最小均方误差(Minimum Mean SquaredError，MMSE)信道估计，其中LS信道估计复杂度较低，但是性能较差；MMSE信道估计复杂度较高，但是性能较好。常用信道均衡方法包括最大比合并(Maximal Ratio Combining，MRC)和干扰抑制合并(Interference Rejection Combining，IRC)，其中MRC均衡方法复杂度较低，但是在干扰场景下性能较差；IRC均衡方法复杂度较高，但是在干扰场景下性能较好。
比特级信号处理一般利用加扰模块、信道编码模块、速率匹配模块等实现。在5G系统中信道编码模块采用LDPC码。LDPC能逼近香农极限。LDPC描述简单，易于进行分析和研究。LDPC可以并行译码，适合硬件实现。LDPC码是一种线形分组码，校验矩阵包含很少非零元素。校验矩阵的这种稀疏性质，保证了译码复杂度和最小码距只随码长线形增加。LDPC译码可以采用各种方式译码：即大数逻辑，加权比特翻转译码和基于置信度传播译码。其中基于置信度传播的译码算法通常称为和积算法。一般通过最小和(Mim-Sum)方法实现和积算法，但是利用最小和算法进行译码时，需要在每次迭代之后，进行循环冗余校验(CyclicRedundancy Check，CRC)校验，造成时间资源的浪费。
发明内容
为解决现有存在的技术问题，本发明实施例提供一种LDPC译码的方法、装置、设备和计算机可读存储介质，可以利用在迭代过程中进行CRC校验，从而可以节省时间资源。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例公开了一种LDPC译码的方法，所述方法包括：
获取待译码的LDPC码；
采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码；
在对所述待译码的LDPC码进行译码的译码过程中，在每次迭代结束前确定LDPC码的特定信息比特，对所述特定信息比特进行至少一次CRC校验，在每次迭代结束后，将截止到当前的各次迭代过程中的所有CRC校验的校验结果累加，得出最终校验结果；最终校验结果满足预设的早停准则时，停止对所述待译码的LDPC码进行译码；其中，所述特定信息比特对应的软信息数值在后续译码过程中保持不变。
本发明实施例还公开了一种LDPC译码的设备，所述设备包括：存储器和处理器；其中，
所述存储器用于存储LDPC译码程序；
所述处理器用于执行所述存储器中存储的LDPC译码程序，以实现以下步骤：
获取待译码的LDPC码；
采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码；
在对所述待译码的LDPC码进行译码的译码过程中，在每次迭代结束前确定LDPC码的特定信息比特，对所述特定信息比特进行至少一次CRC校验，在每次迭代结束后，将截止到当前的各次迭代过程中的所有CRC校验的校验结果累加，得出最终校验结果；最终校验结果满足预设的早停准则时，停止对所述待译码的LDPC码进行译码；其中，所述特定信息比特对应的软信息数值在后续译码过程中保持不变。
本发明实施例还公开了一种LDPC译码的装置，所述装置包括：解调模块、分层译码模块和译码停止模块；其中，
解调模块，用于获取待译码的LDPC码；
分层译码模块，用于采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码；
译码停止模块，用于在对所述待译码的LDPC码进行译码的译码过程中，在每次迭代结束前确定LDPC码的特定信息比特，对所述特定信息比特进行至少一次CRC校验，在每次迭代结束后，将截止到当前的各次迭代过程中的所有CRC校验的校验结果累加，得出最终校验结果；最终校验结果满足预设的早停准则时，停止对所述待译码的LDPC码进行译码；其中，所述特定信息比特对应的软信息数值在后续译码过程中保持不变。
本发明实施例还公开了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述任意一种LDPC译码的方法的步骤。
本发明实施例提供的一种LDPC译码的方法、装置、设备和计算机可读存储介质中，首先，获取待译码的LDPC码；然后，采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码；最后，在对所述待译码的LDPC码进行译码的译码过程中，在每次迭代结束前确定LDPC码的特定信息比特，对所述特定信息比特进行至少一次循环冗余校验CRC校验，在每次迭代结束后，将截止到当前的各次迭代过程中的所有CRC校验的校验结果累加，得出最终校验结果；得出部分校验结果；最终所述校验结果满足预设的早停准则时，停止对所述待译码的LDPC码进行译码；其中，所述特定信息比特对应的软信息数值在后续译码过程中保持不变。可以看出，在采用上述技术方案时，CRC校验过程可以在迭代过程中同时实现，显然可以节省时间资源和其他资源。同时可以降低信息比特对应软信息的存储空间。
附图说明
图1为本发明实施例的LDPC译码的方法的流程图；
图2为本发明实施例的一个LDPC母码矩阵的示意图；
图3为本发明实施例的另一个LDPC母码矩阵的示意图；
图4为本发明实施例的LDPC译码的装置的组成结构示意图；
图5为本发明实施例的LDPC译码的设备的硬件结构示意图。
具体实施方式
以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例可以应用于LDPC编译码系统中，这里，LDPC编译码系统可以包括信源、编码器、信道、译码器和信宿五部分；其中，信源用于输出一个二进制数的信息序列传送到编码器，编码器用于对接收的信息序列进行LDPC编码，并将编码后的信息进行调制，然后将调制后信号通过信道进行传输；在接收端，信号经过解调后通过译码器进行LDPC译码，并将译码结果发送至信宿。
基于上述记载的LDPC编译码系统，提出以下各实施例。
第一实施例
本发明第一实施例记载了一种LDPC译码的方法，图1为本发明实施例的LDPC译码的方法的流程图，如图1所示，该流程包括：
步骤101：获取待译码的LDPC码；
在实际应用中，可以在接收端，对接收到的信号进行解调，得到待译码的LDPC码。
可选的，在接收到待解调信号后，确定满足设定条件的解调时使用的定标，然后，基于所确定的定标对所述待解调信号进行解调，得到待译码的LDPC码。
这里，定标用于表征小数点处于数据字长中的哪一位。
可选的，所述满足设定条件的解调时使用的定标为：在采用当前的译码参数时，使得块差错率(Block Error Ratio，BLER)最小的解调时使用的定标；所述译码参数包括以下至少一项：码率、调制方式。
在实际应用中，BLER是在译码过程结束后对译码结果的一个评价指标，那么，可以通过仿真，在当前的码率和调制方式下，通过遍历寻找的方法，确定使得译码结果的BLER最小的解调模块的定标。
可以理解的是，传统的确定解调时使用的定标(解调模块的定标)的方法中，在采用不同译码参数时，解调时使用的定标是相同的；相对地，在本发明实施例中，需要根据不同译码参数对解调时使用的定标进行动态调整，能够很大程度地提高译码性能。
步骤102：采用基于归一化最小和(Min-Sum)分层译码算法对所述待译码的LDPC码进行译码；
这里，采用分层译码算法可以加快译码运算的收敛速度，而采用归一化最小和算法可以提高译码性能；因而，采用基于归一化最小和分层译码算法进行译码时，可以加快译码运算的收敛速度并提高译码性能。
传统的基于归一化最小和分层译码算法中，只设置有一个归一化因子，即软信息最小值和次小值采用相同的归一化因子。
可选的，在本发明实施例中，基于归一化最小和分层译码算法中软信息的最小值和次小值对应的归一化因子不同，这里，可以根据提高译码性能的需要，通过仿真确定软信息的最小值和次小值对应的归一化因子；因而，可以进一步提高译码性能。
本发明实施例中，译码性能可以通过译码结果的评价指标进行表示，例如，评价指标可以是BLER等。
另外，在传统的基于归一化最小和分层译码算法中，针对不同的译码参数，采用相同的归一化方法。
可选的，在本发明实施例中，可以根据当前译码参数确定对应的归一化方法，也就是说，在确定当前码率和调整方式后，可以根据提高译码性能的需要确定当前的译码参数对应的归一化方法，如此，可以提高LDPC码的译码性能。
在实际应用中，可以确定当前码率和调整方式后，可以通过仿真，确定各种归一化方法对应译码性能，从而确定当前的译码参数对应的归一化方法。
在一种可选的示例中，所述预先确定的译码参数与归一化方法的对应关系中，不同的译码参数对应的归一化方法不相同。
下面示例性地说明几种归一化方法。
方法1：floor(a*b)；
方法2：a-floor((1-b)*a)；
方法3：round(a*b)；
方法4：a-round((1-b)*a)；
方法5：ceil(a*b)；
方法6：a-ceil((1-b)*a)。
其中，a表示定点数，floor()表示向下取整函数，round()表示round函数，ceil()表示向上取整函数；b表示归一化因子，b的取值在0到1之间，例如，b等于0.75。
步骤103：在对所述待译码的LDPC码进行译码的译码过程中，在每次迭代结束前确定LDPC码的特定信息比特，对所述特定信息比特进行至少一次循环冗余校验(CyclicRedundancy Check，CRC)校验，在每次迭代结束后，将截止到当前的各次迭代过程中的所有CRC校验的校验结果累加，得出最终校验结果；最终校验结果满足预设的早停准则时，停止对所述待译码的LDPC码进行译码；其中，所述特定信息比特对应的软信息数值在后续译码过程中保持不变。
例如，在对待译码的LDPC码进行译码的译码过程中，在第3次迭代结束后，可以将第1次迭代过程、第2次迭代过程和第3次迭代过程中的的所有CRC校验的校验结果累加，得到最终校验结果。
可以理解的是，基于归一化最小和分层译码算法，包括多次迭代过程，每次迭代过程可以包括多层迭代过程；
这里，后续的译码过程可以用于表示：在对所述待译码的LDPC码进行译码的译码过程中，从当前时刻至某次迭代停止译码过程时的译码过程。
这里，早停准则可以是CRC准则或校验阵准则。
对于传统的早停准则，需要在译码过程的每次迭代停止之后，再进行CRC校验，之后，根据CRC校验结果确定是否停止译码过程；这样会造成时间资源或其他资源的消耗；
相对地，在本发明实施例中，可以在译码过程的每次迭代过程中进行CRC校验；这里，CRC校验过程可以在迭代过程中同时实现，显然可以节省时间资源和其他资源。
可以理解的是，由于CRC是线性函数，可以将信息比特分为多段。所有信息比特CRC校验结果可以通过每段信息比特CRC校验结果累加获得。
另外为了降低存储空间，可以将信息比特尾部填充零比特，用这些尾部填充零比特之后的数据进行CRC校验；这里，未填充零比特的信息比特的CRC校验结果与填充零比特的信息比特的CRC校验结果是相同的。
在进行CRC校验时，需要在信息比特后添加CRC比特，当添加的CRC比特的长度较长时(例如达到设定阈值时)，LDPC译码的误判概率很低；CRC校验通常在物理层实现，当LDPC译码的误判概率很低时，基本不会对高层(如MAC层、TCP、IP层)产生不利影响，这里的高层可以是数据链路层、网络层、媒体介入控制(Media Access Control，MAC)层等。
在实际应用中，在译码过程的一次迭代过程的某一层迭代过程结束后，LDPC码的部分信息比特对应的软信息数据在后续的译码过程中不会发生变化，如此，可以将后续的译码过程中不会发生变化的信息比特作为LDPC码的特定信息比特，也可以在后续的译码过程中不会发生变化的信息比特中，选取一部分信息比特作为LDPC码的特定信息比特。
具体地，假设在译码过程的一次迭代过程中共有N层迭代计算，N为大于或等于1的整数；在进行第n层迭代计算时，只需要对部分信息比特m1对应的软信息数据进行更新，而剩余的信息比特m2对应的软信息数据不会更新，n为小于或等于N的整数；如果在进行第n+1层迭代计算至第N层迭代计算的过程中，信息比特m2对应的软信息也不进行更新，那么，可以在进行第n层迭代计算时，对信息比特m2进行CRC校验。
可以理解的是，在迭代过程中进行信息比特CRC校验，可以充分利用分层迭代计算的时间。在第n层迭代计算时间不足以进行信息比特m2的CRC校验时，可以利用第n+1层迭代计算至第N层迭代计算的时间对信息比特m2进行CRC校验；当第n层迭代计算时间足以进行信息比特m2的CRC校验时，信息比特m2的CRC校验不需要利用第n+1层迭代计算至第N层迭代计算的时间。如此，根据CRC计算开销和分层译码开销，可以确定哪些信息比特可以在译码过程的每次迭代过程中进行CRC校验。
下面通过两个例子说明哪些信息比特可以在译码过程的每次迭代过程中进行CRC校验。
图2为本发明实施例的一个LDPC母码矩阵的示意图，如图2所示，母码矩阵中的黑色方块表示非零矩阵，白色方块表示全零矩阵；对于图2所示的母码矩阵，信息比特一共有六列。如果每列对应的信息比特计算CRC需要一个周期(cycle)，每行迭代需要3个以上周期，图2中，最后一行的第1、2、3、5、6列的矩阵为全零矩阵，表示第1、2、3、5、6列对应的信息比特的软信息数据在最后一行对应的一层迭代结束后保持不变，如此，可以将第1、2、3、5、6列对应的信息比特译码过程的每次迭代过程中进行CRC校验。
图3为本发明实施例的另一个LDPC母码矩阵的示意图，如图3所示，母码矩阵中的黑色方块表示非零矩阵，白色方块表示全零矩阵；对于图3所示的母码矩阵，信息比特一共有三十九列。如果每列对应的信息比特计算CRC需要一个周期，每行迭代需要24个以上周期，图3中，最后一行的第8、11、13、15、17、19、20、23、24、25、28、29、34、35、36、38列的矩阵为全零矩阵，表示第8、11、13、15、17、19、20、23、24、25、28、29、34、35、36、38列对应的信息比特的软信息数据在最后一行对应的一层迭代结束后保持不变，如此，可以将第8、11、13、15、17、19、20、23、24、25、28、29、34、35、36、38列对应的信息比特译码过程的每次迭代过程中进行CRC校验。
可以理解的是，在一次迭代停止后，可以将已经进行的CRC校验的校验结果叠加起来用以计算最终CRC校验结果。
可选的，为了匹配CRC校验速度和分层译码速度，可以采用并行CRC校验方法进行CRC校验，示例性地，并行CRC校验方法的并行度可以根据LDPC母矩阵确定。
可选的，在对所述待译码的LDPC码进行译码的译码过程中，可以在迭代次数达到预设的最大迭代次数时，停止对所述待译码的LDPC码进行译码。
第二实施例
为了能够更加体现本发明的目的，在本发明第一实施例的基础上，进行进一步的举例说明。
本发明第二实施例中，码率为1/3，调制方式为正交相移键控(Quadrature PhaseShift Keyin，QPSK)，则LDPC译码的方法的流程可以包括：
步骤201：在码率为1/3，调制方式为QPSK时，确定使得BLER最小的解调时使用的定标为：小数点在第3比特。
步骤202：基于所确定的定标对所述待解调信号进行解调，得到待译码的LDPC码。
步骤203：采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码。
这里，基于归一化最小和分层译码算法中软信息的最小值对应的归一化因子为0.6725，基于归一化最小和分层译码算法中软信息的次小值对应的归一化因子为0.8725，归一化方法为上述记载的方法1。
步骤204：本步骤的实现方式与步骤103的实现方式相同，这里不再赘述。
第三实施例
为了能够更加体现本发明的目的，在本发明第一实施例的基础上，进行进一步的举例说明。
本发明第三实施例中，码率为1/3，调制方式为64正交振幅调制(QuadratureAmplitude Modulation，QAM)，则LDPC译码的方法的流程可以包括：
步骤301：在码率为1/3，调制方式为64QAM时，确定使得BLER最小的解调时使用的定标为：小数点在第4比特。
步骤302：基于所确定的定标对所述待解调信号进行解调，得到待译码的LDPC码。
步骤303：采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码。
这里，基于归一化最小和分层译码算法中软信息的最小值对应的归一化因子为0.6725，基于归一化最小和分层译码算法中软信息的次小值对应的归一化因子为0.8725，归一化方法为上述记载的方法2。
步骤304：本步骤的实现方式与步骤103的实现方式相同，这里不再赘述。
第四实施例
为了能够更加体现本发明的目的，在本发明第一实施例的基础上，进行进一步的举例说明。
本发明第三实施例中，码率为2/3，调制方式为64QAM，则LDPC译码的方法的流程可以包括：
步骤401：在码率为2/3，调制方式为64QAM时，确定使得BLER最小的解调时使用的定标为：小数点在第1比特。
步骤402：基于所确定的定标对所述待解调信号进行解调，得到待译码的LDPC码。
步骤403：采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码。
这里，基于归一化最小和分层译码算法中软信息的最小值对应的归一化因子为0.8725，基于归一化最小和分层译码算法中软信息的次小值对应的归一化因子为0.6725，归一化方法为上述记载的方法3。
步骤404：本步骤的实现方式与步骤103的实现方式相同，这里不再赘述。
第五实施例
在本发明前述实施例的基础上，本发明第五实施例提出了一种LDPC译码的装置。
图4为本发明实施例的LDPC译码的装置的组成结构示意图，如图4所示，该装置可以包括：解调模块41、分层译码模块42和译码停止模块43；其中，
解调模块41，用于获取待译码的LDPC码；
分层译码模块42，用于采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码；
译码停止模块43，用于在对所述待译码的LDPC码进行译码的译码过程中，在每次迭代结束前确定LDPC码的特定信息比特，对所述特定信息比特进行至少一次循环冗余校验CRC校验，在每次迭代结束后，将截止到当前的各次迭代过程中的所有CRC校验的校验结果累加，得出最终校验结果；最终校验结果满足预设的早停准则时，停止对所述待译码的LDPC码进行译码；其中，所述特定信息比特对应的软信息数值在后续译码过程中保持不变。
可选的，所述解调模块41，具体用于在接收待解调信号后，确定满足设定条件的解调时使用的定标；基于所确定的定标对所述待解调信号进行解调，得到待译码的LDPC码；可选的，所述满足设定条件的解调时使用的定标为：在采用当前的译码参数时，使得BLER最小的解调时使用的定标；所述译码参数包括以下至少一项：码率、调制方式。
可选的，在采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码时，基于归一化最小和分层译码算法中软信息(例如为校验节点输入信息)最小值和次小值对应的归一化因子不同。
可选的，分层译码模块42，还用于在获取待译码的LDPC码后，基于预先确定的译码参数与归一化方法的对应关系，确定当前的译码参数对应的归一化方法；将所确定的归一化方法作为：基于归一化最小和分层译码算法中的归一化方法；其中，译码参数包括以下至少一项：码率、调制方式。
可选的，所述预先确定的译码参数与归一化方法的对应关系中，不同的译码参数对应的归一化方法不相同。
另外，在本实施例中的各功能模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
所述集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时，可以存储在一个计算机可读取存储介质中，基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或processor(处理器)执行本实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
具体来讲，本实施例中的一种LDPC译码的方法对应的计算机程序指令可以被存储在光盘，硬盘，U盘等存储介质上，当存储介质中的与一种LDPC译码的方法对应的计算机程序指令被一电子设备读取或被执行时，实现前述实施例的任意一种LDPC译码的方法的步骤。
基于前述实施例相同的技术构思，参见图5，其示出了本发明实施例提供的一种LDPC译码的设备50，可以包括：存储器51、处理器52和总线53；其中，
所述总线53，用于连接所述存储器51、处理器52和这些器件之间的相互通信；
所述存储器51，用于存储LDPC译码程序和数据；
所述处理器52，用于执行所述存储器中存储的LDPC译码程序，以实现前述实施例的任意一种LDPC译码的方法的步骤。
在实际应用中，上述存储器51可以是易失性存储器(volatile memory)，例如随机存取存储器(RAM，Random-Access Memory)；或者非易失性存储器(non-volatile memory)，例如只读存储器(ROM，Read-Only Memory)，快闪存储器(flash memory)，硬盘(HDD，HardDisk Drive)或固态硬盘(SSD，Solid-State Drive)；或者上述种类的存储器的组合，并向处理器52提供指令和数据。
上述处理器52可以为特定用途集成电路(ASIC，Application SpecificIntegrated Circuit)、数字信号处理器(DSP，Digital Signal Processor)、数字信号处理装置(DSPD，Digital Signal Processing Device)、可编程逻辑装置(PLD，ProgrammableLogic Device)、现场可编程门阵列(FPGA，Field Programmable Gate Array)、中央处理器(CPU，Central Processing Unit)、控制器、微控制器、微处理器中的至少一种。可以理解地，对于不同的设备，用于实现上述第一处理器功能的电子器件还可以为其它，本发明实施例不作具体限定。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (12)
1.一种低密度奇偶校验码LDPC译码的方法，其特征在于，所述方法包括：
获取待译码的LDPC码；
采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码；
在对所述待译码的LDPC码进行译码的译码过程中，在每次迭代结束前确定LDPC码的特定信息比特，对所述特定信息比特进行至少一次循环冗余校验CRC校验，在每次迭代结束后，将截止到当前的各次迭代过程中的所有CRC校验的校验结果累加，得出最终校验结果；最终校验结果满足预设的早停准则时，停止对所述待译码的LDPC码进行译码；其中，所述特定信息比特对应的软信息数值在后续译码过程中保持不变。
2.根据权利要求1所述的方法，其特征在于，所述获取待译码的LDPC码包括：
接收待解调信号后，确定满足设定条件的解调时使用的定标；基于所确定的定标对所述待解调信号进行解调，得到待译码的LDPC码。
3.根据权利要求2所述的方法，其特征在于，所述满足设定条件的解调时使用的定标为：在采用当前的译码参数时，使得块差错率BLER最小的解调时使用的定标；所述译码参数包括以下至少一项：码率、调制方式。
4.根据权利要求1所述的方法，其特征在于，在采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码时，基于归一化最小和分层译码算法中软信息最小值和次小值对应的归一化因子不同。
5.根据权利要求1所述的方法，其特征在于，在获取待译码的LDPC码后，所述方法还包括：
基于预先确定的译码参数与归一化方法的对应关系，确定当前的译码参数对应的归一化方法；其中，译码参数包括以下至少一项：码率、调制方式；
相应地，所述基于归一化最小和分层译码算法中的归一化方法为：所确定的归一化方法。
6.根据权利要求5所述的方法，其特征在于，所述预先确定的译码参数与归一化方法的对应关系中，不同的译码参数对应的归一化方法不相同。
7.一种低密度奇偶校验码LDPC译码的设备，其特征在于，所述设备包括：存储器和处理器；其中，
所述存储器用于存储LDPC译码程序；
所述处理器用于执行所述存储器中存储的LDPC译码程序，以实现以下步骤：
获取待译码的LDPC码；
采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码；
在对所述待译码的LDPC码进行译码的译码过程中，在每次迭代结束前确定LDPC码的特定信息比特，对所述特定信息比特进行至少一次循环冗余校验CRC校验，在每次迭代结束后，将截止到当前的各次迭代过程中的所有CRC校验的校验结果累加，得出最终校验结果；最终校验结果满足预设的早停准则时，停止对所述待译码的LDPC码进行译码；其中，所述特定信息比特对应的软信息数值在后续译码过程中保持不变。
8.根据权利要求7所述的设备，其特征在于，所述处理器具体用于执行所述存储器中存储的LDPC译码程序，以实现以下步骤：
接收待解调信号后，确定满足设定条件的解调时使用的定标；基于所确定的定标对所述待解调信号进行解调，得到待译码的LDPC码。
9.根据权利要求7所述的设备，其特征在于，所述处理器具体用于执行所述存储器中存储的LDPC译码程序，以实现以下步骤：
在采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码时，为基于归一化最小和分层译码算法中软信息最小值和次小值设置不同的归一化因子。
10.根据权利要求7所述的设备，其特征在于，所述处理器具体用于执行所述存储器中存储的LDPC译码程序，以实现以下步骤：
在获取待译码的LDPC码后，基于预先确定的译码参数与归一化方法的对应关系，确定当前的译码参数对应的归一化方法；其中，译码参数包括以下至少一项：码率、调制方式；
相应地，所述基于归一化最小和分层译码算法中的归一化方法为：所确定的归一化方法。
11.一种低密度奇偶校验码LDPC译码的装置，其特征在于，所述装置包括：解调模块、分层译码模块和译码停止模块；其中，
解调模块，用于获取待译码的LDPC码；
分层译码模块，用于采用基于归一化最小和分层译码算法对所述待译码的LDPC码进行译码；
译码停止模块，用于在对所述待译码的LDPC码进行译码的译码过程中，在每次迭代结束前确定LDPC码的特定信息比特，对所述特定信息比特进行至少一次循环冗余校验CRC校验，在每次迭代结束后，将截止到当前的各次迭代过程中的所有CRC校验的校验结果累加，得出最终校验结果；最终校验结果满足预设的早停准则时，停止对所述待译码的LDPC码进行译码；其中，所述特定信息比特对应的软信息数值在后续译码过程中保持不变。
12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现权利要求1至6任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810043816.0A CN110048803B (zh) | 2018-01-17 | 2018-01-17 | 一种低密度奇偶校验码译码的方法、装置和设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810043816.0A CN110048803B (zh) | 2018-01-17 | 2018-01-17 | 一种低密度奇偶校验码译码的方法、装置和设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110048803A true CN110048803A (zh) | 2019-07-23 |
| CN110048803B CN110048803B (zh) | 2021-11-12 |
Family
ID=67273051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810043816.0A Expired - Fee Related CN110048803B (zh) | 2018-01-17 | 2018-01-17 | 一种低密度奇偶校验码译码的方法、装置和设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110048803B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110535475A (zh) * | 2019-08-30 | 2019-12-03 | 哈尔滨工程大学 | 一种分层自适应归一化最小和译码算法 |
| CN114567334A (zh) * | 2022-03-03 | 2022-05-31 | Oppo广东移动通信有限公司 | 一种译码方法、装置、译码器和存储介质 |
| WO2024060780A1 (zh) * | 2022-09-21 | 2024-03-28 | 华为技术有限公司 | 一种新的非二进制ldpc译码结构 |
| CN117858157A (zh) * | 2024-03-06 | 2024-04-09 | 芯昇科技有限公司 | 一种5g通信数据处理系统和方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1798012A (zh) * | 2004-12-30 | 2006-07-05 | 松下电器产业株式会社 | 基于低密度奇偶校验码的校验式可信度的纠错方法 |
| CN101997639A (zh) * | 2009-08-10 | 2011-03-30 | 中兴通讯股份有限公司 | 低密度奇偶校验-多输入多输出通信系统的迭代接收方法 |
| WO2011058760A1 (ja) * | 2009-11-13 | 2011-05-19 | パナソニック株式会社 | 符号化方法、復号方法、符号化器、及び、復号器 |
| CN103780335A (zh) * | 2012-10-25 | 2014-05-07 | 华为技术有限公司 | 迭代译码的方法和装置 |
| CN105634504A (zh) * | 2014-11-07 | 2016-06-01 | 中兴通讯股份有限公司 | 数据校验方法及装置 |
-
2018
- 2018-01-17 CN CN201810043816.0A patent/CN110048803B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1798012A (zh) * | 2004-12-30 | 2006-07-05 | 松下电器产业株式会社 | 基于低密度奇偶校验码的校验式可信度的纠错方法 |
| CN101997639A (zh) * | 2009-08-10 | 2011-03-30 | 中兴通讯股份有限公司 | 低密度奇偶校验-多输入多输出通信系统的迭代接收方法 |
| WO2011058760A1 (ja) * | 2009-11-13 | 2011-05-19 | パナソニック株式会社 | 符号化方法、復号方法、符号化器、及び、復号器 |
| CN103780335A (zh) * | 2012-10-25 | 2014-05-07 | 华为技术有限公司 | 迭代译码的方法和装置 |
| CN105634504A (zh) * | 2014-11-07 | 2016-06-01 | 中兴通讯股份有限公司 | 数据校验方法及装置 |
Non-Patent Citations (3)
| Title |
|---|
| JINLEI CHEN,YAN ZHANG: "Min-sumunitwithmulti-normalized-factors for LPDC decoder", 《IEEE》 * |
| ZTE: "NR LDPC design", 《3GPP TSG RAN WG1 MEETING #89》 * |
| 伊方龙: "LDPC译码器的可重构设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110535475A (zh) * | 2019-08-30 | 2019-12-03 | 哈尔滨工程大学 | 一种分层自适应归一化最小和译码算法 |
| CN110535475B (zh) * | 2019-08-30 | 2023-03-24 | 哈尔滨工程大学 | 一种分层自适应归一化最小和译码算法 |
| CN114567334A (zh) * | 2022-03-03 | 2022-05-31 | Oppo广东移动通信有限公司 | 一种译码方法、装置、译码器和存储介质 |
| WO2024060780A1 (zh) * | 2022-09-21 | 2024-03-28 | 华为技术有限公司 | 一种新的非二进制ldpc译码结构 |
| CN117858157A (zh) * | 2024-03-06 | 2024-04-09 | 芯昇科技有限公司 | 一种5g通信数据处理系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110048803B (zh) | 2021-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8495453B1 (en) | Circulant processing scheduler for layered LDPC decoder | |
| CN110048803B (zh) | 一种低密度奇偶校验码译码的方法、装置和设备 | |
| US7519898B2 (en) | Iterative decoding of linear block codes by adapting the parity check matrix | |
| CN103297061B (zh) | 决定同位元检查阵列的方法以及快闪存储器系统 | |
| US8799742B1 (en) | QC-LDPC decoder with list-syndrome decoding | |
| CN107395319B (zh) | 基于打孔的码率兼容极化码编码方法及系统 | |
| CN103208995B (zh) | 一种低密度奇偶校验码译码的提前终止方法 | |
| CN103269229B (zh) | 一种ldpc-rs二维乘积码的混合迭代译码方法 | |
| WO2016070573A1 (zh) | 数据校验方法及装置 | |
| CN107612560B (zh) | 基于部分信息比特似然比的极化码早期迭代停止方法 | |
| WO2018179246A1 (en) | Check bit concatenated polar codes | |
| CN109981112A (zh) | 一种部分循环冗余校验辅助的排序统计译码方法 | |
| CN107809303B (zh) | 一种基于awgn子信道优化的极化码译码方法 | |
| CN108092671A (zh) | 一种高性能低复杂度的nb－ldpc码译码方法 | |
| CN103338046A (zh) | 码率兼容的ldpc-rs二维乘积码的编码与译码方法 | |
| CN102104444A (zh) | Lte系统中信道质量指示的快速编译码方法 | |
| CN107241105A (zh) | 低密度奇偶校验码的编码方法、装置、电子设备及介质 | |
| CN109412752B (zh) | 极化码的非相干检测接收机、系统及方法 | |
| CN102832954A (zh) | 一种基于软信息平均最小值的Turbo码译码迭代停止方法 | |
| CN115720129A (zh) | 一种极化编码连续相位调制的信息传输方法和系统 | |
| CN110708077B (zh) | Ldpc码大数逻辑译码方法、装置和译码器 | |
| CN114499548B (zh) | 一种译码方法、装置及存储介质 | |
| CN103297059B (zh) | 一种lt码译码方法 | |
| CN118054797B (zh) | 编码及译码方法、装置、设备 | |
| CN113824452B (zh) | 基于网格图的译码方法、分量译码器和信道译码器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20211112 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |