CN1195233A - 信号处理器 - Google Patents

Abstract

一种接收具有诸如64fs的第一采样率的1位信号的处理器。上转换器(41)将采样率增加到诸如128fs。一串戴尔塔－希格马调制器(42、43)处理信号。处理后的信号被转换器(44)下转换成64fs。至少戴尔塔－希格马调制器可在集成电路上实现。下转换器用来防止噪声叠加到信号带中。

Description

信号处理器

本发明涉及包括第n级戴尔塔-希格马调制器(Delta-SigmaModulator)的1位信号处理器，其中n至少为1。本发明的优选实施例涉及音频信号处理，但本发明却并不局限于音频信号处理器。

下面参照附图1、2和3来描述本发明的背景，其中，图1为已知的戴尔塔-希格马调制器的方框图，图2为作为第n级滤波器部分而构成的戴尔塔-希格马调制器的方框图，而图3为噪声整形特性。

已经知道可以通过以至少为耐奎斯特率采样模拟信号和由m位数对采样的幅度编码来将模拟信号转换成数字形式。因此，如果m＝8，采样就量化为8位的精度。一般来说m可以为等于或大于1的任意位数。

为了量化成仅有1位，据知提供了“希格马-戴尔塔模/数转换器”或“戴尔塔-希格马模/数转换器”的模-数转换器(ADC)。此处采用了名词“戴尔塔-希格马”。这种ADC已在由德克萨斯仪器公司的Craig Marven和Gillian Ewers以ISBN 0-904.047-00-8公开的“数字信号处理的简单方法”中描述了。

见图1的这种ADC，模拟输入信号与1位输出信号的积分2(希格马)间的差1(戴尔塔)馈给1位量化器3。输出信号包括逻辑值0和1的位，并分别代表为-1和+1的实际值。积分器3将1位的输出累加，这样其中所存储的值则跟随于模拟信号的值。量化器3随着每个位的产生将累加值增加(+1)1位或减少(-1)1位。ADC需要很高的采样来产生输出位流，其累加值跟随于模拟信号。

下面的描述及权利要求中的“1位”信号意味着信号被量化成诸如由戴尔塔-希格马ADC产生的1位数的精度。

构成n级滤波部分直接处理1位信号的戴尔塔-希格马调制器(DSM)是由N.M.Casey和James A.S.Angus在1993年10月7-10日于纽约的第95届AES会议上的为名“音频信号的1位数字处理”的论文中提出的。图2示出这种DSM滤波部分的第3级(n＝3)的电路图。

见图2，DSM具有一个1位音频信号的输入端4以及产生处理后的1位信号的输出端5。1位信号的位由已知的未示出的钟控装置经DSM所钟控。输出1位信号是由诸如具有零阈值电平的比较器的1位量化器所产生的。DSM具有3级，每级包括连接到输入端4的第一1位乘法器a₁、a₂、a₃，连接到输出端5的第二1位乘法器C₁、C₂、C₃，加法器6₁，6₂，6₃和积分器7₁，7₂，7₃。

1位乘法器将所接收的1位信号乘以P位系数A₁、A₂、A₃、C₁、C₂、C₃，产生P位乘积，这些乘积由加法器61、62、63相加且和加到积分器7上。在加法器62、63的中间级中也将处理级积分器的输出相加。未级包括连接到输入端的另一个1位乘法器A4，它使输入信号被P位系数A4相乘，加法器64将乘积加到处理级的积分器73的输出上。其和加到量化器2上。

在DSM中，两个的互补算术装置可用来代表正和负的P位数。量化器Q的输入可为正的，在输出量化为+1(逻辑1)，或负的，在输出量化为-1(逻辑0)。

在Casey和Angus的文章中“1位处理器将产生一个1位的输出，该输出包含在不可接受程度的噪声中所隐藏的音频信号中，并且急需使量化的噪声被适当地整形”，隐藏音频信号的噪声是由量化器Q产生的量化噪声。

量化器Q可以是加法器，其第一输入端接收音频信号而第二输入端接收基本上与音频信号无关的随机位流(量化噪声)。在这种电路方案下，在输入端4接收的音频信号由乘法器a₁、a₂、a₃、a₄正向馈给输出端5并由乘法器C₁、C₂、C₃从输出端5反馈回来。因此，系数A₁至A₄限定了音频信号Z变换传输函数的零，而系数C₁-C₃限定了音频信号的传输函数的极。

然而噪声信号是由乘法器C₁-C₃从量化器上反馈来的，这样，系数C₁-C₃限定噪声信号的传输函数的极。

系数A₁-A₄和C₁-C₃在其它所要的特性中首选来提供电路的稳定性。

系数C₁-C₃用作噪声整形方面，从而如图3实线31所示使音带中的量化噪声减至最少。

系数A₁-A₄和C₁-C₃也用于所需的音频信号处理特性。

系数A₁-A₄和C₁-C₃的选择可由下列因素促成：

a)找出所需滤波特性的Z变换H(Z)，例如噪声整形函数；和

b)将H(Z)变换成系数。

以上可以由R.WAdams等人在Joumal of Audio EngineeringSociety，1991年7/8月的39卷第7/8中的文章“Theory and PracticalImplementation of a Fifth Order Sigma-Delta A/D Converter”中描述的方法来实现。还可以由在上面已有技术部分的描述中所描述的Angus和Casey的文章中的方法来实现。说明分析第五级DSM和用于计算所需滤波特性的系数。

图8示出第五级、DSM，它具有系数a-f和A-E，加法器6和积分器7。积分器7的每一个都提供一个单位的延迟。积分器的输出从左到右由S-W来代表。对DSM的输入是一个信号X(n)，其中n代表采样的钟控序列中的一个采样。对量化器Q的输入是由Y(n)代表的，它也是DSM的输出信号。分析是基于一种工作模式，即假定量化器Q是一个简单的加法器，它将随机噪声加到处理后的信号上。因此在此分析中将忽略量化器。

信号Y(n)＝fx(n)+W(n)，即采样(n)的输出信号Y(n)为输入信号X(n)乘以系数f再加处理积分器7的输出W(n)。

将同一原则用于积分器7的每个输出信号上而产生方程组1。

     y[n]＝fx[n]+W[n]

w[n]＝w[n-1]+ex[n-1]+Ey[n-1]+v[n-1]

v[n]＝v[n-1]+dx[n-1]+Dy[n-1]+u[n-1]

u[n]＝u[n-1]+cx[n-1]+Cy[n-1]+t[n-1]

t[n]＝t[n-1]+bx[n-1]+By[n-1]+s[n-1]

s[n]＝s[n-1]+ax[n-1]+Ay[n-1]

这些方程经过Z变换后得方程组2。

    y(z)＝fx(z)+W(z)

W(z)(1-z^-1)＝z^-1(eX(z)+EY(z)+V(z))

V(z)(1-z^-1)＝z^-1(dX(z)+DY(z)+U(z))

U(z)(1-z^-1)＝z^-1(cX(z)+CY(z)+T(z))

T(z)(1-z^-1)＝z^-1(bX(z)+BY(z)+S(z))

S(z)(1-z^-1)＝z^-1(aX(z)+AY(z))

Z变换方程可解成Y(z)为X(z)的单一函数(方程3)。 $Y\left(z\right)=\mathrm{fX}\left(z\right)+\frac{z^{-1}}{(1-z^{-1})}(\mathrm{eX}\left(z\right)+\mathrm{EY}\left(z\right)+$ $\frac{z^{-1}}{1-z^{-1}}(\mathrm{dX}\left(z\right)+\mathrm{DY}\left(z\right)+$ $\frac{z^{-1}}{1-z^{-1}}(\mathrm{cX}\left(z\right)+\mathrm{CY}\left(z\right)+$ $\frac{z^{-1}}{1-z^{-1}}(\mathrm{bX}\left(z\right)+\mathrm{BY}\left(z\right)+$ $\frac{z^{-1}}{1-z^{-1}}(\mathrm{aX}\left(z\right)+\mathrm{AY}\left(z\right)\left)\right))))$

这可被重新表达成方程4，DSM的所需传输数可被表达成串连形式： $\frac{Y\left(z\right)}{X\left(z\right)}$

则方程4为： $\frac{Y\left(z\right)}{X\left(z\right)}=\frac{{\mathrm{\α}}_1+{\mathrm{\α}}_1{z}^{-1}+{\mathrm{\α}}_2{z}^{-2}+{\mathrm{\α}}_3{z}^{-3}+{\mathrm{\α}}_4{z}^{-4}+{\mathrm{\α}}_5{z}^{-5}}{{\mathrm{\β}}_0+{\mathrm{\β}}_1{z}^{-1}+{\mathrm{\β}}_2{z}^{-2}+{\mathrm{\β}}_3{z}^{-3}+{\mathrm{\β}}_4{z}^{-4}+{\mathrm{\β}}_5{z}^{-5}}$ $=\frac{f{(1-z^{-1})}^5+z^{-1}e{(1-z^{-1})}^4+z^{-2}d{(1-z^{-1})}^3+z^{-3}c{(1-z^{-1})}^2+z^{-4}b(1-z^{-1})+z^{-5}a}{{(1-z^{-1})}^5-z^{-1}E{(1-z^{-1})}^4-z^{-2}D{\left(1{-}^{-1}x\right)}^3-z^{-3}C{(1-z^{-1})}^2-z^{-4}B(1-z^{-1})-Z^{-5}A}$

解方程4可以从系数α₀-α₅中得出系数f-a，从系数β₀-β₅中得出系数E-A，系数α_n和β_n以已知方式选择以提供所需的传输函数。

f仅是分子中的Z⁰项，因此f＝α₀。

随后从左边的分子中减去α₀(1-z^-1)⁵项，得到算出的α₀+α₁z^-1…+…α5_Z ^-5-α₀(1-z^-1)⁵。

与此类似从右边分子中减去f(1-z^-1)⁵。随后e是唯一的z^-1项，并与在左边分子中计算出来的对应α₁相等。

这个处理过程对分子中的所有项重复进行。

这个处理过程对分母中的所有项重复进行。

根据本发明，提供一种用于处理1位信号的信号处理器，它包括用于接收具有第一采样率的1位信号的输入端；耦合到所述输入端用于将采样率增大到大于第一采样率的第二采样率的装置；多个串联的1位第n级戴尔塔-希格马调制器(其中n≥1)，用于以第二采样率处理信号；耦合到各级上以接收处理过的1位信号并将采样率减到用于从处理器上进行输出的第一采样率的装置。

通过增大采样率，量化噪声分布的较大的带宽上，减少信号带中的噪声。

此外，在本发明的实施例中，成串的DSM是在硅集成电路上实现的。通过增加采样率，在散布量化噪声量之外，还更好地利用集成电路的频响。

1位信号包括由+1和-1所代表的采样。增加采样率装置或上转换器可以通过重复采样值或将零加到位流中来增加采样率。例如将每个+1的采样率加倍，重复一次就变为+1，+1，且对每个-1重复一次就变为-1，-1。另一种方案是在连续的采样之间提供零。重复采样值保持接近所需频响的良好频响并保持信号的能量。增加零可以保持频响但却会降低信号的能量。

采样率减少装置或下转换器可有各种形式。本发明实施例中重要的是下转换器可防止量化噪声叠入信号带中。

在本发明的实施例中，下转换器可以是FIR滤波器，以防止噪声进入信号带中。另一种方案是下转换器可包括DSM，用作下转换器和滤波器。

在将采样率折半的一种下转换器情况下，采用了如共同申请的英国专利申请9624671.5或9624673.1公开的DSM，该DSM具有两个信号输入端，在这两个端上同时接收位流的奇和偶采样。

使用DSM的优点是1位信号输入到DSM中，且从DSM中输出1位信号。

音频信号在数字化之前通常以44.1或48KHz的采样率fs采样，其精度为m位，m＞＞1。以诸如64fs或约3MHz对1位信号采样。根据本发明的一个实施例，采样率被上转换为128fs或诸如256fs的较高采样率。

为了更好地理解本发明，下面参照图4-7的实例加以描述，其中：

图4为根据本发明的信号处理器的方框图；

图5为以FIR滤波器形式出现的下转换器的方框图；

图6为以DSM实现的下转换器的方框图；

图7为以另一DSM实现的下转换器的方框图。

见图4，在输入端40的1位信号具有诸如64fs的采样率，其中fs为标准音频信号采样率，fs诸如为44.1或48KHz。

上转换器41在此例中将采样率增加到128fs。上转换器通过重复采样值或将零插入位流中而增加采样率。

上转换的信号是由一串戴尔塔-希格马调制器(DSM)42、43所处理的，此处仅示出两个。

上转换在大带宽内散播噪声并改进信号带中的信/噪比。

下转换器44将采样率减少到64fs。

在优选的实施例中，至少有DSM43、44在硅集成电路上实现。通过上转换，集成电路的频率特性可被较好地利用。

上转换器和/或下转换器也可以在集成电路上实现。

下转换器44将采样率减到所需的值，例如64fs。最好不需要减少信号带中的信/噪比。它避免将带外噪声叠加到信号带内。

图5示出以第一级FIR滤波器形式出现的下转换器的实例。来自诸如DSM43的1位信号馈给换算电路58，它将输入信号折去1/2以补偿后续的奇和偶采样的和。换算后的输入采样随后馈给单元50，它通过在输出端501提供奇采样和在输出端502提供偶采样而将采样率下转换，其中每个奇采样是以64fs的采样率与其对应的偶采样同时输出的。单元50的输出是经过系数乘法器54、56耦合到加法器52的。加法器的输出是64fs的信号，输入信号的相邻奇偶采样被组合起来。

FIR滤波器50-58的缺点在于将1位信号转换成P位形式(P＞＞1)。于是在FIR滤波器的输出端提供1位转换器59以将P位信号转换成1位的形式。

图6示出以下转换器构成的DSM。DSM的钟控电路未示出。图6的DSM是共同申请的英国专利申请9624674.9中的DSM的修改型。通过增加类似于图5的滤波器单元50的单元50，它将偶采样加到输入端4同时以64fs的采样率将奇采样加到输入端4′，以及增加将连接在第二输入4′的系数乘法器B1-B4连接到DSM的线性信号处理级650的加法器61-64上来达到上述修改。

工作在64fs的线性信号处理级650将位流的奇和偶采样组合。部分650的输出为P位信号，其中P＞1。级650的输出是由低通滤波器652所滤波的，并且经过加法器653馈到量化器Q上。量化器Q将加法器653的输出量化成1位形式，以在DSM的输出5上提供输出信号。该输出信号经噪声整形部分651反馈给加法器653。

低通滤波器652如图5的50-58所示为FIR滤波器。

选择系数A₁-A₄、B₁-B₄、C₁-C₄和低通滤波器652以提供所需的滤波特性。系数A₁-A₄和B₁-B₄将采样依比例换算，这样，组合后的采样具有整数值的幅度。

DSM具有的优点是，输入和输出信号都为1位形式的。

图7示出以下转换器构成的另一DSM。该DSM的钟控电路并未示出。图7的DSM是共同申请的英国专利申请9624673.1的图7所示DSM的修改型。其修改在于增加单元50，其第一输出将奇数采样加到DSM的第一输入4，其第二输出将偶数采样与奇数采样同时加到DSM的第二输入4′。奇和偶采样具有64fs的采样率。工作在64fs的DSM将位流的奇和偶采样组合起来。

选择系数A₁-A₆、B₁-B₆和C₁-C₅来提供所需的频率特性。系数A₁-A₆和B₁-B₆也用来按比例分配奇和偶采样，这样，组合后的采样则具有一个整数值的幅值。

图7的DSM为一个第n级DSM(其中n大于或等于3)，它具有：

用于接收奇信号采样的第一输入端4，以及

用于接收偶信号采样的第二输入端4′。

量化器Q将P位信号量化成DSM输出端5上的1位形式的再量化的信号。

提供多个信号组合器。第一组合器61、71、a₁、c₁形成奇采样和第一系数A₁的积、偶采样和第二系数B₁的积以及输出信号与第三系数C₁的积的加组合积分。至少两个中间组合器，形成奇采样与第一系数A₂-A₅的积、偶采样与第二系数B₂-B₅的积、输出信号与第三系数C₂-C₅的积以及前级积分的加组合积分。

末级组合器6₆、a₆形成奇采样和第一系数A₆的积、偶采样和第二系数B₆的积以及前级的积分的加组合，以形成由量化器量化的所述P位信号。

图7的DSM可作为具有第二级滤波器部分的第三级调制器，虽然实际上第二级滤波器部分未从第三级调制上分开，滤波器和调制器分布在所示的第五级DSM上。

Claims (9)

1.一种用于处理1位信号的信号处理器，包括：

用于接收具有第一采样率的1位信号的输入端；

耦合到所述输入端用于将采样率增大到大于第一采样率的第二采样率的装置；

多个串联的1位第n级戴尔塔-希格马调制器(其中n≥1)，用于以第二采样率处理信号；

耦合到各级上以接收处理过的1位信号并将采样率减到用于从处理器上进行输出的第一采样率的装置。

2.如权利要求1的处理器，其特征在于所述串联的DSM是在单一集成电路上实现的。

3.如权利要求2的处理器，其特征在于增加采样率的装置是在所述集成电路上的。

4.如权利要求2或3的处理器，其特征在于减少采样率的装置是在所述集成电路上的。

5.如权利要求1、2、3或4的处理器，其特征在于减少采样率的装置包括FIR滤波器。

6.如权利要求1、2、3或4的处理器，其特征在于减少采样率的装置包括一个具有至少两个输入的戴尔塔-希格马调制器和用于与各输入同时出现1位信号的位的位延迟装置。

7.如权利要求6的处理器，其特征在于减少采样率装置的DSM包括：

用于接收1位信号的奇采样的第一输入端；

用于接收1位信号的偶采样的第二输入端；

用于将1位信号的奇和偶采样组合以产生P位信号的线性信号处理部分；

用于对P位信号滤波的滤波器；

噪声整形部分，它将处理后的1位信号反馈给在滤波器输出端的加法器以与所述P位信号求和；以及

量化器，将求和后的信号转换成处理后的1位信号，该处理后的1位信号为DSM的输出信号。

8.如权利要求6的处理器，其特征在于减少采样率的装置的DSM包括一个第n级戴尔塔-希格马调制器(其中n大于等于3)，它具有：

用于接收奇信号采样的第一输入端；

用于接收偶信号采样的第二输入端；

用于将P位信号再量化成1位形成式的为处理器输出信号的再量化后的信号的量化器；

多个信号组合器，包括：

第一组合器，用于形成奇采样与第一系数的积、偶采样与第二系数的积以及输出信号与第三系数的积的加组合积分；

至少两个中间组合器，用于形成奇采样与第一系数的积、偶采样与第二系数的积、输出信号与第三系数的积以及前级积分的加组合积分；以及

末级组合器，用于形成奇采样与第一系数的积、偶采样与第二系数的积以及前级的积分的加组合积分，以形成由量化器再量化的所述P位信号。

9.一种包括前述任一权利要求的信号处理器的音频信号处理器。

Images