[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1193183A - 部分一次射束电子束曝光的掩摸与方法 - Google Patents

部分一次射束电子束曝光的掩摸与方法 Download PDF

Info

Publication number
CN1193183A
CN1193183A CN98100196A CN98100196A CN1193183A CN 1193183 A CN1193183 A CN 1193183A CN 98100196 A CN98100196 A CN 98100196A CN 98100196 A CN98100196 A CN 98100196A CN 1193183 A CN1193183 A CN 1193183A
Authority
CN
China
Prior art keywords
word line
mask
exposure
electron beam
beam exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98100196A
Other languages
English (en)
Inventor
佐甲隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12114835&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1193183(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1193183A publication Critical patent/CN1193183A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2037Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31793Problems associated with lithography
    • H01J2237/31794Problems associated with lithography affecting masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种为曝光提供的部分一次射束曝光掩模,它在半导体器件的有源和隔离区上形成光刻胶的重复图形,部分一次射束曝光掩模的图形边界只定位在隔离区内。这种掩模的图形可以用于形成字线。在此情况下,掩模图形的边界可以沿着与字线长度方向垂直的方向形成。另一种方法是,掩模图形的边界可以沿着与一有源区平行的方向形成。所有形成接触孔区域均包括在有源区内。

Description

部分一次射束电子束曝光的掩模与方法
本发明涉及一种用以形成部分一次射束电子束曝光图形的部分一次射束电子束曝光的掩模与方法。
近年来,半导体集成电路需要提高其集成密度。在动态随机存取存贮器的情况中,集成电路的集成密度每三年增加了四倍,例如从0.5微米尺寸的1 6兆位、0.35微米尺寸的6 4兆位增加到0.25微米尺寸的256兆位
一千兆位的动态随机存取存贮器缩小至0.16微米的尺寸是接在256兆位之后的新一代存贮器。0.16微米的尺寸规模超过了光学曝光的分辩率。为了实现如此进一步缩小的图形尺寸,可以利用电子束曝光。
可利用的电子束曝光分类为可变的矩形曝光法和部分一次射束曝光法。在可变的矩形曝光法中,按顺序地形成分别的图形。在部分一次射束曝光法中,制备了多个带重复图形的掩模,使得用掩模进行一次射束电子束曝光形成重复图形。
图1绘示出用于部分一次射束电子束曝光的掩模的平面图。部分一次射束电子束曝光掩模有一条状图形的窗口部分91。将部分一次射束电子束曝光掩模90置于光刻胶膜上,使电子束照射到部分一次射束电子束曝光的掩模90上,因此使光刻胶膜受到透过掩模90窗口91的电子束有选择的曝射,形成所需的光刻胶图形。
图2绘示出用带有单元图形窗口的部分一次射束电子束曝光掩模按序和重复进行电子束曝光的示意图。带有单元图形窗口的部分一次射束电子束曝光掩模被用于随着掩模沿横向和垂直向A和B的移动而重复进行按序的电子束曝光。
图3绘示出随着掩模沿横向和垂直向移动进行按序的电子束曝光所获得的光刻胶图形。单元图形92是用带单元图形窗口的部分一次射束电子束曝光的掩模经部分一次射束电子束曝光形成的。经过重复使用的部分一次射束电子束曝光的边界包含相对的垂直边界线95和相对的横向边界线94。通过利用掩模进行按序和重复的一次射束电子束曝光便能得到所产生的光刻胶图形93。
为了实现上述按序和重复的一次射束电子束曝光,主要要靠部分一次射束电子束曝光掩模的精确对准。但是实际上,很难避免掩模在光刻胶膜上有一些位移。
图4示出在按序和重复的一次射束电子束曝光中一次射束电子束曝光掩模的位移以及位移对由掩模所形成的图形产生影响的示意图。当掩模对准在中间区时,发生了掩模的下移,由此在上部区和中间区之间产生一个间隙96,而在中间区和底部区之间则产生重叠97。虚线95表示掩模的相对横向边界线95。使用掩模进行按序和重复一次射束电子束曝光的结果是,所得到的光刻胶图形在与间隙96对应的位置处有收缩部位98而在与重叠97对应的另一位置处则有伸出的部位99。若是掩模的位移大,就可能出现光刻胶图形的不连续。同样若是掩模的位移大,还可能使相邻光刻胶图形的伸出部位扩展成相互接触。
在日本专利公报NO.62-206829中公开了为避免这种光刻胶的不连续而有意提供的掩模重叠的部位。
在日本专利公报NO.2-170411中公开了有意使相邻的两个光刻胶图形沿垂直方向彼此相对位移,使相邻光刻胶图形扩展的伸出部位如图5中绘示的沿垂直方向处于不同的水平,图5是有意使相邻的两个光刻胶图形沿垂直方向产生彼此相对位移的部分一次射束电子束曝光掩模的示意图。带条状窗口101的部分一次射束电子束曝光掩模100,相邻的两窗口沿垂直方向相互位移。
在日本专利公报NO.2-71509中还公开了掩模的每一条状窗口的相对端具有比条状窗口的线宽更小的宽度部位,使在更小宽度部位产生双重曝光,以此制止光刻胶图形尺寸的变动。
考虑到使用图5中绘示的部分一次射束掩模100,就得到如图6中绘示的光刻胶图形。图6是通过使用与在其上形成元件的有源区有关的部分一次射束曝光掩模制成的字线的收缩与伸出部位的位置关系示意图。横断的斑纹部位表示场效应晶体管的栅电极。有源区1上字线2的宽度表示在有源区1中所形成场效应晶体管的栅长。例如,若是伸出部位位于有源区1内,这表示栅长比预定的栅长更长。但若收缩部位位于有源区内,这就表示栅长比预定的栅长更短。若是在有源区1内既未形成伸出部位也未形成收缩部位而且字线宽度正好是预定值103,这表示栅长也是预定值103。也就是,栅长的变动是不可避免的。若是栅长缩短,则晶体管的关态电流增加。若是相反,栅长变长,则沟道电阻增加,由此降低了晶体管的开态电流。结果降低了存贮单元的写入性能。这种存贮单元晶体管的特性变动造成存贮单元芯片的成品率下降。
在动态随机存取存贮器的情况中,字线和位接触之间的距离比互连之间的距离短,由于这一原因,字线的伸出部位可能到达位接触或是造成与它相接触,由此在字线和位接触之间形成短路。
图7绘示在字线的伸出和收缩部位与形成在字线间的位接触孔之间的位置关系平面图。即若在有源区1内既未形成伸出部位也未形成收缩部位,也有可能靠近位接触孔7形成伸出部位106,由此在字线和位接触之间形成短路。但若靠近位接触孔7形成收缩部位102,就不致出现问题。若是靠近位接触孔7既未形成伸出部位也未形成收缩部位而且靠近位接触孔7的字线部位105具有预定的宽度,这时就不会出现象在字线和位接触之间形成短路的一类问题。
图8为绘示沿图7的A-A线所取字线和位接触孔局部截面的剖视图。
一片半导体基片100有一隔离区113和一在其上形成元件1的有源区。在隔离区113上有选择地形成场氧化膜114以确定有源区1。在有源区1上形成扩散层111。字线2形成在场氧化膜114上。在字线2和场氧化膜114上形成一层夹层绝缘体112,在夹层绝缘体112中有定位在扩散层111上的位接触孔7。字线2有靠近位接触孔7的伸出部位,由于此原因,图8中绘示的字线2A移至表示在位接触孔7的侧壁上。若是位接触是由形成在位接触孔7内的导电材料制作成的,这时就使位接触与字线2的伸出部位2A相接触,由此就形成了位接触和字线之间的短路。结果使芯片的成品率下降。
按照以上的情况,需要开发一种没有上述问题的形成部分一次射束电子束曝光图形的新型部分一次射束电子束曝光的掩模和方法。
于是本发明的一项目的是要提供一种没有上述问题的新型部分一次射束电子束曝光的掩模。
本发明的另一目的是要提供一种即若因部分一次射束电子束曝光的掩模位移造成字线的宽度变动也不会出现晶体管的栅长变动问题的新型部分一次射束电子束曝光的掩模。
本发明还有一项目的是要提供一种即若因部分一次射束电子束曝光的掩模位移造成字线的宽度变动也不会出现在位接触和字线之间形成短路问题的新型部分一次射束电子束曝光的掩模。
本发明的又一项目的是要提供一种没有上述问题的形成部分一次射束电子束曝光图形的新型方法。
本发明再有的另一项目的是要提供一种即若因部分一次射束电子束曝光的掩模位移造成字线宽度变动也不会出现晶体管的栅长变动问题的形成部分一次射束电子束曝光图形的新型方法。
本发明再有的又一项目的是要提供一种即若因部分一次射束电子束曝光的掩模位移造成字线宽度变动也不会出现在位接触和字线之间形成短路问题的形成部分一次射束电子束曝光图形的新型方法。
本发明的上述和其它目的、特点和优点从以下说明中将会明显看出。
按照本发明,所提供的用以曝光的部分一次射束电子束曝光的掩模,经过在半导体器件的有源区和隔离区上形成重复的光刻胶图形,其中部分一次射束电子束曝光掩模的图形边界只定位在隔离区内。部分一次射束电子束曝光掩模的图形可用于形成字线。在这种情况下,部分一次射束电子束曝光的掩模的图形边界可以沿着垂直于字线长度的方向形成部分一次射束电子束曝光的掩模的图形边界。全部形成接触孔的区域均包括在有源区内。
对本发明的最佳实施例将参照附图进行具体描述。
图1示出用于部分一次射束电子束曝光的一个掩模的平面图。
图2是用带单元图形窗口的部分一次射束电子束曝光的掩模进行按序和重复电子束曝光的示意图。
图3是随掩模沿横向和垂直向A和B移动按序进行电子束曝光所得到的光刻胶图形的示意图。
图4是按序和重复的一次射束电子束曝光中一次射束电子束曝光掩模的移动以及此移动对由掩模所形成图形的影响的示意图。
图5是有意使相邻的两个光刻胶图形沿垂直方向彼此相对移动的部分一次射束电子束曝光掩模的示意图。
图6是用与在其上形成元件的有源区有关的部分一次射束曝光掩模制备成的字线的收缩部位与伸出部位的位置关系示意图。
图7是在字线的伸出和收缩部位与形成在字线间的位接触孔之间的位置关系示意图。
图8是沿图7的A-A线所取字线和位接触孔的局部截面剖视示意图。
图9是在本发明第一实施例中延伸在有源区和隔离区上的字线与最大曝光区之间的位置关系以及1/4单元布局的平面示意图。
图10是本发明第一实施例中最小重复单元与最大曝光区之间的位置关系以及1/4单元布局的平面示意图。
图11是本发明第一实施例中在一位单元布局的最大曝光区内分割的字线图形和重复单元的示意图。
图12是本发明第一实施例中有源区和重复曝光设置框之间关系的示意图。
图13是本发明第一实施例中使得用“X”标记的四个分割字线图形末端设在隔离区内的分割字线图形的重新布局的示意图。
图14是在本发明第一实施例中具有设在隔离区内的分割字线图形末端的部分一次射束曝光掩模的示意图。
图15A是本发明第一实施例中端部简单形状的示意图,其中分割的字线图形6彼此简单地重叠着而分割的字线图形6的端部边界则垂直于分割字线图形6的长度方向以形成简单矩形的重叠部位19a。
图15B是本发明第一实施例中端部变换形状的示意图,其中分割的字线图形6彼此重叠而分割字线图形6的端部边界则向分割字线图形6的长度方向倾斜但平行于有源区1的长度方向以形成变换的矩形形状的重叠部位19b。
图15C是本发明第一实施例中端部凸状的示意图,其中分割的字线图形6通过凸状部位19c彼此重叠而分割字线图形6的端部有一凸起的矩形形状并有垂直于分割字线图形6的长度方向的边界。
图15D是本发明第一实施例中端部变换的凸状的示意图,其中分割的字线图形6通过变换的凸状部位19d彼此重叠而分割的字线图形6端部有变换的凸状矩形的形状但有向分割的字线图形6的长度方向倾斜而与有源区1的长度方向平行的边界。
图16示出图14中所示形成部分一次射束曝光掩模工艺的流程卡。
图17是在本发明第二实施例中在一位单元布局中的最大曝光区内分割的字线图形和重复单元的示意图。
图18是在本发明第二实施例中具有在隔离区内的端部的分割的字线图形的部分一次射束曝光掩模的示意图。
图19是在本发明第三实施例中在一位单元布局中的最大曝光区内分割的字线图形和重复单元的示意图。
图20是本发明第三实施例中具有设在隔离区内的端部的分割的字线图形的部分一次射束曝光掩模的示意图。
图21是本发明第四实施例中在一位单元布局中的最大曝光区内分割的字线图形和重复单元的示意图。
图22是本发明第四实施例中具有设在隔离区内的端部的分割的字线图形的部分一次射束曝光掩模的示意图。
图23是本发明第五实施例中在伸展在有源区和隔离区上的字线与电容器和位接触的部位之间的位置关系的平面示意图。
图24是本发明第五实施例中最小重复单元和最大曝光区之间的位置关系以及1/2间距单元部局的平面示意图。
图25是本发明第五实施例中在一位单元布局中的最大曝光区内分割的字线图形和重复单元的示意图。
图26是本发明第五实施例中在有源区、电容器以及位接触与重复曝光间距框之间关系的示意图。
图27是本发明第五实施例中分割的字线图形重新布局的示意图,它使得用“X”作标记的四条分割字线图形的端部设在隔离区内。
图28是本发明第五实施例中具有设在隔离区内的端部的分割的字线图形部分一次射束曝光掩模的示意图。
图29是本发明第五实施例中表示状态“a”直至“h”的视图,其中状态“a”、“b”、“e”和“f”是接近接触孔的分割的字线图形端部的第一状态,而状态“c”、“d”、“g”和“h”则为与接触孔不接近的分割的字线图形端部的第二状态。
图30是表示本发明第五实施例中形成示于图28中的形成部分一次射束曝光掩模工艺的流程卡。
图31是本发明第六实施例中,在最大曝光区内的位线和重复曝光间距的分割的位线图形的示意图。
图32是本发明第六实施例中具有设在隔离区内的端部的分割的位线图形部分一次射束曝光掩模的示意图。
按照本发明,所提供的用于曝光的部分一次射束曝光掩模,通过在半导体器件的有源区和隔离区上形成光刻胶的重复图形,其中部分一次射束曝光掩模的图形边界只定位在隔离区内。部分一次射束曝光掩模可以用于形成字线。在此情况下,部分一次射束曝光掩模的图形边界可以沿着与字线长度垂直的方向形成。另一种方法是,部分一次射束曝光掩模的图形边界可以沿着与有源区平行的方向形成。全部形成接触孔的区域均包括在有源区内。
所提供的用于曝光的部分一次射束曝光掩模,通过在半导体器件的有源区和隔离区上形成光刻胶的重复图形,其中部分一次射束曝光掩模的图形边界定位成环绕形成接触孔的区域。
新型部分一次射束曝光掩模即若因部分一次射束电子束曝光掩模的位移而造成字线宽度变动也不致出现晶体管栅的长度变动的问题。
新型部分一次射束曝光掩模即若因部分一次射束电子束曝光掩模的位移而造成字线宽度变动也不致出现在位接触和字线之间形成短路的问题。
进一步按照本发明,一种对带有源区和隔离区的半导体器件重复进行部分一次射束曝光的方法,其中若是光刻胶图形的边界包括伸展至有源区的重复的单元图形,就在随后进行部分一次射束曝光,使得通过保持重复图形将光刻胶的图形边界移至隔离区。
再进一步按照本发明,一种对带有源区和隔离区的半导体器件重复进行部分一次射束曝光的方法,其中若是光刻胶图形的边界包括伸展至在其上将要形成接触孔的接触孔区的重复的单元图形,就在随后进行部分一次射束曝光,使得通过保持重复图形从接触孔区移动光刻胶图形的边界。
重复进行部分一次射束曝光的方法即若因部分一次射束电子束曝掩模位移而造成字线宽度变动也不致出现晶体管的栅长变动的问题。
重复进行部分一次射束曝光的方法即若因部分一次射束电子束曝光掩模位移而造成字线宽度变动也不致出现在位接触和字线之间形成短路的问题。
第一实施例
对本发明的第一实施例将参照图9直至图16作具体描述。图9是伸展在有源区和隔离区上的字线与一最大曝光区之间的位置关系以及1/4间距单元部局的平面示意图。字线2在有源区1和隔离区20上相互平行地伸展。有源区1具有填满拆叠的位线单元布局35的1/4间距的最大密度,折叠的位线单元部局35是由重叠的字线2确定的重复布局并且还包括由四根字线和四根位线确定的重复布局单元。有源区1由隔离区20限定和包围。最大的曝光区3代表用部分一次射束曝光掩模进行一次射束曝光的最大尺寸。
参阅图16,最大曝光区3是在步骤11中选出的。
图10是在最小重复单元与最大曝光区之间的位置关系以及1/4间距单元部局的平面示意图。所选的最小重复单元4是在图16的步骤12中作重复图形的布局单元。最小重复单元4的尺寸取决于存贮单元的尺寸和存贮单元布局。
图11是在位单元布局中的最大曝光区内分割的字线图形和重复单元的示意图。四个最小的重复单元4在最大曝光区3内排成阵列。可以在最大曝光区3内排成阵列的最小重复单元的数目取决于最小重复单元4对最大曝光区3的面积比。考虑到最大曝光区有一恒定的面积,排列成四个最小重复单元4的阵列就是重复曝光间距5。也就是,掩模单元图形5由在最大曝光区内排列最小重复单元的阵列所确定。分割的字线图形6限定在掩模单元图形5内。
图12是在有源区和重复曝光间距框之间关系的示意图。分割的字线图形6是重叠在有源区1上。八根分割的字线图形6在曝光间距框5’当中。四根用“X”标记的分割的字线图形6有设在有源区1上的末端。
图13是分割的字线图形的重新布局的示意图,它使得用“X”标记的四根分割字线图形的末端设在隔离区内。对分割的字线图形6进行了重新布局,使得用“X”标记四根分割字线图形的末端从有源区1移至隔离区20,由此在图16的步骤14中八根分割的字线图形6没有末端设在有源区1内。
在图13中,所有经过移动的分割的字线图形6均设在最大曝光区3内。但若任何经过移动的分割字线图形6伸展超出最大曝光区3,这时就要求证实所有经过移动的分割字线图形6是否在图16的步骤15中设在最大曝光区3中。若是所有经过移动的分割字线图形6设在最大曝光区3内,这时就在步骤17中制备成部分一次射束曝光掩模。但若任何经过移动的分割字线图形6伸展超出最大曝光区3,这时沿字线长度方向排列的最小重复单元就在图16的步骤16中被减去一个。然后,过程返回到步骤14,其中对分割的字线图形6再次进行重新布局,使得用“X”标记的四根分割字线图形6的末端从有源区1移至隔离区20,由此八根分割字线图形6的末端没有设在有源区1内的。
图14是具有设在隔离区内的末端的分割字线图形的部分一次射束曝光掩模的示意图。图16是表示用于形成图14中所示部分一次射束曝光掩模的流程卡。部分一次射束曝光掩模30是按图16的方法制备的并有设在隔离区内的末端的分割字线图形31。
而在图13中,分割字线图形6的端部6A是设在有源区1之间的隔离区20的中央部位,除非是分割字线图形6的端部6A设在有源区1上,否则是不会出现问题的。也就是,譬如有可能分割的字线图形6具有沿着与有源区1的长度平行的方向限界的端部。
此外,有可能对部分一次射束曝光掩模的分割字线图形的端部形状进行各种各样的变换。图15A是端部简单形状的示意图,其中分割的字线图形6简单地相互重叠着,而分割字线图形6的端部边界则垂直于分割的字线图形6的长度方向以形成简单矩形形状的重叠部位19a。图15B是端部变换形状的示意图,其中分割的字线图形6相互重叠着而且分割字线图形6的端部边界则向分割字线图形6的长度方向倾斜但与有源区1的长度方向平行以形成变换的矩形形状的重叠部位19b。图15C是凸状端部的示意图,其中分割的字线图形6通过凸状部位19c相互重叠着而且分割的字线图形6的端部有凸出的矩形形状并有一垂直于分割的字线图形6的长度方向的边界。图15D是变换的凸状端部的示意图,其中分割的字线图形6通过变换的凸部部位19d相互重叠着,而分割的字线图形6的端部有变换的凸状矩形状并有向分割字线图形6的长度方向倾斜但与有源区1的长度方向平行的边界。
第二实施例
对本发明的第二实施例将参照图17和18作具体描述。图17是在本发明第二实施例中位单元布局内最大曝光区中的分割字线图形和重复单元的示意图。在该实施例中,有源区1的形状是用虚线绘示的形状并与第一实施例中的不同。本发明能够应用于包括重复单元在内的1/2间距单元的布局,其中的每一个各由四根字线和两根位线限定。重复曝光间距6包括六个最小的重复单元。
图18是具有设于隔离区内的末端的分割字线图形41的部分一次射束曝光掩模40的示意图。
掩模的任何其它结构、形状以及形成掩模的工艺都与第一实施例中的相同,因此将省略其说明。
第三实施例
对本发明第三实施例将参照图19至20作出具体描述。图19是本发明第三实施例中位单元布局内最大曝光区中的分割字线图形和重复单元的示意图。第三实施例仅在有源区的图形上与第二实施例有差异。以下的描述将着重于它们的差异上。有源区1的形状是一个变换的矩形基部的形状,它有一个从矩形基部中心伸出的凸部。重复曝光间距5包括六个最小重复单元。若将分割的字线图形6的端部置于隔离区20上,这时分割的字线图形就在最大曝光区3当中。
图20是具有设于隔离区内的末端的分割的字线图形51的部分一次射束曝光掩模50的示意图。
掩模的任何其它结构、形状以及形成掩模的工艺与第二实施例中的相同,因此将省略其说明。
第四实施例
对本发明的第四实施例将参照图21至22作出具体描述。图21是本发明第四实施例中位单元布局内最大曝光区中分割的字线图形和重复单元的示意图。第四实施例只在有源区图形上与第三实施例有差异。以下的说明将着重于它们的差异。有源区的形状是矩形的。若是分割的字线图形的端部置于隔离区20上,这时分割的字线图形就在最大曝光区3当中。
图22是具有设于隔离区内的末端的分割的字线图形61的部分一次射束曝光掩模60的示意图。
掩模的任何其它结构、形状以及形成掩模的工艺均与第二实施例中的相同,因此将省略其说明。
第五实施例
对本发明的第五实施例将参照图23至30作出具体描述。图23是在伸展在有源区1和隔离区20上的字线2与1/2间距单元部局3 6中的电容器8和位接触部7之间位置关系的平面示意图。
图24是在最小重复单元4和最大曝光区3之间的位置关系以及1/2间距单元布局的平面示意图。最大曝光区3是在图30的步骤21中确定的而随后在图30的步骤22中选出最小重复单元。
图25是在位单元布局的最大曝光区3中分割的字线图形6和重复曝光间距5的示意图,其中最小重复单元4排列在最大曝光区3当中用以在图30的步骤23和24中确定单元图形和分割的字线图形。
图26是在有源区1、电容器8和位接触7与重复曝光间距框5之间的位置关系示意图。四根用“X”标记的分割的字线图形6有设于或定位于邻近接触孔处的端部。图29示出状态“a”至“h”,其中状态“a”、“b”、“e”和“f”是邻近接触孔7或8的分割字线图形的端部的第一状态,而状态“c”、“d”、“g”和“h”则为与接触孔7或8不相邻近的分割字线图形端部的第二状态。
图27是分割的字线图形6重新布局的示意图,它使得用“X”标记的四根分割字线图形的末端6A设在隔离区20内,同时将用“X”标记的四根分割字线图形的末端6A设在与接触孔7和8不相邻处。但若有任何分割的字线图形6被移动伸出最大曝光区3,这时就需要在图30的步骤26中证实是否所有经过移动的分割字线图形6设在最大曝光区3当中。若是全部经过移动的分割字线图形6设在最大曝光区3中,这时就在步骤28中制备成部分一次射束曝光掩模。但若有任何分割的字线图形6经移动伸出最大曝光区3,这时沿字线长度方向排列的最小重复单元就在图30的步骤2 7中减去一个。然后,过程返回至步骤24,在其中再进行分割字线图形6的重新布局,使得用“X”标记的四根分割字线图形6的末端从有源区1移至隔离区20,由此八根分割字线图形6的末端没有设在有源区1内的。
图28是具有设在隔离区中的末端的分割字线图形的部分一次射束曝光掩模示意图。图30是表示形成图28中所示部分一次射束曝光掩模的工艺流程卡。部分一次射束曝光掩模70是按图30的方法制备的并有其末端设在隔离区内的分割字线图形71。
本发明能够应用于前述实施例中所述的其它存贮单元。
第六实施例
对本发明的第六实施例将参照图31和32作出具体说明。在该实施例中,为了得到取代字线图形的位线图形制备成的部分一次射束曝光掩模,它使本实施例不同于第五实施例。图31是在最大曝光区3内的分割的位线图形10和重复曝光间距5的示意图,其中最小重复单元4排在最大曝光区3内用以确定单元图形和分割的位线图形。图32是有其末端设在隔离区内的分割位线图形的部分一次射束曝光掩模的示意图。
对普通的专业人员来说属于对本发明的显而易见的变换仍从属于本发明,要认识到,实施例是通过解释的途径所进行的表示和说明,无意看成具有限制意义。因此规定由权利要求包含在本发明的精神和范围之内的所有改动。

Claims (7)

1.一种为曝光提供的部分一次射束曝光掩模,它在半导体器件的有源和隔离区上形成光刻胶的重复图形,其特征在于,
部分一次射束曝光掩模的图形边界只定位在隔离区内。
2.按照权利要求1所述的部分一次射束曝光掩模,其特征在于,
部分一次射束曝光掩模是用于形成字线的。
3.按照权利要求2所述的部分一次射束曝光掩模,其特征在于,
部分一次射束曝光掩模的图形边界是沿着与字线长度方向垂直的方向形成的。
4.按照权利要求2所述的部分一次射束曝光掩模,其特征在于,
部分一次射束曝光掩模的图形边界是沿着与一有源区平行的方向形成的。
5.一种为曝光提供的部分一次射束曝光掩模,它在半导体器件的有源和隔离区上形成光刻胶的重复图形,其特征在于,
部分一次射束曝光掩模的图形边界定位成环绕接触孔的形成区。
6.一种对带有源和隔离区的半导体器件重复进行部分一次射束曝光的方法,其特征在于,
若是光刻胶图形的边界包括伸至有源区的重复单元图形,随后就进行部分一次射束曝光,使得通过保持重复图形将光刻胶图形的边界移至隔离区。
7.一种对带有源和隔离区的半导体器件重复进行部分一次射束曝光的方法,其特征在于,
若是光刻胶图形的边界包括伸至一个将在其上形成接触孔的接触孔区的重复单元图形,随后就进行部分一次射束曝光,使得通过保持重复图形将光刻胶图形的边界从接触孔区移出。
CN98100196A 1997-02-06 1998-02-06 部分一次射束电子束曝光的掩摸与方法 Pending CN1193183A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP023591/97 1997-02-06
JP9023591A JP2950275B2 (ja) 1997-02-06 1997-02-06 部分一括露光マスク及び部分一括露光パターンの形成方法

Publications (1)

Publication Number Publication Date
CN1193183A true CN1193183A (zh) 1998-09-16

Family

ID=12114835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98100196A Pending CN1193183A (zh) 1997-02-06 1998-02-06 部分一次射束电子束曝光的掩摸与方法

Country Status (4)

Country Link
US (1) US6020092A (zh)
JP (1) JP2950275B2 (zh)
KR (1) KR100275021B1 (zh)
CN (1) CN1193183A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3159163B2 (ja) 1998-04-06 2001-04-23 日本電気株式会社 走査露光方法及び走査露光装置
US6725440B2 (en) 2000-03-27 2004-04-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device comprising a plurality of semiconductor devices formed on a substrate
JP3730500B2 (ja) 2000-09-27 2006-01-05 株式会社東芝 パターンデータ形成装置、パターンデータ形成方法、電子部品の製造方法
KR100848087B1 (ko) * 2001-12-11 2008-07-24 삼성전자주식회사 기판 위에 패턴을 형성하는 방법 및 이를 이용한 액정표시 장치용 기판의 제조 방법
KR20030073875A (ko) * 2002-03-13 2003-09-19 주식회사 하이닉스반도체 반도체소자의 소자분리패턴 형성방법
KR101974350B1 (ko) 2012-10-26 2019-05-02 삼성전자주식회사 활성 영역을 한정하는 라인 형 트렌치들을 갖는 반도체 소자 및 그 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849437A (en) * 1994-03-25 1998-12-15 Fujitsu Limited Electron beam exposure mask and method of manufacturing the same and electron beam exposure method

Also Published As

Publication number Publication date
JPH10223508A (ja) 1998-08-21
JP2950275B2 (ja) 1999-09-20
KR100275021B1 (ko) 2001-01-15
US6020092A (en) 2000-02-01
KR19980071147A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
CN1106687C (zh) 带电粒子束曝光方法和在晶片上形成图形的方法
US8869090B2 (en) Stretch dummy cell insertion in FinFET process
CN104303263B (zh) 具有线形翅片场效应结构的电路
KR100572519B1 (ko) 레이저 결정화 공정용 마스크 및 상기 마스크를 이용한레이저 결정화 공정
US20130126978A1 (en) Circuits with linear finfet structures
CN1790722A (zh) 6f2存取晶体管配置和半导体存储器件
TW201703237A (zh) 三維雙密度反及快閃記憶體
CN1901232A (zh) 非易失性存储单元和制造非易失性存储单元的方法
CN1468406A (zh) 制作平滑的对角组件的数字光刻系统
CN1389923A (zh) 非易失性半导体存储装置
RU98114501A (ru) Полупроводниковое запоминающее устройство с высокой степенью интеграции и способ изготовления полупроводникового запоминающего устройства
CN1413356A (zh) 半导体集成电路器件、其制造方法和掩模的制作方法
CN1716612A (zh) 具有耦合带区的非易失性半导体存储器及其制造方法
CN1193183A (zh) 部分一次射束电子束曝光的掩摸与方法
CN1201376C (zh) 半导体装置的制造方法
CN1286498A (zh) 半导体装置
CN1779978A (zh) 包括偏移有源区的半导体存储器件
CN1290960A (zh) 电子束写入方法、电子束刻蚀设备及其所用掩模
CN1086512C (zh) 带电束曝光掩模及带电束曝光方法
CN1312955A (zh) 具有垂直晶体管的集成电路布置结构和该布置结构的制造方法
US20130049211A1 (en) Semiconductor device and method of manufacturing the same
CN1126178C (zh) 静态随机存取存储器光电管结构及其制造方法
KR950002876B1 (ko) 반도체 패턴의 반복노광에 의한 집적회로 제조방법
CN1822371A (zh) 具有欧米加栅的半导体器件及制造半导体器件的方法
KR960006097A (ko) 플래쉬 메모리 셀 및 그 제조 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication