CN119181682A - 功率器件单元和半导体封装结构 - Google Patents

Abstract

本发明提供了一种功率器件单元和半导体封装结构，其中，功率器件单元包括：半导体芯片，半导体芯片的第一表面设置有源极，半导体芯片的第二表面设置有漏极；第一端子，包括第一连接板段以及与第一连接板段连接的第一引出板段，第一连接板段与源极导电连接；第二端子，包括第二连接板段以及与第二连接板段连接的第二引出板段，第二连接板段与漏极导电连接；其中，第一连接板段、半导体芯片及第二连接板段叠置设置。本申请的技术方案能够有效地解决相关技术中的功率半导体器件的可靠性较低的问题。

Description

功率器件单元和半导体封装结构

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种功率器件单元和半导体封装结构。

背景技术

功率半导体器件是一类设计用于处理和控制较高电压和电流的半导体器件。与用于信号处理的小信号半导体器件不同，功率半导体器件主要用于电能的转换、分配和控制，它们在电力电子领域扮演着至关重要的角色。

碳化硅器件就是功率半导体器件中的一种，碳化硅器件以其卓越的物理和化学性质在功率和射频器件领域展现出显著的优势。碳化硅器件与传统的硅器件相比，具有更低的导通电阻、更快的开关速度和更高的工作温度能力，因此在电源、汽车、铁路、工业设备和家用消费电子设备中受到广泛应用。碳化硅器件的性能优势主要体现在更强的高压特性、更好的高温特性、更低的能量损耗。在相关技术中，由于碳化硅器件的寄生电感较大，碳化硅器件在导通和截止过程中可能会产生额外的损耗，这些损耗以热的形式释放，可能导致器件过热，影响器件的散热性能和寿命。此外，较大的互感可能导致碳化硅器件在开关过程中受到更大的热和电应力，这可能加速碳化硅器件的老化过程，降低器件的可靠性和寿命。

发明内容

本发明的主要目的在于提供一种功率器件单元和半导体封装结构，以解决相关技术中的功率半导体器件的可靠性较低的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种功率器件单元，包括：半导体芯片，半导体芯片的第一表面设置有源极，半导体芯片的第二表面设置有漏极；第一端子，包括第一连接板段以及与第一连接板段连接的第一引出板段，第一连接板段与源极导电连接；第二端子，包括第二连接板段以及与第二连接板段连接的第二引出板段，第二连接板段与漏极导电连接；其中，第一连接板段、半导体芯片及第二连接板段叠置设置。

进一步地，第一引出板段和第二引出板段沿同一方向延伸，第一端子还包括设置在第一连接板段和第一引出板段之间的第一中间板段，第二端子还包括设置在第二连接板段和第二引出板段之间的第二中间板段，第一中间板段和第二中间板段之间的距离在远离半导体芯片的方向上距离逐渐增大。

进一步地，第一引出板段与第二引出板段之间的最小距离大于等于第一中间板段与第二中间板段之间的最大距离。

进一步地，第一连接板段在源极的投影占源极的50%至90%；和/或，第二连接板段在漏极的投影占漏极的50%至90%。

进一步地，第一连接板段的厚度大于第二连接板段的厚度；和/或，第一连接板段的面积小于第二连接板段的面积。

进一步地，第一连接板段的厚度在0.5mm至2.5mm之间；和/或，第二连接板段的厚度在0.5mm至2mm之间。

进一步地，第一连接板段具有避让凹部，避让凹部设置在第一连接板段朝向半导体芯片的表面，源极包括间隔设置的第一源极和第二源极，避让凹部位于第一源极与第二源极之间。

进一步地，功率器件单元还包括第三端子，半导体芯片的第一表面设置有与源极间隔设置的栅极，第三端子与栅极导电连接，第三端子为板状结构且第三端子的厚度方向与第一端子的厚度方向垂直设置，第三端子的延伸方向与第一端子的延伸方向相同。

进一步地，功率器件单元还包括第一散热件，第一散热件设置在第一连接板段远离源极的表面上；和/或，功率器件单元还包括第二散热件，第二散热件设置在第二连接板段远离漏极的表面上。

根据本发明的另一方面，提供了一种半导体封装结构，包括：壳体，具有容纳腔；功率器件单元，部分功率器件单元设置于容纳腔内，功率器件单元为上述的功率器件单元。

进一步地，壳体上设置有进口和出口，散热介质能够通过进口进入至容纳腔内并通过出口排出至壳体的外部。

进一步地，壳体包括第一盖板、第二盖板以及设置在第一盖板和第二盖板之间的围板，围板包括相对设置的第一侧板和第二侧板，进口设置在第一侧板上，出口设置在第二侧板上，功率器件单元的第一端子的第一引出板段和第二端子的第二引出板段均穿设在第一盖板上。

进一步地，第一侧板和第二侧板沿预设方向延伸，功率器件单元为多个，多个功率器件单元沿预设方向间隔设置，功率器件单元的半导体芯片与第一侧板呈夹角设置，在预设方向上，第一侧板的第一端和第二侧板的第一端对应设置，第一侧板的第二端与第二侧板的第二端对应设置，进口位于第一侧板的第一端，出口位于第二侧板的第二端。

进一步地，半导体封装结构还包括多个沿预设方向间隔设置的流道板，多个流道板与多个功率器件单元交替设置，在相邻的两个流道板中，一个流道板的一端与第一侧板连接，另一端与第二侧板间隔设置，另一个流道板的一端和第二侧板连接，另一端与第一侧板间隔设置。

进一步地，半导体封装结构还包括设置在第一端子的第一引出板段和壳体之间的第一密封套以及设置在第二端子的第二引出板段和壳体之间的第二密封套。

应用本发明的技术方案，半导体芯片能够实现功率器件单元的基础功能，半导体芯片的第一表面设置有源极，半导体芯片的第二表面设置有漏极，第一端子与源极导电连接，第二端子与漏极导电连接，第一端子和第二端子与外部的部件导电连接，使得半导体芯片和外部的部件形成电流的回路，第一端子包括第一连接板段以及与第一连接板段连接的第一引出板段，第一引出板段用于和外部的部件导电连接，第一连接板段用于和源极导电连接，第二端子包括第二连接板段以及与第二连接板段连接的第二引出板段，第二引出板段用于和外部的部件导电连接，第二连接板段用于和漏极导电连接，由于第一连接板段、半导体芯片及第二连接板段叠置设置，使得第一连接板段和第二连接板段之间的间隔距离较小，并且第一连接板段和第二连接板段之间处于平行设置或者接近平行的状态，使得第一端子、半导体芯片以及第二端子之间形成电流环路所包围的面积较小，从而使得此环路的寄生电感较小，进而使得功率器件单元的寄生电感较小，从而使得功率器件单元在导通和截止过程中产生额外的损耗较小，使得以热的形式释放的这些损耗较小，降低功率器件单元过热的可能性，进而保证了功率器件单元的可靠性。因此，本申请的技术方案能够有效地解决相关技术中的功率半导体器件的可靠性较低的问题。

附图说明

构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了根据本发明的功率器件单元的实施例的立体结构示意图；

图2示出了图1的功率器件单元的俯视示意图；

图3示出了图1的功率器件单元的仰视示意图；

图4示出了图1的功率器件单元的正视示意图；

图5示出了图1的功率器件单元的侧视示意图；

图6示出了图1的功率器件单元的分体结构示意图；

图7示出了图1的功率器件单元的另一个角度的分体结构示意图；

图8示出了图1的功率器件单元的分体结构的正视示意图；

图9示出了根据本发明的半导体封装结构的实施例的剖视示意图；

图10示出了图9的半导体封装结构的另一个角度的剖视示意图。

其中，上述附图包括以下附图标记：

a、预设方向；

10、半导体芯片；11、源极；111、第一源极；112、第二源极；12、漏极；13、栅极；

20、第一端子；21、第一连接板段；211、避让凹部；22、第一引出板段；23、第一中间板段；

30、第二端子；31、第二连接板段；32、第二引出板段；33、第二中间板段；

40、第三端子；

51、第一散热件；52、第二散热件；

60、壳体；61、容纳腔；62、进口；63、出口；64、第一盖板；65、第二盖板；66、围板；661、第一侧板；662、第二侧板；67、流道板。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到 ：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

如图1至图8所示，本申请提供了一种功率器件单元，本申请的功率器件单元的实施例包括：半导体芯片10、第一端子20、第二端子30；半导体芯片10的第一表面设置有源极11，半导体芯片10的第二表面设置有漏极12；第一端子20，包括第一连接板段21以及与第一连接板段21连接的第一引出板段22，第一连接板段21与源极11导电连接；第二端子30，包括第二连接板段31以及与第二连接板段31连接的第二引出板段32，第二连接板段31与漏极12导电连接；其中，第一连接板段21、半导体芯片10及第二连接板段31叠置设置。

应用本实施例的技术方案，半导体芯片10能够实现功率器件单元的基础功能，半导体芯片10的第一表面设置有源极11，半导体芯片10的第二表面设置有漏极12，第一端子20与源极11导电连接，第二端子30与漏极12导电连接，第一端子20和第二端子30与外部的部件导电连接，使得半导体芯片10和外部的部件形成电流的回路，第一端子20包括第一连接板段21以及与第一连接板段21连接的第一引出板段22，第一引出板段22用于和外部的部件导电连接，第一连接板段21用于和源极11导电连接，第二端子30包括第二连接板段31以及与第二连接板段31连接的第二引出板段32，第二引出板段32用于和外部的部件导电连接，第二连接板段31用于和漏极12导电连接，由于第一连接板段21、半导体芯片10及第二连接板段31叠置设置，使得第一连接板段21和第二连接板段31之间的间隔距离较小，并且第一连接板段21和第二连接板段31之间处于平行设置或者接近平行的状态，使得第一端子20、半导体芯片10以及第二端子30之间形成电流环路所包围的面积较小，从而使得此环路的寄生电感较小，进而使得功率器件单元的寄生电感较小，从而使得功率器件单元在导通和截止过程中产生额外的损耗较小，使得以热的形式释放的这些损耗较小，降低功率器件单元过热的可能性，进而保证了功率器件单元的可靠性。因此，本实施例的技术方案能够有效地解决相关技术中的功率半导体器件的可靠性较低的问题。

需要说明的是，在交流或者变化的电流情况下（功率半导体器件的应用工况会出现反复开关的情况，即可以理解为电流不断通断而构成变化的电流情况）导体的电感会形成一定的阻抗（在本实施例中，半导体芯片10导通后，第一端子20、半导体芯片10以及第二端子30所构成的电流环路即为上述的导体），并且往往频率越高，其阻抗越大，伴随的损耗也就越大。由第一端子20、半导体芯片10以及第二端子30所构成的电流环路会包围一定的面积，根据电磁感应定律，如果这个电流环路所包围的面积中有变化的磁场存在，就会在电流环路中产生感生电流，形成干扰和损耗。空间磁场的变化无处不在，于是电流环路所包围的面积越大损耗就越严重。在相关技术中，芯片（漏极）、漏极铜层、陶瓷衬板依次连接，源极铜层也与陶瓷衬板连接，漏极铜层和源极铜层连接在陶瓷衬板的同一面且间隔设置，漏极端子与漏极铜层连接，源极端子与源极铜层连接，源极铜层与芯片的源极之间还要通过键合线连接，从而形成漏极端子、漏极铜层、芯片、键合线、源极铜层和源极端子的电流环路，此电流环路所包围的面积明显是较大的，其寄生电感也是较大的。

如图1至图8所示，第一引出板段22和第二引出板段32沿同一方向延伸，第一端子20还包括设置在第一连接板段21和第一引出板段22之间的第一中间板段23，第二端子30还包括设置在第二连接板段31和第二引出板段32之间的第二中间板段33，第一中间板段23和第二中间板段33之间的距离在远离半导体芯片10的方向上距离逐渐增大。具体地，以图4为例，“第一引出板段22和第二引出板段32沿同一方向延伸”指代的是第一引出板段22和第二引出板段32均沿图4中的向左的方向延伸，第一中间板段23和第二中间板段33之间的距离在远离半导体芯片10的方向上距离逐渐增大，也即是第一中间板段23在从第一连接板段21到第一引出板段22方向上远离半导体芯片10设置，第二中间板段33在从第二连接板段31到第二引出板段32方向上远离半导体芯片10设置，从而使得第一引出板段22和第二引出板段32之间的距离相较于第一连接板段21和第二连接板段31之间的距离（此处的距离是指第一连接板段21和第二连接板段31之间的最小距离）得以增大，从而增大第一引出板段22和第二引出板段32之间的绝缘性能，从而保证了功率器件单元的可靠性。此外，对于半导体封装结构而言，其整体的电压等级提高，也就意味着功率器件单元的电压等级提高，进而就意味着功率器件单元内的半导体芯片的电压等级提高，越高的电压等级，对于功率器件单元的安全性能要求更高，也就是说，需要增加第一引出板段22和第二引出板段32之间的距离来应对半导体芯片的电压等级的提高。具体而言，第一引出板段22和第二引出板段32之间的距离与半导体芯片10的电压等级之间呈现正相关的关系，更具体地，半导体芯片10的电压等级每增加1Kv，第一引出板段22和第二引出板段32之间的距离就要增加2mm至3mm，半导体芯片10的电压等级每增加1Kv，第一引出板段22和第二引出板段32之间的距离可以增加2.4mm、2.45mm、2.5mm、2.55mm或者2.6mm。此外，第一引出板段22与第二引出板段32之间的最小距离大于等于第一中间板段23与第二中间板段33之间的最大距离，也即是说，第一引出板段22与第二引出板段32平行设置或者第一引出板段22与第二引出板段32之间的距离在远离半导体芯片10的方向上距离逐渐增大，从而保证第一引出板段22与第二引出板段32之间的最小距离不会小于第一中间板段23与第二中间板段33之间的最大距离，进而保证了第一引出板段22与第二引出板段32之间的绝缘性能。

此外，第一连接板段21在源极11的投影占源极11的50%至90%，第二连接板段31在漏极12的投影占漏极12的50%至90%。具体而言，第一连接板段21在源极11的投影占源极11的50%至90%，使得第一连接板段21的面积较大，从而能够减小第一连接板段21的自感，第二连接板段31在漏极12的投影占漏极12的50%至90%，使得第二连接板段31的面积较大，从而能够减小第二连接板段31的自感，通过减小第一连接板段21和第二连接板段31的自感，从而避免自感过大而在电流变化时会产生较大的感应电动势，降低以热的形式损耗的能量，保证电路的效率，也能够降低电流变化时产生的焦耳热，降低额外的热损耗，尤其是在高频操作中，降低功率器件单元过热的可能性。具体地，第一连接板段21在源极11的投影可以占源极11的50%、60%、70%、80%、85%或者90%，第二连接板段31在漏极12的投影可以占漏极12的50%、60%、70%、80%、85%或者90%。

如图1至图8所示，第一连接板段21的厚度大于第二连接板段31的厚度；由于源极11在工作是产生的热量会比漏极12更多，所以令第一连接板段21的厚度大于第二连接板段31的厚度，使得第一连接板段21与散热介质（后文中提到）的接触面积更大，更加有利于功率器件单元的散热，从而更有利于保证功率器件单元的可靠性。第一连接板段21的面积小于第二连接板段31的面积，从而保证第二连接板段31与散热介质的接触面积以保证对功率器件单元的散热效果。

如图1至图8所示，第一连接板段21的厚度在0.5mm至2.5mm之间；第二连接板段31的厚度在0.5mm至2mm之间。具体地，如此设置，一方面保证了半导体芯片10在工作时产生的热量的传递效率（从半导体芯片至散热件的路径），一方面又保证了第一连接板段21与半导体芯片10之间以及第二连接板段31与半导体芯片10之间的连接强度。具体地，第一连接板段21的厚度可以是0.5mm、0.75mm、1mm、1.5mm、2mm或者2.5mm；第二连接板段31的厚度可以是0.5mm、0.75mm、1mm、1.5mm或者2mm。

如图1至图8所示，第一连接板段21具有避让凹部211，避让凹部211设置在第一连接板段21朝向半导体芯片10的表面，源极11包括间隔设置的第一源极111和第二源极112，避让凹部211位于第一源极111与第二源极112之间。具体地，半导体芯片10的第一表面设置有与源极11间隔设置的栅极13，栅极13通过控制其上的电压来调节源极11和漏极12之间的电流流动，栅极13电压高于阈值电压时，会在栅极13和衬底之间形成一个导电通道，允许电流从源极11流向漏极12；栅极13可以用来开启或关闭半导体芯片10，实现对电路的控制，当栅极13电压低于阈值电压时，半导体芯片10处于关闭状态，源极11和漏极12之间几乎没有电流流动。第一源极111与第二源极112之间设置有栅极13的母排，避让凹部211的设置可以使得第一连接板段21避让栅极13的母排。

如图1至图8所示，功率器件单元还包括第三端子40，第三端子40与栅极13导电连接，第三端子40为板状结构且第三端子40的厚度方向与第一端子20的厚度方向垂直设置，第三端子40的延伸方向与第一端子20的延伸方向相同。具体地，第三端子40为板状结构且第三端子40的厚度方向与第一端子20的厚度方向垂直设置，使得第三端子40和第一端子20的布局更为合理，使得功率器件单元的尺寸更小。

在相关技术中，功率半导体器件封装技术路线都是通过绝缘材料将芯片进行密封，通过改善连接结构和双面散热等方式来增加散热面积降低热阻，然而随着碳化硅芯片技术向更高温度和更大功率的方向发展，目前的封装结构即便是双面散热结构已经成为了碳化硅芯片发挥高温大功率优势的一个重要制约。

而在本实施例中，如图1至图8所示，功率器件单元还包括第一散热件51，第一散热件51设置在第一连接板段21远离源极11的表面上；功率器件单元还包括第二散热件52，第二散热件52设置在第二连接板段31远离漏极12的表面上。具体地，第一散热件51和第二散热件52的设置，使得半导体芯片10工作时产生的热量更加容易消散，降低半导体芯片10的热阻，从而提升功率器件单元的散热性，充分发挥碳化硅芯片的性能。具体地，第一散热件51的数量大于2个，第一散热件51为圆柱状结构，多个第一散热件51阵列设置，在其他实施例中，第一散热件可以为散热翅片；第二散热件52的数量大于2个，第二散热件52为圆柱状结构，多个第二散热件52阵列设置，在其他实施例中，第二散热件可以为散热翅片。

此外，在本实施例中，半导体芯片10上除了电极之外的部分设置有涂层。优选的涂层可以是PI涂层，PI涂层可以包括多层。PI为聚酰亚胺。PI涂层能够保证半导体芯片10的绝缘、长期耐温以及水气隔离。在半导体芯片10上涂覆PI涂层具有许多显著的好处，特别是在提高半导体芯片10的性能、可靠性和耐用性方面。以下是采用PI涂层的几个主要优势：1、优异的热稳定性：聚酰亚胺材料具有出色的热稳定性，能够在高温环境中保持其物理和化学性能。对于工作在高温条件下的芯片，PI涂层可以有效保护芯片不受热应力的影响，从而延长芯片的使用寿命。PI材料通常能够耐受高温，这使得它在高温电子器件和高功率应用中非常有价值。2、电气绝缘性能：PI涂层具有良好的电气绝缘性能，可以防止芯片内部的电气短路和泄漏。其高绝缘性确保了芯片在高电压和高频环境下的安全运行，减少了电气故障的风险。这对于需要高可靠性的电子设备来说尤为重要。3、结构强度和柔韧性：聚酰亚胺材料兼具高结构强度和柔韧性，能够抵抗外部应力和冲击。涂覆在芯片表面的PI涂层可以提供额外的保护，防止芯片在制造、运输和使用过程中受到损伤。同时，PI涂层的柔韧性使其能够适应芯片表面的微小变形和应力变化，保持涂层的完整性和有效性。4、耐化学腐蚀性：PI材料具有出色的耐化学腐蚀性能，能够抵抗各种化学试剂、溶剂和腐蚀性气体的侵蚀。涂覆PI涂层可以有效保护芯片不受化学腐蚀的影响，特别是在一些恶劣的工作环境中，如工业控制、化工生产和环境监测设备。5、低介电常数：聚酰亚胺具有较低的介电常数，这对于高速和高频电路来说是一个重要优势。低介电常数有助于减少信号传输过程中的损耗和延迟，提高信号的传输速度和完整性，从而提升芯片的性能和效率。6、工艺兼容性：PI涂层可以通过多种工艺方法进行涂覆，如旋涂、喷涂和浸涂等，且工艺相对简单，适用于大规模生产。这种工艺兼容性使得PI涂层能够广泛应用于不同类型的芯片和电子器件制造中，提供灵活的解决方案。

本实施例的功率器件单元可以采用真空气相焊工艺实现各端子与半导体芯片的连接，真空气相焊工艺是一种先进的电子焊接技术，主要用于高端焊接领域，真空气相焊工艺通过精确控制加热和冷却过程，实现了高效、均匀且高质量的焊接效果，是提高产品焊接质量、生产效率的有效方法，特别是在需要高可靠性和高频特性的应用中，如汽车电子、航空航天和军工企业，该工艺得到了广泛应用，真空气相焊工艺具有以下一些关键特点和优势：高效传热：利用热媒介质（如氟油）在气化和液化过程中释放的热量，迅速加热焊接组件，提高焊接效率；均匀加热：在气相转变过程中，焊接表面的温度保持恒定，确保组件均匀加热；温度控制：真空气相焊工艺能够实现精确的温度控制；真空环境：在焊接过程中形成真空，有助于清除熔融焊点中的气泡，提高焊点质量；减少空洞：由于传热效率高，焊接过程中焊点空洞率低，提高了焊接的可靠性；无需惰性气体：使用的液体介质不会发生化学反应，因此不需要惰性气体保护；降低维护成本：真空气相焊工艺的维护成本较低，因为液体介质损耗率低；灵活性：真空气相焊技术的最新发展提高了工艺的灵活性，能够适应不同的生产需求；适用于大批量生产：由于其传热特性好，真空气相焊适合用来焊接批量大、热处理困难的组装件；环保：使用的液体介质（如氟油）是惰性且无毒的，处理废物的费用低，符合环保要求；减少能耗：气相再流焊系统的功耗较低；兼容性：该工艺与市场上的锡铅和无铅焊膏兼容，适用于多种焊接需求。

此外，本实施例的功率器件单元可以采用纳米银烧结工艺实现各端子与半导体芯片的连接，采用纳米银烧结工艺制成的功率器件单元可以耐受300℃以上的工作温度，高于采用传统的焊接工艺制成的功率器件单元的工作温度。纳米银烧结工艺是一种革新性的材料连接技术，特别适用于电子封装和高功率器件的制造。该工艺通过低温烧结纳米级银颗粒，形成高导电性和高热导率的连接层，具有显著的技术优势和广泛的应用潜力。纳米银烧结工艺以其低温烧结、高导电性、高热导率、结构强度和环保特性，成为电子封装和高功率器件制造中的重要技术。纳米银烧结工艺不仅提高了半导体封装结构的性能和可靠性，还提供了一种绿色环保的解决方案，采用纳米银烧结工艺的好处具体如下：1、低温烧结：纳米银烧结工艺的一个主要优势是其低温烧结特性。传统的金属烧结工艺通常需要高温（超过800°C）才能实现有效的烧结，而纳米银烧结在200°C至300°C之间即可完成。这种低温烧结特性使得该工艺特别适用于温度敏感的电子元件和材料，如某些半导体和有机材料，从而避免了高温可能带来的热损伤和材料退化。2、高导电性：纳米银颗粒在烧结后形成的连接层具有优异的导电性能。银作为一种金属，其导电性在所有金属中是最高的。纳米银烧结工艺能够在较低温度下实现银颗粒之间的紧密连接，从而形成低电阻的连接层。这对于需要高效电传输的电子器件和电路板来说，能够显著提高性能和效率。3、高热导率：除了高导电性外，纳米银烧结层还具有高热导率。这意味着它能够有效地散热，避免由于过热而导致的电子器件失效或性能下降。在高功率器件如功率半导体、LED和高频通信设备中，良好的热管理是确保其稳定性和长寿命的关键因素。4、结构强度和稳定性：纳米银烧结工艺能够在较低温度下实现银颗粒的紧密结合，形成具有高结构强度和稳定性的连接层。相比传统焊接方法，纳米银烧结层具有更高的可靠性和耐久性，能够更好地抵抗应力和热循环引起的疲劳和损坏。5、环保特性：纳米银烧结工艺不含铅，符合环保要求。传统的焊接工艺常使用含铅焊料，尽管其性能优越，但对环境和健康有害。纳米银烧结提供了一种绿色替代方案，符合未来电子封装和制造领域的环保发展趋势。6、工艺灵活性：纳米银烧结材料通常以膏状形式存在，可以通过丝网印刷、喷涂或点胶等多种方法进行涂覆和印刷。这种灵活性使得该工艺能够适应不同的制造需求和设计要求，提供更高的设计自由度和制造效率。

如图9以及图10所示，本申请还提供一种半导体封装结构，本申请的半导体封装结构包括：壳体60，具有容纳腔61；功率器件单元，部分功率器件单元设置于容纳腔61内，其中，功率器件单元为上述的功率器件单元。上述的功率器件单元能够有效地解决相关技术中的功率半导体器件的可靠性较低的问题，具有上述功率器件单元的半导体封装结构也具有上述的优点。

在本实施例中，壳体60可以有陶瓷材料制成，例如氧化铝、氮化铝、氮化硅、氧化锆、碳化硅等，使得壳体60具有耐高温、耐腐蚀、导热性能好、结构强度高等优点。

氧化铝具有优良的结构强度和耐化学腐蚀性，适用于高耐久性要求的应用。氧化铝在功率半导体器件的封装方面具有多方面的好处，主要包括：良好的绝缘性能：氧化铝陶瓷能够有效隔离电路，避免漏电问题，提高电路的可靠性；优异的耐高温性能：氧化铝陶瓷在高温环境下保持稳定，不易变形或氧化，适用于长时间高温运行的场合；高强度和硬度：氧化铝陶瓷具有高结构强度和硬度，能够承受压力和冲击，不易破碎或磨损；优异的化学稳定性：对大多数化学物质具有耐腐蚀性，适合在化学侵蚀环境中使用；良好的加工性能：氧化铝陶瓷易于加工，可以进行钻孔、铣削、切割等，满足复杂形状和高精度要求；遮光性：黑色氧化铝陶瓷由于其对可见光的强烈吸收，可作为具有遮光性要求的封装场景；气密性：黑色氧化铝陶瓷具有比塑料更好的气密性，适用于需要高气密性和耐热冲击性能的电子封装；成本效益：氧化铝陶瓷加工技术成熟，制作成本较低，具有实用价值。

氧化锆则以其出色的韧性和耐高温性著称，在高温和高应力环境中表现优异。氧化锆在功率半导体器件封装方面具有一系列的优点，主要包括：高热导率：氧化锆具有较高的热导率，有助于半导体器件的散热，提高器件的稳定性和可靠性；良好的绝缘性能：氧化锆是一种优良的电绝缘材料，可以有效地隔离电路，防止漏电问题；优异的结构性能：氧化锆具有高强度和硬度，能够承受压力和冲击，不易破碎或磨损；良好的化学稳定性：氧化锆对多数化学物质具有良好的耐腐蚀性，适合在化学侵蚀环境中使用；耐高温性能：氧化锆能够在高温环境下保持稳定，适用于需要在高温下工作的半导体封装；生物相容性：在一些特殊的生物半导体领域，氧化锆的生物相容性是一个重要的优点；加工性能：氧化锆具有良好的加工性能，可以进行精密加工，满足半导体封装的精细要求；环境稳定性：氧化锆在各种环境条件下都能保持性能稳定，包括湿度、紫外线照射等；低热膨胀系数：与硅等材料相比，氧化锆的热膨胀系数较低，有助于减少热循环引起的封装内应力；透明性：在某些特殊的光学半导体封装中，氧化锆的透明性是一个优势。

氮化铝具有高热导率和低膨胀系数，能够有效散热，适合高功率电子器件。氮化铝在功率半导体器件封装方面具有一系列显著的优点：高热导率：氮化铝具有出色的热传导性能，是氧化铝的热导率的8到10倍，这使得它成为高集成度半导体基片和电子器件封装的理想材料；电绝缘性：作为一种共价键化合物，氮化铝具有高电阻率和高绝缘耐压性能，适合作为电子器件的绝缘材料；热膨胀系数匹配：氮化铝的热膨胀系数与硅相匹配，这有助于减少热应力并提高封装的可靠性；结构强度：氮化铝陶瓷具有高硬度和良好的结构强度，能够承受较高的负荷；化学稳定性：氮化铝在多种环境下都能保持稳定，不易与大多数化学物质发生反应，这使得它在化学腐蚀环境中也能可靠使用；无毒性：与某些其他材料相比，氮化铝是无毒的，这在需要考虑环境和健康影响的应用中是一个重要的优点；耐高温性能：氮化铝可以在高达2000℃的非氧化气氛下保持稳定，适用于高温应用场景；抗熔融金属侵蚀：氮化铝对熔融金属具有很好的抗侵蚀能力，适合用作与熔融金属接触的部件；光学性能：高纯度的氮化铝陶瓷是透明的，具有优良的光学性能，可用于要求高透明度的应用；环保材料：氮化铝是一种环保材料，不含有害物质，符合现代工业对环保的严格要求。

碳化硅不仅具有高硬度和高耐磨性，还能在极高温度下保持稳定，使其在高温电子器件和高频应用中非常受欢迎。这些陶瓷材料的多样性和优异特性，为半导体封装结构的设计和应用提供了广泛的选择和显著的性能提升。

如图9以及图10所示，壳体60上设置有进口62和出口63，散热介质能够通过进口62进入至容纳腔61内并通过出口63排出至壳体60的外部。具体地，散热介质能够直接和半导体芯片10直接接触，也能够和第一散热件51、第二散热件52直接接触，从而使得散热介质和功率器件单元接触面积较大，从而使得散热介质能够更好地带走半导体芯片10在工作时产生的热量。具体地，散热介质可以是导热油，导热油可以是矿物型导热油、烷基苯型导热油、烷基萘型导热油、烷基联苯型导热油、联苯和联苯醚低熔混合物型导热油或者烷基联苯醚型导热油，矿物型导热油是石油精制过程中的某一馏程产物，主要成分为长链烷烃和环烷烃的混合物。这类导热油通常具有较好的导热性能和成本效益，适用于中低温范围；烷基苯型导热油为苯环附有链烷烃支链类型的化合物，具有较低的蒸汽压，在正常运转情况下不气化；其热稳定性较好，适用于300℃以下的应用；烷基萘型导热油：的结构为苯环上连接烷烃支链的化合物，适用于240~280℃范围的气相加热系统；烷基联苯型导热油由短链的烷基与联苯环相结合构成，具有较高的热稳定性，适用于300~340℃范围内使用；联苯和联苯醚低熔混合物型导热油由26.5%的联苯和73.5%的联苯醚组成，具有较好的热稳定性和高使用温度（400℃），适用于256~258℃范围内使用；烷基联苯醚型导热油由两个苯环中间一个醚基链接，具有低黏度和良好的流动性，适合在低温环境下使用，推荐使用温度最高不超过330℃。此外，散热介质也可以是电子氟化液。

此外，需要说明的是，在相关技术中，传统的功率器件基于安全性的考虑，通常会在封装壳（通常为塑料制成）内灌封绝缘胶，待绝缘胶固化后形成绝缘胶层，从而保证功率器件的绝缘性能，但是，当功率器件老化淘汰后，这些有机材料难以回收，对环境不友好，操作不当还容易造成二次污染。应用本实施例的半导体封装结构，散热介质本身具有绝缘性，在使用散热介质能够保证半导体封装结构的绝缘性能之外，通过减少有机材料的使用，使得半导体封装结构在老化淘汰后对环境带来的潜在风险得以控制，而陶瓷材料、金属材料等的使用相较于有机材料更加容易回收。

如图9以及图10所示，壳体60包括第一盖板64、第二盖板65以及设置在第一盖板64和第二盖板65之间的围板66，围板66包括相对设置的第一侧板661和第二侧板662，进口62设置在第一侧板661上，出口63设置在第二侧板662上，功率器件单元的第一端子20的第一引出板段22和第二端子30的第二引出板段32均穿设在第一盖板64上。具体地，相较于进口和出口相邻设置的方案而言，如此设置，本实施例的壳体60能够使得散热介质进入容纳腔61之后可以经过一个较长的流动路径再流出容纳腔61，从而使得散热介质能够与半导体芯片10、第一散热件51、第二散热件52充分进行热交换之后而带走半导体芯片10上的热量，进而保证对半导体芯片10的散热效果。

如图9以及图10所示，第一侧板661和第二侧板662沿预设方向a延伸，功率器件单元为多个，多个功率器件单元沿预设方向a间隔设置，功率器件单元的半导体芯片10与第一侧板661呈夹角设置，在预设方向a上，第一侧板661的第一端和第二侧板662的第一端对应设置，第一侧板661的第二端与第二侧板662的第二端对应设置，进口62位于第一侧板661的第一端，出口63位于第二侧板662的第二端。具体地，功率器件单元的半导体芯片10与第一侧板661呈夹角设置，使得半导体芯片10所在平面与进口62的轴线和出口63的轴线均不会呈垂直设置，从而降低半导体芯片10阻碍散热介质流动的可能性，也使得散热介质能够和第一散热件51以及第二散热件52均充分接触而换热，相较于进口和出口设置在第一侧板和第二侧板的同一端的方案而言，本实施例的壳体60能够使得散热介质进入容纳腔61之后可以至少经过一个对角线地距离再被排出，从而使得散热介质的流动路径增长，从而使得散热介质能够与半导体芯片10、第一散热件51以及第二散热件52充分进行热交换之后而带走半导体芯片10上的热量，进而保证对半导体芯片10的散热效果。

如图9以及图10所示，半导体封装结构还包括多个沿预设方向a间隔设置的流道板67，多个流道板67与多个功率器件单元交替设置，在相邻的两个流道板67中，一个流道板67的一端与第一侧板661连接，另一端与第二侧板662间隔设置，另一个流道板67的一端和第二侧板662连接，另一端与第一侧板661间隔设置。具体地，多个流道板67的设置，使得容纳腔61内形成一个多曲折的流动路径，从而使得散热介质的流动路径进一步增长，从而使得散热介质能够与每一个功率器件单元的半导体芯片10、第一散热件51以及第二散热件52充分进行热交换之后而带走半导体芯片10上的热量，进而保证对半导体芯片10的散热效果。

此外，在本实施例中，半导体封装结构还包括设置在第一端子20的第一引出板段22和壳体60之间的第一密封套以及设置在第二端子30的第二引出板段32和壳体60之间的第二密封套。具体地，第一密封套的设置使得散热介质不会通过第一端子20和壳体60之间的孔洞溢出容纳腔61，第二密封套的设置使得散热介质不会通过第二端子30和壳体60之间的孔洞溢出容纳腔61。

此外，在其他实施例中，第一盖板与围板之间以及第二盖板与围板之间均设置有弧形倒角部。具体地，弧形倒角部除了能够加强第一盖板与围板之间以及第二盖板与围板之间的连接强度以外，容纳腔中可以设置绝缘胶体部，弧形倒角部还有利于灌注绝缘胶体形成绝缘胶体部的工艺中脱泡步骤的脱泡效果，降低了气泡残留出现的可能性。

在本发明的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位 ( 旋转 90 度或处于其他方位 )，并且对这里所使用的空间相对描述作出相应解释。

此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本发明保护范围的限制。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种功率器件单元，其特征在于，包括：

半导体芯片（10），所述半导体芯片（10）的第一表面设置有源极（11），所述半导体芯片（10）的第二表面设置有漏极（12）；

第一端子（20），包括第一连接板段（21）以及与所述第一连接板段（21）连接的第一引出板段（22），所述第一连接板段（21）与所述源极（11）导电连接；

第二端子（30），包括第二连接板段（31）以及与所述第二连接板段（31）连接的第二引出板段（32），所述第二连接板段（31）与所述漏极（12）导电连接；

其中，所述第一连接板段（21）、所述半导体芯片（10）及所述第二连接板段（31）叠置设置。

2.根据权利要求1所述的功率器件单元，其特征在于，所述第一引出板段（22）和所述第二引出板段（32）沿同一方向延伸，所述第一端子（20）还包括设置在所述第一连接板段（21）和所述第一引出板段（22）之间的第一中间板段（23），所述第二端子（30）还包括设置在所述第二连接板段（31）和所述第二引出板段（32）之间的第二中间板段（33），所述第一中间板段（23）和所述第二中间板段（33）之间的距离在远离所述半导体芯片（10）的方向上距离逐渐增大。

3.根据权利要求2所述的功率器件单元，其特征在于，所述第一引出板段（22）与所述第二引出板段（32）之间的最小距离大于等于所述第一中间板段（23）与所述第二中间板段（33）之间的最大距离。

4.根据权利要求1所述的功率器件单元，其特征在于，

所述第一连接板段（21）在所述源极（11）的投影占所述源极（11）的50%至90%；和/或，

所述第二连接板段（31）在所述漏极（12）的投影占所述漏极（12）的50%至90%。

5.根据权利要求1所述的功率器件单元，其特征在于，

所述第一连接板段（21）的厚度大于所述第二连接板段（31）的厚度；和/或，

所述第一连接板段（21）的面积小于所述第二连接板段（31）的面积。

6.根据权利要求1所述的功率器件单元，其特征在于，

所述第一连接板段（21）的厚度在0.5mm至2.5mm之间；和/或，

所述第二连接板段（31）的厚度在0.5mm至2mm之间。

7.根据权利要求1至6中任一项所述的功率器件单元，其特征在于，所述第一连接板段（21）具有避让凹部（211），所述避让凹部（211）设置在所述第一连接板段（21）朝向所述半导体芯片（10）的表面，所述源极（11）包括间隔设置的第一源极（111）和第二源极（112），所述避让凹部（211）位于所述第一源极（111）与所述第二源极（112）之间。

8.根据权利要求7所述的功率器件单元，其特征在于，所述功率器件单元还包括第三端子（40），所述半导体芯片（10）的第一表面设置有与所述源极（11）间隔设置的栅极（13），所述第三端子（40）与所述栅极（13）导电连接，所述第三端子（40）为板状结构且所述第三端子（40）的厚度方向与所述第一端子（20）的厚度方向垂直设置，所述第三端子（40）的延伸方向与所述第一端子（20）的延伸方向相同。

9.根据权利要求1至6中任一项所述的功率器件单元，其特征在于，

所述功率器件单元还包括第一散热件（51），所述第一散热件（51）设置在所述第一连接板段（21）远离所述源极（11）的表面上；和/或，

所述功率器件单元还包括第二散热件（52），所述第二散热件（52）设置在所述第二连接板段（31）远离所述漏极（12）的表面上。

10.一种半导体封装结构，其特征在于，包括：

壳体（60），具有容纳腔（61）；

功率器件单元，部分所述功率器件单元设置于所述容纳腔（61）内，所述功率器件单元为权利要求1至9中任一项所述的功率器件单元。

11.根据权利要求10所述的半导体封装结构，其特征在于，所述壳体（60）上设置有进口（62）和出口（63），散热介质能够通过所述进口（62）进入至所述容纳腔（61）内并通过所述出口（63）排出至所述壳体（60）的外部。

12.根据权利要求11所述的半导体封装结构，其特征在于，所述壳体（60）包括第一盖板（64）、第二盖板（65）以及设置在所述第一盖板（64）和所述第二盖板（65）之间的围板（66），所述围板（66）包括相对设置的第一侧板（661）和第二侧板（662），所述进口（62）设置在所述第一侧板（661）上，所述出口（63）设置在所述第二侧板（662）上，所述功率器件单元的第一端子（20）的第一引出板段（22）和第二端子（30）的第二引出板段（32）均穿设在所述第一盖板（64）上。

13.根据权利要求12所述的半导体封装结构，其特征在于，所述第一侧板（661）和所述第二侧板（662）沿预设方向（a）延伸，所述功率器件单元为多个，多个所述功率器件单元沿所述预设方向（a）间隔设置，所述功率器件单元的半导体芯片（10）与所述第一侧板（661）呈夹角设置，在所述预设方向（a）上，所述第一侧板（661）的第一端和所述第二侧板（662）的第一端对应设置，所述第一侧板（661）的第二端与所述第二侧板（662）的第二端对应设置，所述进口（62）位于所述第一侧板（661）的第一端，所述出口（63）位于所述第二侧板（662）的第二端。

14.根据权利要求13所述的半导体封装结构，其特征在于，所述半导体封装结构还包括多个沿所述预设方向（a）间隔设置的流道板（67），多个所述流道板（67）与多个所述功率器件单元交替设置，在相邻的两个所述流道板（67）中，一个所述流道板（67）的一端与所述第一侧板（661）连接，另一端与所述第二侧板（662）间隔设置，另一个所述流道板（67）的一端和所述第二侧板（662）连接，另一端与所述第一侧板（661）间隔设置。

15.根据权利要求10所述的半导体封装结构，其特征在于，所述半导体封装结构还包括设置在所述第一端子（20）的第一引出板段（22）和所述壳体（60）之间的第一密封套以及设置在所述第二端子（30）的第二引出板段（32）和所述壳体（60）之间的第二密封套。