CN118920851A - 一种供电和使能时序控制逻辑电路设计 - Google Patents

Abstract

本发明涉及一种供电和使能时序控制逻辑电路设计，供电和使能时序控制逻辑电路包括：LDO电路、带隙基准源电路、后级模块使能电路和DC‑DC转换器；其中，所述LDO电路接收输入电压VIN，并在外部使能信号EN的控制下，通过所述带隙基准源电路和所述后级模块使能电路为DC‑DC转换器供电。本发明的有益效果是：供电和使能时序控制逻辑电路里各部件的分时控制操作优化了上电时序过程，避免了由于模块间的时序竞争造成DC‑DC转换器主环路的工作错误，同时由于输入VIN为宽负载范围，各模块间的延迟控制也预留了一定的可控制范围，以保证在所有输入情况下上电时序均能正常启动电路。

Description

一种供电和使能时序控制逻辑电路设计

技术领域

本发明涉及模拟电路设计技术领域，更确切地说，它涉及一种供电和使能时序控制逻辑电路设计。

背景技术

随着移动设备的普及，对高效电源管理的需求显著增加。智能手机、平板电脑和笔记本电脑需要长时间续航和稳定电力供应，PMIC（电源管理芯片）在这些设备中调节电池电压、管理充电过程，并提供所需电压轨，优化电源使用，减少功耗，提升续航。例如，现代智能手机中的PMIC可以有效管理不同工作模式下的电池消耗，保证在高性能需求和低功耗待机状态下的良好表现。家用电器和智能家居设备的智能化也提出了新的电源管理挑战。集成智能功能的家用电器（如冰箱、洗衣机、空调）和智能家居设备（如智能灯泡、插座）需要PMIC提供稳定电源，支持智能控制系统，确保可靠运行。汽车电子领域同样需要PMIC，尤其是电动汽车和混合动力汽车，它们需要高效管理电池组的充电和放电，以实现最佳能量利用和长续航里程。物联网（IoT）设备的兴起进一步推动了PMIC的应用。这些设备需在长时间运行中保持低功耗，PMIC负责调节电源以支持传感器、通信模块和处理器，并在待机时保持极低功耗，从而延长设备电池寿命并降低维护成本。

一般的电源管理芯片由DC-DC转换器（DC-DC Converter）和低压差稳压器（LDO，Low Dropout Regulator）组成。LDO是一种用于电子电路的线性稳压器，其主要功能是将输入电压转换为稳定的直流电压，确保电路组件在稳定的电压下工作。与传统的线性稳压器相比，LDO具有较低的压差要求，即输入电压和输出电压之间的差值相对较小，这种特性使得LDO在许多需要精确电压供应的应用中具有广泛的应用。然而由于LDO通过将输入电压减小到输出电压来实现稳压，未被利用的能量以热量的形式散发。因此，当输入电压远高于输出电压时，LDO的效率显著降低。由于效率较低，LDO在高功率应用中会导致较大的功率损耗，进而产生过多的热量，这需要额外的散热措施以保持电路的稳定性。此外，LDO的输入电压必须高于输出电压，并且输入电压与输出电压之间的差距（dropout voltage）应尽量小。在输入电压接近输出电压的应用中，LDO的使用会受到限制。相比于开关型稳压器，LDO的负载能力较为有限，特别是在需要高电流的应用中，LDO的功耗和散热问题会更为突出。

传统的直流开关电源包括降压型（Buck）转换器、升压型（Boost）转换器和升压-降压型（Buck-Boost）转换器等，其效率可以超过90%，这是由于其能够通过快速切换开关元件来控制输出功率，从而减少能量损耗。与之相比，线性稳压器虽然结构简单，但在输入电压与输出电压差距较大时，会导致较高的功率损耗。开关型转换器采用高频开关技术，显著降低了变压器和滤波器的体积，使其在性能上优于线性稳压器，并更适合空间受限的应用场景。此外，直流电源转换器能提供从几伏特到几百伏特不等的输出电压，满足不同电子设备的需求，并且许多现代转换器配备了过流、过压、短路等保护功能，确保设备在异常情况下的安全运行，提高了可靠性和使用寿命。它们还能够适应多种输入电压源，包括可再生能源如太阳能电池板，并在广泛的工作温度范围内稳定工作。

现代电子设备，如智能手机、平板电脑、笔记本电脑和工业控制系统，具有越来越复杂的电源需求。这些设备通常需要多个电源轨道，以支持不同组件的运行，包括处理器、存储器、显示屏和无线通信模块。这就需要电源管理芯片不仅能够处理宽范围的输入电压，同时需要输出宽范围的稳压电压，并承载较大的负载能力，从而适应不同设备的电源要求，确保设备的稳定运行。传统的PMIC结构如图1所示，输出级主要是LDO，这使得芯片无法适应宽负载范围的要求，同时电流承载能力和动态响应速度也无法满足系统需求。因此，适应现今电子技术发展的PMIC大多采用图2所示的PMIC结构，输出级主要由DC-DC转换器产生，以提高转换效率，增大负载承受范围，提高转换器相应速度；由LDO给DC-DC 转换器供电，以减少电源噪声和纹波，提高转换精度，同时可以继承过流保护和过热保护功能，增加系统的可靠性和安全性，防止因电流过大或温度过高导致系统的损坏。同时由于DC-DC 转换器的控制电路需要多个参考电流和参考电压，这部分一般通过一个带隙基准源BANDGAP 产生。

然而，使用LDO给DC-DC 转换器提供电源和参考电压及电流时，可能会出现一些时序问题。一方面是LDO的响应速度与DC-DC 转换器的开关频率和负载变化速度之间的匹配。如果LDO的调整响应过慢，可能无法及时处理Buck芯片输出端的电压波动，导致输出电压不稳定。一方面是BANDGAP的响应速度DC-DC转换器的工作之间的匹配问题，如果BANDGAP的相响应速度过慢，可能无法提供准确的参考电压和参考电流（Reference），会造成转换器工作错误。为了避免这种问题，传统的解决方法是在设计时仔细选择LDO和BANDGAP的性能参数，并进行充分的时序分析，以确保它们能快速有效地响应DC-DC Converter的电压变化。但是，由于温度、噪声等工作环境的影响，这个时序问题并未能彻底解决，在有些情况下，依然会产生由上电时序问题而造成的系统工作紊乱。

发明内容

本发明的目的是针对现有技术的不足，提出了一种供电和使能时序控制逻辑电路设计。

第一方面，提供了一种供电和使能时序控制逻辑电路，包括：LDO电路、带隙基准源电路、后级模块使能电路和DC-DC转换器；

其中，所述LDO电路接收输入电压VIN，并在外部使能信号EN的控制下，通过所述带隙基准源电路和所述后级模块使能电路为DC-DC转换器供电。

作为优选，所述LDO电路包括运算放大器电路、预启动电路和反馈电阻网络；

其中，在外部使能信号EN为低电平时，所述预启动电路启动，产生预启动电压VCC_P为带隙基准源电路和后级模块使能电路供电，运算放大器的输出被屏蔽，反馈电阻网络产生反馈电压给运算放大器电路和预启动电路；在外部使能信号EN为高电平时，所述预启动电路关断，运算放大器的输出被释放。

作为优选，所述LDO电路还包括外接电容的ESR电阻和前馈电容CF；所述运算放大器电路内部引入有零点；所述LDO电路通过所述外接电容的ESR电阻、所述前馈电容CF和所述运算放大器电路内部零点进行频率补偿。

作为优选，所述后级模块使能电路根据外部使能信号EN产生对应的后级电路使能信号CTRL；所述DC-DC转换器根据所述后级电路使能信号CTRL处于待机状态或开始工作。

作为优选，所述后级模块使能电路由PMOS管MP、电容CE、迟滞反相器INV3、反相器INV4和反相器INV5构成；其中，PMOS管MP的栅极接外部使能信号EN，源极接LDO电路的输出电压；漏极接带隙基准源电路输出的参考电流IREF；CE的正端接LDO电路的输出电压，负端接MP的漏极和I迟滞反相器NV3的输入；迟滞反相器INV3、反相器INV4和反相器INV5按照顺序串联，并输出后级电路使能信号CTRL。

作为优选，所述输入电压VIN为宽负载范围，所述宽负载范围为3V-36V。

第二方面，提供了一种如第一方面任一所述供电和使能时序控制逻辑电路的工作方法，包括：

步骤1、向LDO电路输入电压VIN和外部使能信号EN；

步骤2、控制外部使能信号EN为低电平，LDO电路产生稳定的预启动电压VCC_P，同时为带隙基准源电路和后级模块使能电路供电；带隙基准源电路开始工作并产生VBG电压和相应的参考电流IREF和参考电压VREF；后级模块使能电路接收所述预启动电压VCC_P和参考电流IREF，产生低电平的后级电路使能信号CTRL，使DC-DC 转换器处于待机状态；

步骤3、控制外部使能信号EN为高电平，LDO电路产生稳定的工作电压VCC，后级模块使能电路产生的后级电路使能信号CTRL升高为高电平，使DC-DC 转换器开始工作。

第三方面，提供了一种包括第一方面任一所述供电和使能时序控制逻辑电路的电源管理芯片。

本发明的有益效果是：本发明使用LDO电路为DC-DC转换器提供电源时，LDO电路能够有效地滤除来自输入电源的高频噪声，从而降低DC-DC转换器输入电源端的噪声水平，助于保持输出电压的稳定，减少对周围电路的EMI干扰，从而提升整个电源系统的可靠性和稳定性。供电和使能时序控制逻辑电路里各部件的分时控制操作优化了所设计的降压转换器的上电时序过程，避免了由于模块间的时序竞争造成DC-DC 转换器主环路的工作错误，同时由于输入VIN为宽负载范围，各模块间的延迟控制也预留了一定的可控制范围，以保证在所有输入情况下上电时序均能正常启动电路。

附图说明

图1为传统的PMIC结构示意图；

图2为适应宽输入、宽负载范围的PMIC结构示意图；

图3为LDO电路的结构示意图；

图4为后级模块使能电路的结构示意图；

图5为本发明实施例提供的供电和使能时序控制逻辑电路的结构示意图；

图6a为本发明实施例提供的一种电源和使能模块的时序仿真图；

图6b为本发明实施例提供的另一种电源和使能模块的时序仿真图。

具体实施方式

下面结合实施例对本发明做进一步描述。下述实施例的说明只是用于帮助理解本发明。应当指出，对于本技术领域的普通人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

实施例1：

如图5所示，本申请实施例1提供了一种供电和使能时序控制逻辑电路，通过外部使能信号EN控制LDO电路和DC-DC转换器的工作时序，即通过给EN高低电平来控制LDO电路的工作状态，从而决定后级的DC-DC 转换器是否开始正常工作包括：LDO电路、带隙基准源电路、后级模块使能电路和DC-DC转换器。

其中，所述LDO电路接收输入电压VIN，并在外部使能信号EN的控制下，通过所述带隙基准源电路和所述后级模块使能电路为DC-DC转换器供电。输入电压VIN为宽负载范围，所述宽负载范围为3V-36V。比如，输入电压VIN可低至3V，具有低功耗的特点。

具体的，如图3所示，LDO电路包括运算放大器电路、预启动电路和反馈电阻网络。运算放大器电路由比较器AMP1，NMOS管M0和M5，NMOS功率管MN1，PMOS功率管MP1，电阻R4和RC，电容CC，反相器INV1构成；所述预启动电路由NMOS管M1、M2、M3、M4、M11、M12、M13、M14、M21、M22、M23、M24，NMOS功率管MN2、MN3，PMOS功率管MP1，电阻R1、R2、R3，反相器INV2构成；所述反馈电阻网络由电阻RF1、RF2、RF3和RF4构成。

LDO电路中的PMOS功率管MP1的源极和电阻R1和R4的一端接输入电压VIN；NMOS管M0、M5、M1、M14、M3、M24的源极接地GND；电阻RF4的一端和电容CC的负端接地GND。

运算放大器电路中，运算放大器AMP1的正端输入接一个参考电压，负端输入接反馈电阻网络中的一个分压，AMP1的输出端接M0的栅极和M5漏极；M5的栅极与反相器INV1的输入端连接；RC的一端与AMP1的输出端连接，另一端与电容CC的正端连接；MN1的源极与M0的漏极连接，栅极与INV1的输出连接，漏极与R4的一端和MP1的栅极连接。所述LDO的预启动电路中，M1的栅极接外部使能信号EN，漏极与MN2的栅极和INV1的输入连接，R1的一端接VIN，另一端接MN2的漏极和R2的一端，R2的另一端与M11漏极连接；M11的栅极和漏极连接，源极连接M12的漏极；M12的栅极和漏极连接，源极连接M13的漏极；M13的栅极和漏极连接，源极连接M14的漏极；M14的栅极和漏极连接，源极接地GND；MN2的源极接R3的一端，R3的另一端接M2的漏极；M2的栅极接INV2的输出端，源极接M3的漏极；M3的栅极接反馈电阻网络RF2和RF3之间的分压，源极接地；M11的栅极和漏极连接，并与R3的一端和MN3的栅极连接，源极连接M12的漏极；M21的栅极和漏极连接，源极连接M22的漏极；M22的栅极和漏极连接，源极连接M23的漏极；M23的栅极和漏极连接，源极连接M24的漏极；M24的栅极和漏极连接，源极接地；M4的栅极接反馈电阻网络RF1和RF2之间的分压，漏极接MN3的栅极，源极接地；MN3的漏极接MP1的栅极。所述反馈电阻网络的四个电阻按照RF1、RF2、RF3、RF4的顺序串联，RF1的另一端接MP1的漏极和输出信号VCC。

如图4所示，后级模块使能电路由PMOS管MP、电容CE、迟滞反相器INV3、反相器INV4和反相器INV5构成；其中，PMOS管MP的栅极接外部使能信号EN，源极接LDO电路的输出电压；漏极接带隙基准源电路输出的参考电流IREF；CE的正端接LDO电路的输出电压，负端接MP的漏极和I迟滞反相器NV3的输入；迟滞反相器INV3、反相器INV4和反相器INV5按照顺序串联，并输出后级电路使能信号CTRL。

实施例2：

在实施例1的基础上，本申请实施例2提供了更具体的供电和使能时序控制逻辑电路，包括：LDO电路、带隙基准源电路、后级模块使能电路和DC-DC转换器。

其中，LDO电路包括运算放大器电路、预启动电路、反馈电阻网络、外接电容的等效串联电阻（Equicalent Series Resistance，ESR）和前馈电容CF。运算放大器正相输入端接基准参考电压，反相输入端接由电阻分压网络RF1、RF2引出的反馈电压。选用高压PMOS管MP1作为LDO的功率管，能够适应宽范围的输入电压变化，输入电压高至36V时功率管的漏-源端能耐受较高的导通压降，输入电压低至3V时也只带来很小的导通压降，使LDO能够提供足够的电压。

LDO电路的工作在两个阶段，由一个外部使能EN控制。第一个阶段，当EN=0时，VIN上电后，LDO的预启动电路开始工作，A点电压由M11、M12、M13和M14四个二极管连接的MOS钳位（图3中所标记的两个A点是连接在一起的），M5打开，运算放大器第一级的输出被下拉至GND，同时MN1关断，运算放大器的输出被屏蔽，这时LDO的输出由启动电路的输出VB和VC决定，VCC产生一个预置电压给后级电路供电，同时反馈电阻网络产生反馈电压给运算放大器和预启动电路，为下一阶段的工作做准备。第二阶段，VIN上电稳定后，VCC电压暂时稳定在预置值，此时使外部使能EN为高电平，A点下拉至GND，预启动电路关断，此时M5关断，MN1打开，运算放大器的两级输出均被释放，同时由带隙基准源电路产生的参考电压VREF1已经稳定，LDO迅速进入主环路正常工作阶段，反馈电阻网络中VRF4=VREF1，因此：

LDO运算放大器的第一级由差分放大器AMP1构成，增大了输入线性范围。第二级由输入管M1，高压NMOS管MN1和电阻R4组成，由于LDO输入电压最高至36V，而放大器第一级供电电压VCC最高为5V，因此需要通过第二级中的高压NMOS管MN1将放大器输出移位至高电压域。

此外，LDO的稳定性对系统的性能具有重要影响，当电路中出现扰动，若环路稳定性不够，就会产生振荡，造成输出异常。同时，还要保证LDO输出具有足够的瞬态响应速度，避免在输出负载变化时产生较大的电压过冲。为了保证环路的稳定性，需要保证环路具有一定的相位裕度，因此需要通过频率补偿实现LDO的环路稳定性。本设计采用三种方式对电路进行频率补偿。首先，由于使用了外接电容，因此通常可以使用外接电容的ESR电阻来产生外部零点进行频率补偿；此外，在LDO的误差放大器内部引入一个零点，补偿LDO环路的相位。如图3中所示，在AMP1的输出点串联电阻RC与电容CC进行内部零点补偿；除了在放大器内部加入零点补偿，本设计还在LDO输出与反馈信号之间跨接了一个前馈电容CF，来补偿反馈电路的传输函数。

后级模块使能电路如图4所示，当外部使能EN=0时，PMOS管MP打开，由带隙基准源电路产生的参考电流IREF给电容CE的负极反向充电，使M点电压升高，经过反相器的整形，输出的后级电路使能信号CTRL为低电平，此时后级电路模块被关闭，系统不工作。当外部使能EN为高电平时，PMOS管MP关断，电容CE的负极放电，M点电压下降至低电平，经过反相器整形，输出的后级电路使能信号CTRL为高电平，后级电路模块被开启，系统开始正常工作。

在LDO电路和带隙基准源电路稳定工作后，随着外部使能信号EN的有效，给后级电路产生一个使能信号CTRL，让后级电路的相关模块开始工作，确保了供电和参考电压稳定后系统才开始正常工作，保证了上电时序和系统工作的正确性和稳定性。设计中采用了迟滞反相器INV1作为第一级整形，避免了M点产生的噪声及信号波动时对输出CTRL的影响，从而确保控制使能信号更稳定的输出。

需要说明的，本实施例中与实施例1相同或相似的部分可相互参考，在本申请中不再赘述。

实施例3：

在实施例1、2的基础上，本申请实施例3提供了供电和使能时序控制逻辑电路的工作方法，包括：

步骤1、向LDO电路输入电压VIN和外部使能信号EN。

步骤2、控制外部使能信号EN为低电平，LDO电路产生稳定的预启动电压VCC_P，同时为带隙基准源电路和后级模块使能电路供电；带隙基准源电路开始工作并产生稳定的VBG电压,该电压经过分流和分压后，产生稳定的参考电流IREF和参考电压VREF提供给后级电路；后级模块使能电路接收所述预启动电压VCC_P和参考电流IREF，产生低电平的后级电路使能信号CTRL，使DC-DC 转换器处于待机状态。

步骤2中，LDO电路工作在预启动阶段，带隙基准源电路产生VBG电压和相应的IREF和VREF给控制电路做好准备，同时VREF反馈给LDO电路的误差放大器，为LDO的主环路工作阶段做准备；同时VCC_P和参考电流IREF的产生让后级模块使能电路的电容完成充电过程，保证此时CTRL信号为低电平，DC-DC 转换器此刻处于待机状态。步骤2中的信号传递过程可以参考图5中的紫色线条。

步骤3、控制外部使能信号EN为高电平，LDO电路产生稳定的工作电压VCC，后级模块使能电路产生的后级电路使能信号CTRL升高为高电平，使DC-DC 转换器开始工作。

具体的，当参考电压稳定后，控制系统环路准备好正常工作，给外部EN使能信号以高电平，LDO电路进入主环路工作状态，产生正常工作的稳定的VCC，此时VBG、IREF和VREF保持稳定，后级模块使能电路的电容进入放电过程，后级电路使能信号CTRL升高为高电平，使DC-DC 转换器开始正常工作，进而所设计的PMIC开始稳定的工作。步骤3中的信号传递过程可以参考图5中的红色线条。

供电和使能时序控制逻辑电路里各部件的分时控制操作优化了所设计的降压转换器的上电时序过程，避免了由于模块间的时序竞争造成DC-DC 转换器主环路的工作错误，同时由于输入VIN为宽负载范围，为保证在所有输入情况下上电时序均能正常启动控制电路，其各模块间的延迟控制也需要预留一定的可控制范围。

示例地，图6所示为电源和使能模块的时序仿真图，其中图6a为输入VIN=8V的情况，这时VCC_P=3.9V，VCC=5V，EN上电使能后，CTRL延时578us升高，后级电路使能有效，开始正常工作；图6b为输入VIN=3V的情况，这时VCC_P=3V，VCC=3V，EN上电使能后，CTRL延时268us升高，后级电路使能有效，开始正常工作。

具体的，本实施例所提供的方法为实施例1、2提供的电路对应的工作方法，因此，在本实施例中与实施例1、2相同或相似的部分，可相互参考，在本申请中不再赘述。

Claims (8)

1.一种供电和使能时序控制逻辑电路，其特征在于，包括：LDO电路、带隙基准源电路、后级模块使能电路和DC-DC转换器；

其中，所述LDO电路接收输入电压VIN，并在外部使能信号EN的控制下，通过所述带隙基准源电路和所述后级模块使能电路为DC-DC转换器供电。

2.根据权利要求1所述的供电和使能时序控制逻辑电路，其特征在于，所述LDO电路包括运算放大器电路、预启动电路和反馈电阻网络；

其中，在外部使能信号EN为低电平时，所述预启动电路启动，产生预启动电压VCC_P为带隙基准源电路和后级模块使能电路供电，运算放大器的输出被屏蔽，反馈电阻网络产生反馈电压给运算放大器电路和预启动电路；在外部使能信号EN为高电平时，所述预启动电路关断，运算放大器的输出被释放，产生稳定的工作电压VCC。

3.根据权利要求2所述的供电和使能时序控制逻辑电路，其特征在于，所述LDO电路还包括外接电容的ESR电阻和前馈电容CF；所述运算放大器电路内部引入有零点；所述LDO电路通过所述外接电容的ESR电阻、所述前馈电容CF和所述运算放大器电路内部零点进行频率补偿。

4.根据权利要求3所述的供电和使能时序控制逻辑电路，其特征在于，所述后级模块使能电路根据外部使能信号EN产生对应的后级电路使能信号CTRL；所述DC-DC转换器根据所述后级电路使能信号CTRL处于待机状态或开始工作。

5.根据权利要求4所述的供电和使能时序控制逻辑电路，其特征在于，所述后级模块使能电路由PMOS管MP、电容CE、迟滞反相器INV3、反相器INV4和反相器INV5构成；其中，PMOS管MP的栅极接外部使能信号EN，源极接LDO电路的输出电压；漏极接带隙基准源电路输出的参考电流IREF；CE的正端接LDO电路的输出电压，负端接MP的漏极和I迟滞反相器NV3的输入；迟滞反相器INV3、反相器INV4和反相器INV5按照顺序串联，并输出后级电路使能信号CTRL。

6.根据权利要求5所述的供电和使能时序控制逻辑电路，其特征在于，所述输入电压VIN为宽负载范围，所述宽负载范围为3V-36V。

7.一种如权利要求1至6任一所述供电和使能时序控制逻辑电路的工作方法，其特征在于，包括：

步骤1、向LDO电路输入电压VIN和外部使能信号EN；

步骤2、控制外部使能信号EN为低电平，LDO电路产生稳定的预启动电压VCC_P，同时为带隙基准源电路和后级模块使能电路供电；带隙基准源电路开始工作并产生VBG电压和相应的参考电流IREF和参考电压VREF；后级模块使能电路接收所述预启动电压VCC_P和参考电流IREF，产生低电平的后级电路使能信号CTRL，使DC-DC 转换器处于待机状态；

步骤3、控制外部使能信号EN为高电平，LDO电路产生稳定的工作电压VCC，后级模块使能电路产生的后级电路使能信号CTRL升高为高电平，使DC-DC 转换器开始工作。

8.一种包括权利要求1至6任一所述供电和使能时序控制逻辑电路的电源管理芯片。