[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN118899334A - 一种含jfet结构的增强型氮化镓高电子迁移率晶体管 - Google Patents

一种含jfet结构的增强型氮化镓高电子迁移率晶体管 Download PDF

Info

Publication number
CN118899334A
CN118899334A CN202410979061.0A CN202410979061A CN118899334A CN 118899334 A CN118899334 A CN 118899334A CN 202410979061 A CN202410979061 A CN 202410979061A CN 118899334 A CN118899334 A CN 118899334A
Authority
CN
China
Prior art keywords
gallium nitride
layer
jfet
type doped
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410979061.0A
Other languages
English (en)
Inventor
杜江锋
胡津玮
田魁元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202410979061.0A priority Critical patent/CN118899334A/zh
Publication of CN118899334A publication Critical patent/CN118899334A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于微电子领域,具体为一种含JFET结构的增强型氮化镓高电子迁移率晶体管。本发明通过在增强型GaN HEMT中引入连接栅极和源极的JFET结构,当对栅极施加偏置时,JFET对栅下势垒层钳位,栅极电压完全施加在JFET上,当JFET达到关断电压时,栅极偏置施加在势垒层上并使二维电子气沟道导通,阈值电压由JFET结构关断电压控制,实现了阈值电压和反向导通电压的解耦,致使阈值电压大幅度提升。本发明结构能在显著提高阈值电压的同时降低器件的反向导通电压,减小反向导通损耗;在进行快速开关操作时,p型掺杂氮化镓层感生的电荷可通过连接栅源间的JFET快速释放,提高器件阈值电压的稳定性;并且采用的工艺与传统工艺兼容。

Description

一种含JFET结构的增强型氮化镓高电子迁移率晶体管
技术领域
本发明属于微电子领域,具体为一种含JFET结构的增强型氮化镓高电子迁移率晶体管,是一种可以有效提高器件阈值电压和阈值电压稳定性的半导体晶体管。
背景技术
基于氮化镓的高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)具有临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性,特别适用于大电流、低功耗、高频高压领域,正逐渐成为高压功率开关模块的首要选择。为保证电力电子系统的安全运行,常关特性是非常必要的,即增强型(E-mode)GaNHEMT的实现。
近年来,几种实现增强型氮化镓场效应晶体管的方法已经被提出来,例如使用Cascode结构、凹栅结构、氟离子注入和p型掺杂氮化镓层。其中,得益于工艺实现简单,可靠性好,性能优异,具有p型掺杂氮化镓层(p-GaN)的氮化镓场效应晶体管已经被广泛商业化。
传统的增强型p-GaN HEMT的结构如图1所示,主要包括衬底、氮化镓缓冲层,氮化镓沟道层,铝镓氮势垒层,p型掺杂氮化镓层以及铝镓氮势垒层上形成的源极、漏极和栅极;其中源极和漏极与铝镓氮势垒层形成欧姆接触,栅极与p型掺杂氮化镓层形成欧姆接触。
2013年,HaoWang等人使用高功函数的钨代替镍成为栅极金属,钨与p-GaN形成了更高的肖特基势垒。此结构的栅极偏置更多的降落在p-GaN中,阈值电压从1.23V增加到3.03V。同年,该团队提出了一种源极连接的p-GaN HEMT结构,该结构增加了肖特基势垒耗尽区的宽度,阈值电压从0.93V增加到2.44V。2022年,Shun-Wei Tang等人提出在栅区域中凹陷AlGaN势垒之后重新生长p-GaN层的方法;使用该方法制作的p-GaN HEMT的阈值电压从1.5V增加到2.7V。2023年,Yue Hao团队通过使用氧等离子体处理与氧气气氛退火相结合,在p-GaN层顶部形成一层薄氧化中间层,使阈值电压从1.8V提升到3.9V;然而这些方法仍然存在两个方面的问题。
一方面,在具有感性负载的功率转换中,功率开关需要提供续流路径以便感性负载中的电流能够不间断的从源极流向漏极进行能量传递;由于缺乏体二极管,GaN HEMT的反向导通能力由栅极控制;因此,GaN HEMT的反向导通电压VRT本质上和阈值电压Vth以及栅压VGS相关。上述方法在提高阈值电压的同时不可避免的提高了反向导通电压,从而引入了严重的反向导通损耗。
另一方面,对于肖特基接触的p-GaN HEMT,位于肖特基势垒下方的p-GaN区域在电学上没有与任何电极发生连接。这导致了p-GaN区域是浮空的,无法与外界进行自由载流子的交换。因此,在进行快速开关操作时,由于浮空p-GaN区感生的电荷无法快速消除,p-GaN栅极GaN HEMT的阈值电压会发生漂移,致使器件的阈值电压稳定性变差。
发明内容
针对上述存在的问题或不足,本发明提供了一种含JFET结构的增强型氮化镓高电子迁移率晶体管,通过在增强型GaN HEMT中引入连接栅极和源极的JFET结构,当对栅极施加偏置时,JFET对栅下势垒层钳位,栅极电压完全施加在JFET上,当JFET达到关断电压时,栅极偏置施加在势垒层上并使二维电子气沟道导通。本发明结构能在显著提高阈值电压的同时降低器件的反向导通电压,减小反向导通损耗;在进行快速开关操作时,p型掺杂氮化镓层感生的电荷可以通过连接栅源间的JFET快速释放,提高器件阈值电压的稳定性。
一种含JFET结构的增强型氮化镓高电子迁移率晶体管,其结构从下至上依次包括衬底101、缓冲层102、沟道层103、势垒层104。
所述势垒层104上方设有源极108、绝缘介质层105、p型掺杂氮化镓层106和漏极111;其中源极108与势垒层104以及p型掺杂氮化镓层106形成欧姆接触,漏极111与势垒层104形成欧姆接触。
所述p型掺杂氮化镓层106分为两部分,一部分位于绝缘介质层105上方,另一部分位于绝缘介质层105右侧且位于势垒层104上方;位于绝缘介质层105上方部分的p型掺杂氮化镓层106中,还设有n型掺杂氮化镓区域107。
所述n型掺杂氮化镓区域107的上方设有第二栅极110,第二栅极110与n型掺杂氮化镓区域107形成欧姆接触。
所述绝缘介质层105右侧距离为d处,p型掺杂氮化镓层106的上方设有第一栅极109,d>0,第一栅极109与p型掺杂氮化镓层106形成肖特基接触;且第一栅极109与第二栅极110进行金属互连形成栅极G。
所述n型掺杂氮化镓区域107与p型掺杂氮化镓层106以及第二栅极110形成了连通源极108与第一栅极109的结型场效应晶体管JFET结构。
整体器件表面的源极108与第二栅极110之间、第二栅极110与第一栅极109之间、以及第一栅极109与漏极111之间均覆盖有一层钝化层112。
进一步的,所述n型掺杂氮化镓区域107与p型掺杂氮化镓层106和第二栅极110形成了连通源极108与第一栅极109的结型场效应晶体管JFET结构,如图3所示,该结构实现对第一栅极109下方部分p型氮化镓掺杂层106电压的钳位,并为p型掺杂氮化镓区域106中感生电荷的泄放提供路径。
进一步的,所述n型掺杂氮化镓区域107的掺杂方式为离子注入形成多n阱区域或均匀掺杂。
进一步的,所述衬底101采用的材料为蓝宝石、Si、SiC、AlN、GaN、金刚石中的一种或几种的组合。
进一步的,所述缓冲层102、沟道层103采用的材料为GaN、AlN、AlGaN、InGaN、InAlN中的一种或几种的组合。
进一步的,所述势垒层104采用的材料为AlxGa1-xN,其中0≤x≤1。
进一步的,所述绝缘介质层105采用的材料为Al2O3、HfO2、ZnO和SiO2中的一种或几种组合。
进一步的,所述钝化层112采用的材料为SiO2、Si3N4中的一种。
本发明的有益效果是:1)本发明在传统p-GaN HEMT的基础上,引入连接栅极和源极的JFET结构,当对栅极施加偏置时,JFET对第一栅极109下方部分p型氮化镓掺杂层106电压钳位,栅极电压完全施加在JFET上,当JFET达到关断电压时,栅极偏置施加在势垒层上并使二维电子气沟道导通。阈值电压由JFET结构关断电压控制,实现了阈值电压和反向导通电压的解耦,致使阈值电压大幅度提升。2)JFET结构的引入为p-GaN区域的感生电荷的泄放提供了路径,提高了器件阈值电压的稳定性。3)本发明制备工艺简单易行,且与传统工艺兼容,可工业化生产。
附图说明
图1是传统p-GaN HEMT结构示意图。
图2是实施例1含JFET结构的GaN HEMT结构示意图。
图3是本发明结型场效应晶体管JFET结构的原理示意图。
图4是实施例2含JFET结构的GaN HEMT结构示意图。
图5是实施例1与传统p-GaN HEMT的转移特性曲线比较图。
具体实施方式
下面结合附图和实施例对本发明做进一步的详细说明。
实施例1
一种含JFET结构的增强型氮化镓高电子迁移率晶体管,其器件结构如图2所示,从下至上依次包括:衬底(101)、缓冲层(102)、沟道层(103)、势垒层(104);势垒层(104)上方设有源极(108)、绝缘介质层(105)、p型掺杂氮化镓层(106)和漏极(111);其中源极(108)与势垒层(104)以及p型掺杂氮化镓层(106)形成欧姆接触,漏极(111)与势垒层(104)形成欧姆接触。
p型掺杂氮化镓层(106)分为两部分,一部分位于绝缘介质层(105)上方,另一部分位于绝缘介质层(105)右侧且位于势垒层(104)上方;位于绝缘介质层(105)上方部分的p型掺杂氮化镓层(106)中,还设有n型掺杂氮化镓区域(107)。n型掺杂氮化镓区域(107)的上方设有第二栅极(110),第二栅极(110)与n型掺杂氮化镓区域(107)形成欧姆接触。绝缘介质层(105)右侧距离为d处,p型掺杂氮化镓层(106)的上方设有第一栅极(109),d>0,第一栅极(109)与p型掺杂氮化镓层(106)形成肖特基接触;且第一栅极(109)与第二栅极(110)进行金属互连形成栅极G。n型掺杂氮化镓区域(107)与p型掺杂氮化镓层(106)和第二栅极(110)形成了连通源极(108)与第一栅极(109)的结型场效应晶体管JFET结构。
整体器件表面的源极(108)与第二栅极(110)之间、第二栅极(110)与第一栅极(109)之间、以及第一栅极(109)与漏极(111)之间均覆盖有一层钝化层(112)。
本实施例中,衬底(101)采用的材料为硅衬底,晶向为111;缓冲层(102)采用的材料为氮化镓;沟道层(103)采用的材料为氮化镓;势垒层(104)采用的材料为铝镓氮;绝缘介质层(105)采用的材料为二氧化硅;钝化层(112)采用的材料为氮化硅。
表1:实施例1与传统p-GaN HEMT的器件参数
从表1可以看出,传统p-GaN HEMT器件的阈值电压为0.94V,本发明实施例1的阈值电压提升至4.20V,提升至传统p-GaN HEMT器件的约4倍。图5是本发明实施例提出的JFETGaN HEMT器件与传统增强型p-GaN HEMT器件结构的转移特性曲线比较图,该结果充分体现了本发明提升阈值电压的优点。栅源间的JFET为p-GaN区域的感生电荷的泄放提供了路径,提高了器件阈值电压的稳定性。
实施例2
与实施例1相比,本实施例器件在第二栅极(110)下方采用离子注入形成多n阱工艺,形成n型掺杂氮化镓区域,其他结构与实施例1相同,如图4所示。
通过以上实施例可见,本发明通过在增强型GaN HEMT中引入连接栅极和源极的JFET结构形成的新型GaN HEMT器件结构,当对栅极施加偏置时,JFET对栅下势垒层钳位,栅极电压完全施加在JFET上,当JFET达到关断电压时,栅极偏置施加在势垒层上并使二维电子气沟道导通,阈值电压由JFET结构关断电压控制,实现了阈值电压和反向导通电压的解耦,致使阈值电压大幅度提升。本发明结构能在显著提高阈值电压的同时降低器件的反向导通电压,减小反向导通损耗;在进行快速开关操作时,p型掺杂氮化镓层感生的电荷可通过连接栅源间的JFET快速释放,提高器件阈值电压的稳定性;工艺简单易行,且与传统工艺兼容,可工业化生产。

Claims (8)

1.一种含JFET结构的增强型氮化镓高电子迁移率晶体管,其特征在于:
从下至上依次包括衬底(101)、缓冲层(102)、沟道层(103)、势垒层(104);
所述势垒层(104)上方设有源极(108)、绝缘介质层(105)、p型掺杂氮化镓层(106)和漏极(111);其中源极(108)与势垒层(104)以及p型掺杂氮化镓层(106)形成欧姆接触,漏极(111)与势垒层(104)形成欧姆接触;
所述p型掺杂氮化镓层(106)分为两部分,一部分位于绝缘介质层(105)上方,另一部分位于绝缘介质层(105)右侧且位于势垒层(104)上方;位于绝缘介质层(105)上方部分的p型掺杂氮化镓层(106)中,还设有n型掺杂氮化镓区域(107);
所述n型掺杂氮化镓区域(107)的上方设有第二栅极(110),第二栅极(110)与n型掺杂氮化镓区域(107)形成欧姆接触;
所述绝缘介质层(105)右侧距离为d处,p型掺杂氮化镓层(106)的上方设有第一栅极(109),d>0,第一栅极(109)与p型掺杂氮化镓层(106)形成肖特基接触;且第一栅极(109)与第二栅极(110)进行金属互连形成栅极G;
所述n型掺杂氮化镓区域(107)与p型掺杂氮化镓层(106)以及第二栅极(110)形成了连通源极(108)与第一栅极(109)的结型场效应晶体管JFET结构;
整体器件表面的源极(108)与第二栅极(110)之间、第二栅极(110)与第一栅极(109)之间、以及第一栅极(109)与漏极(111)之间均覆盖有一层钝化层(112)。
2.如权利要求1所述含JFET结构的增强型氮化镓高电子迁移率晶体管,其特征在于:
所述结型场效应晶体管JFET结构,实现对第一栅极109下方部分p型氮化镓掺杂层106电压的钳位,并为p型掺杂氮化镓区域(106)中感生电荷的泄放提供路径。
3.如权利要求1所述含JFET结构的增强型氮化镓高电子迁移率晶体管,其特征在于:所述n型掺杂氮化镓区域(107)的掺杂方式为离子注入形成多n阱区域或均匀掺杂。
4.如权利要求1所述含JFET结构的增强型氮化镓高电子迁移率晶体管,其特征在于:所述衬底(101)采用的材料为蓝宝石、Si、SiC、AlN、GaN、金刚石中的一种或几种的组合;
5.如权利要求1所述含JFET结构的增强型氮化镓高电子迁移率晶体管,其特征在于:所述缓冲层(102)、沟道层(103)采用的材料为GaN、AlN、AlGaN、InGaN、InAlN中的一种或几种的组合。
6.如权利要求1所述含JFET结构的增强型氮化镓高电子迁移率晶体管,其特征在于:所述势垒层(104)采用的材料为AlxGa1-xN,其中0≤x≤1。
7.如权利要求1所述含JFET结构的增强型氮化镓高电子迁移率晶体管,其特征在于:所述绝缘介质层(105)采用的材料为Al2O3、HfO2、ZnO和SiO2中的一种或几种组合。
8.如权利要求1所述含JFET结构的增强型氮化镓高电子迁移率晶体管,其特征在于:所述钝化层(112)采用的材料为SiO2或Si3N4
CN202410979061.0A 2024-07-22 2024-07-22 一种含jfet结构的增强型氮化镓高电子迁移率晶体管 Pending CN118899334A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410979061.0A CN118899334A (zh) 2024-07-22 2024-07-22 一种含jfet结构的增强型氮化镓高电子迁移率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410979061.0A CN118899334A (zh) 2024-07-22 2024-07-22 一种含jfet结构的增强型氮化镓高电子迁移率晶体管

Publications (1)

Publication Number Publication Date
CN118899334A true CN118899334A (zh) 2024-11-05

Family

ID=93265936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410979061.0A Pending CN118899334A (zh) 2024-07-22 2024-07-22 一种含jfet结构的增强型氮化镓高电子迁移率晶体管

Country Status (1)

Country Link
CN (1) CN118899334A (zh)

Similar Documents

Publication Publication Date Title
Ji et al. 880 V/$2.7~\text {m}\Omega\cdot\text {cm}^{\text {2}} $ MIS Gate Trench CAVET on Bulk GaN Substrates
KR101562879B1 (ko) 반도체 장치
CN100388509C (zh) 功率半导体器件
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
Kambayashi et al. Normally off n-channel GaN MOSFETs on Si substrates using an SAG technique and ion implantation
CN107482059B (zh) 一种GaN异质结纵向逆导场效应管
US10256352B2 (en) Structures for nitride vertical transistors
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
Ishida et al. GaN power switching devices
CN111370470B (zh) 氮化镓mis栅控混合沟道功率场效应晶体管及其制造方法
CN108807510B (zh) 一种逆阻型氮化镓高电子迁移率晶体管
US9806158B2 (en) HEMT-compatible lateral rectifier structure
Zhu et al. Effects of p-GaN body doping concentration on the ON-state performance of vertical GaN trench MOSFETs
CN114530492A (zh) 具有混合高k介质场板的横向氮化镓肖特基二极管结构
CN210897283U (zh) 一种半导体器件
JP2006114795A (ja) 半導体装置
CN110970499B (zh) GaN基横向超结器件及其制作方法
CN108831932B (zh) 一种氮化镓横向mis-肖特基混合阳极二极管
RU135182U1 (ru) Псевдоморфный гетероструктурный модулировано-легированный полевой транзистор
Kim et al. High performance in a normally-off Al2O3/GaN MOSFET based on an AlGaN/GaN heterostructure with a p-GaN buffer layer
CN104167440A (zh) 一种增强型AlGaN/GaN异质结场效应晶体管
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN118899334A (zh) 一种含jfet结构的增强型氮化镓高电子迁移率晶体管
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
US11522078B2 (en) High electron mobility transistor (HEMT) with RESURF junction

Legal Events

Date Code Title Description
PB01 Publication