[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN118830077A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN118830077A
CN118830077A CN202380025559.7A CN202380025559A CN118830077A CN 118830077 A CN118830077 A CN 118830077A CN 202380025559 A CN202380025559 A CN 202380025559A CN 118830077 A CN118830077 A CN 118830077A
Authority
CN
China
Prior art keywords
semiconductor device
wiring
electrode
substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380025559.7A
Other languages
English (en)
Inventor
西村勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN118830077A publication Critical patent/CN118830077A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置具备基板、第一半导体元件以及布线。所述基板具有在第一方向上彼此朝向相反侧的主面以及背面。所述第一半导体元件具有第一电极以及第二电极。所述布线包括位于所述基板与所述第一电极及所述第二电极之间的部分。所述第一电极以及所述第二电极与所述布线导电接合。在所述基板设置有从所述主面凹陷的凹部,所述布线收纳于所述凹部。所述布线具有与所述主面表面一致的露出面。所述露出面的表面粗糙度小于所述背面的表面粗糙度。

Description

半导体装置以及半导体装置的制造方法
技术领域
本公开涉及一种半导体装置以及其制造方法。
背景技术
在专利文献1中公开了具备横型构造的半导体元件(HEMT)的半导体装置的一个例子。半导体元件具有第一电极以及第二电极。在该半导体装置中,半导体元件与芯片焊盘接合。第一电极以及第二电极经由导线与位于芯片焊盘的周边的多个端子引线导通。
在专利文献1所公开的半导体装置中,为了实现更高效的电力转换,有时要求高频的电信号的传输。与高频的电信号对应的电流集中流过导电体的表面附近。因此,若是导线或端子引线的表面为比较粗糙的状态,则表面附近的电流的流动受到阻碍。因此,存在高频传输所涉及的传输损耗变大的课题。
现有技术文献
专利文献
专利文献1:日本特开2020-188085号公报
发明内容
发明所要解决的课题
本公开的一个课题在于提供一种与以往相比实施了改良的半导体装置(进而其制造方法)。特别是本公开鉴于上述情况,其一个课题在于提供一种半导体装置(进而其制造方法),其能够抑制装置的内部的高频传输所涉及的传输损耗。
用于解决课题的方案
由本公开的第一方案提供的半导体装置,具备:基板,其具有在第一方向上相互朝向相反侧的主面以及背面;第一半导体元件,其具有第一电极以及第二电极;以及布线,其包括位于所述基板与所述第一电极及所述第二电极之间的部分。所述第一电极以及所述第二电极与所述布线导电接合。在所述基板设置有从所述主面凹陷的凹部,所述布线收纳于所述凹部。所述布线具有与所述主面表面一致的露出面。所述露出面的表面粗糙度小于所述背面的表面粗糙度。
由本公开的第二方案提供的半导体装置的制造方法,具备:在具有主面的基材中,在所述基材形成从所述主面凹陷的凹部的工序;形成收纳于所述凹部的布线的工序;以及将第一半导体元件与所述布线导电接合的工序。所述第一半导体元件具有与所述主面对置的第一电极及第二电极。将所述第一半导体元件导电接合的工序包括所述第一电极及所述第二电极与所述布线导电接合。形成所述布线的工序包括:形成覆盖所述凹部以及所述主面的金属层;以及通过化学机械研磨将所述金属层磨削至所述主面整体露出。
发明效果
根据上述结构,能够抑制半导体装置的内部的高频传输所涉及的传输损耗。
本公开的其他特征以及优点通过基于附图在以下进行的详细的说明而变得更加明确。
附图说明
图1是本公开的第一实施方式的半导体装置的俯视图。
图2是与图1对应的俯视图,省略了密封树脂的图示。
图3是与图2对应的俯视图,透过多个第一半导体元件、多个第二半导体元件、驱动元件以及控制元件。
图4是图1所示的半导体装置的仰视图。
图5是沿着图2的V-V线的剖视图。
图6是沿着图2的VI-VI线的剖视图。
图7是沿着图2的VII-VII线的剖视图。
图8是沿着图2的VIII-VIII线的剖视图。
图9是图2的局部放大图。
图10是图5的局部放大图,示出基板的主面以及布线。
图11是图5的局部放大图,示出基板的背面。
图12是说明图1所示的半导体装置的制造工序的剖视图。
图13是说明图1所示的半导体装置的制造工序的剖视图。
图14是说明图1所示的半导体装置的制造工序的剖视图。
图15是说明图1所示的半导体装置的制造工序的剖视图。
图16是说明图1所示的半导体装置的制造工序的剖视图。
图17是说明图1所示的半导体装置的制造工序的剖视图。
图18是说明图1所示的半导体装置的制造工序的剖视图。
图19是说明图1所示的半导体装置的制造工序的剖视图。
图20是说明图1所示的半导体装置的制造工序的剖视图。
图21是说明图1所示的半导体装置的制造工序的剖视图。
图22是本公开的第一实施方式的变形例的半导体装置的俯视图,并且省略了密封树脂的图示。
图23是本公开的第二实施方式的半导体装置的俯视图,并且省略了密封树脂的图示。
图24是沿着图23的XXIV-XXIV线的剖视图。
图25是沿着图23的XXV-XXV线的剖视图。
图26是本公开的第三实施方式的半导体装置的仰视图。
图27是图26所示的半导体装置的剖视图。
图28是本公开的第四实施方式的半导体装置的俯视图。
图29是沿着图28的XXIX-XXIX线的剖视图。
图30是沿着图28的XXX-XXX线的剖视图。
图31是本公开的第五实施方式的半导体装置的俯视图。
图32是沿着图31的XXXII-XXXII线的剖视图。
图33是沿着图31的XXXIII-XXXIII线的剖视图。
具体实施方式
基于附图对用于实施本公开的方式进行说明。
第一实施方式:
基于图1~图11,对本公开的第一实施方式的半导体装置A10进行说明。半导体装置A10具备基板11、多个布线12、多个连接布线13、多个第一半导体元件21、多个第二半导体元件22、接合层29、驱动元件31、控制元件32、密封树脂40以及多个端子50。半导体装置A10采用表面安装于布线基板的树脂封装形式。其中,为了便于理解,图2省略了密封树脂40的图示。为了便于理解,图3相对于图2透过多个第一半导体元件21、多个第二半导体元件22、驱动元件31以及控制元件32。在图3中,用假想线(双点划线)表示透过的多个第一半导体元件21、多个第二半导体元件22、驱动元件31以及控制元件32。
在半导体装置A10的说明中,为了方便,将后述的基板11的主面111的法线方向称为“第一方向z”。将与第一方向z正交的方向称为“第二方向x”。将与第一方向z以及第二方向x正交的方向称为“第三方向y”。如图1所示,半导体装置A10在第一方向z上观察呈矩形状。
半导体装置A10通过多个第一半导体元件21以及多个第二半导体元件22将从外部供给到半导体装置A10的直流电力转换为三相交流电力。半导体装置A10用于例如无刷DC马达的驱动控制。
如图5~图8所示,在基板11上布置有多个布线12,并且收纳有多个连接布线13各自的至少一部分。基板11具有电绝缘性。基板11由包括玻璃的材料构成。该玻璃为例如钠钙玻璃、硼硅酸玻璃以及石英玻璃中的任一种。因此,基板11的组成包括二氧化硅(SiO2)。
如图5以及图6所示,基板11具有主面111、背面112、两个侧面113、多个凹部114以及多个贯通孔115。主面111以及背面112在第一方向z上彼此朝向相反侧。主面111与密封树脂40对置。背面112向外部露出。此外,半导体装置A10也可以具备覆盖背面112的绝缘体。该绝缘体由例如包括黑色的环氧树脂的材料构成。在将半导体装置A10安装于布线基板时,背面112与该布线基板对置。
如图2~图6所示,两个侧面113在第二方向x上彼此朝向相反侧。两个侧面113在第二方向x上相互分离。
如图5~图10所示,多个凹部114从基板11凹陷。如图5~图8所示,多个贯通孔115在第一方向z上位于背面112与多个基板11之间。多个贯通孔115与背面112相连。多个贯通孔115分别与多个凹部114中的任一个相连。多个贯通孔115各自的第一方向z的尺寸大于多个凹部114各自的第一方向z的尺寸。
如图2、图5以及图6所示,多个第一半导体元件21与基板11的主面111对置。多个第一半导体元件21沿着第三方向y排列。多个第一半导体元件21是主要用于电力转换的晶体管(开关元件)。多个第一半导体元件21由例如包括氮化物半导体的材料构成。在半导体装置A10中,多个第一半导体元件21是由包括氮化镓(GaN)的材料构成的HEMT(High ElectronMobility Transistor:高电子迁移率晶体管)。
如图2、图5以及图6所示,多个第一半导体元件21分别具有第一上表面21A、第一电极211、第二电极212以及两个第一栅极电极213。第一上表面21A在第一方向z上朝向与基板11的主面111相同的一侧。第一电极211、第二电极212以及两个第一栅极电极213在第一方向z上位于与第一上表面21A所在的一侧相反的一侧。因此,第一电极211、第二电极212以及两个第一栅极电极213与基板11对置。
如图2所示,第一电极211以及第二电极212在第三方向y上延伸。第一电极211以及第二电极212在第二方向x上相互分离。与由第一半导体元件21转换前的电力对应的电流流过第一电极211。因此,第一电极211相当于第一半导体元件21的漏极。与由第一半导体元件21转换后的电力对应的电流流过第二电极212。因此,第二电极212相当于第一半导体元件21的源极。
如图2所示,两个第一栅极电极213位于第二电极212的第三方向y的两侧。对两个第一栅极电极213中的至少任一个施加用于驱动第一半导体元件21的栅极电压。在第一方向z上观察时,两个第一栅极电极213各自的面积小于第一电极211以及第二电极212各自的面积。第一半导体元件21中的第一电极211、第二电极212以及两个第一栅极电极213的形状以及布置方式是一个例子。
如图2、图7以及图8所示,多个第二半导体元件22与基板11的主面111对置。多个第二半导体元件22在第二方向x上远离多个第一半导体元件21。多个第二半导体元件22沿着第三方向y排列。多个第二半导体元件22是与多个第一半导体元件21相同构造以及相同功能的元件。因此,在多个第二半导体元件22的说明中,省略与多个第一半导体元件21的说明重复的内容。
如图2、图7以及图8所示,多个第二半导体元件22分别具有第二上表面22A、第三电极221、第四电极222以及两个第二栅极电极223。第二上表面22A在第一方向z上朝向与基板11的主面111相同的一侧。第三电极221、第四电极222以及两个第二栅极电极223在第一方向z上位于与第二上表面22A所在的一侧相反的一侧。因此,第三电极221、第四电极222以及两个第二栅极电极223与基板11对置。
第三电极221的构造以及功能相当于第一半导体元件21的第一电极211的构造以及功能。第四电极222的构造以及功能相当于第一半导体元件21的第二电极212的构造以及功能。两个第二栅极电极223的构造以及功能相当于第一半导体元件21的两个第一栅极电极213的构造以及功能。与第一半导体元件21的情况相同,第二半导体元件22中的第三电极221、多个第四电极222以及两个第二栅极电极223的形状以及布置方式是一个例子。
如图2、图5以及图6所示,驱动元件31与基板11的主面111对置。驱动元件31在第二方向x上以多个第二半导体元件22为基准位于与多个第一半导体元件21相反的一侧。驱动元件31与多个第一半导体元件21以及多个第二半导体元件22导通。驱动元件31是对多个第一半导体元件21各自的两个第一栅极电极213以及多个第二半导体元件22各自的两个第二栅极电极223施加栅极电压的栅极驱动器。驱动元件31具有多个电极311。多个电极311与基板11对置。
如图2、图5以及图6所示,控制元件32与基板11的主面111对置。控制元件32在第二方向x上以多个第二半导体元件22为基准位于与多个第一半导体元件21相反的一侧。并且,控制元件32在第二方向x上以驱动元件31为基准位于与多个第二半导体元件22相反的一侧。控制元件32与驱动元件31导通。控制元件32控制驱动元件31。控制元件32具有多个电极321。多个电极321与基板11对置。
如图3以及图5~图8所示,多个布线12收纳于基板11的多个凹部114。多个布线12与基板11相接。多个布线12的组成包括例如铜(Cu)。多个布线12与多个连接布线13以及多个端子50一起构成多个第一半导体元件21、多个第二半导体元件22、驱动元件31以及控制元件32与安装半导体装置A10的布线基板之间的导电路径。
如图5~图9所示,多个布线12具有与基板11的主面111表面一致的露出面121。因此,多个布线12不从主面111突出。如图10以及图11所示,多个布线12各自的露出面121的表面粗糙度小于基板11的背面112的表面粗糙度。并且,主面111的表面粗糙度小于背面112的表面粗糙度。
如图3所示,从第一方向z上观察,多个布线12被基板11的主面111的周缘包围。多个布线12包括多个第一布线12A、多个第二布线12B、多个第三布线12C、多个第一栅极布线12D、多个第二栅极布线12E、两个检测布线12F、多个启动布线12G、多个控制布线12H以及多个中继布线12I。
如图3所示,多个第一布线12A沿着第三方向y排列。如图5所示,多个第一半导体元件21的第一电极211经由接合层29与多个第一布线12A分别导电接合。接合层29是例如焊料。此外,接合层29也可以是伴随Cu-Cu接合而形成的柱状金属。
如图3所示,多个第二布线12B在第二方向x上隔着多个第一栅极布线12D位于与多个第一布线12A相反的一侧。多个第二布线12B沿着第三方向y排列。如图5所示,多个第一半导体元件21的第二电极212经由接合层29与多个第二布线12B分别导电接合。进而,如图7所示,多个第二半导体元件22的第三电极221经由接合层29与多个第二布线12B分别导电接合。因此,多个第二半导体元件22的第三电极221经由多个第二布线12B与多个第一半导体元件21的第二电极212分别导通。
如图3所示,多个第三布线12C在第二方向x上以多个第二布线12B为基准位于与多个第一栅极布线12D相反的一侧。多个第三布线12C在第二方向x上位于多个第二布线12B的旁边。多个第三布线12C沿着第三方向y排列。如图8所示,多个第二半导体元件22的第四电极222分别与多个第三布线12C导电接合。
如图6所示,多个第一半导体元件21各自的两个第一栅极电极213经由接合层29与多个第一栅极布线12D中的任一个导电接合。如图8所示,多个第二半导体元件22各自的两个第二栅极电极223经由接合层29与多个第二栅极布线12E中的任一个导电接合。进而,在多个第一栅极布线12D以及多个第二栅极布线12E上分别经由接合层29导电接合有驱动元件31的多个电极311的任一个。
在两个检测布线12F以及多个启动布线12G上分别经由接合层29导电接合有驱动元件31的多个电极311中的任一个。
如图5所示,在多个控制布线12H上分别经由接合层29导电接合有控制元件32的多个电极321中的任一个。此外,在多个控制布线12H中的几个上分别导电接合有驱动元件31的多个电极311中的几个。
如图3所示,多个中继布线12I包括在第二方向x上位于驱动元件31与控制元件32之间的部分。多个中继布线12I沿着第三方向y排列。在多个中继布线12I上分别经由接合层29导电接合有驱动元件31的多个电极311的任一个,经由接合层29导电接合有控制元件32的多个电极321的任一个。由此,控制元件32与驱动元件31导通。
如图5~图8所示,多个连接布线13的至少一部分收纳于基板11。多个连接布线13与基板11相接。多个连接布线13使多个第一布线12A、多个第二布线12B、多个第三布线12C、两个检测布线12F、多个启动布线12G以及多个控制布线12H与多个端子50相互导通。因此,多个连接布线13分别与对应于它们的多个布线12中的任一个连接。多个连接布线13从基板11的背面112露出。如图3所示,从第一方向z上观察,多个连接布线13被基板11的主面111的周缘包围。多个连接布线13的组成包括例如铜(Cu)。
如图3~图8所示,多个连接布线13分别具有第一部分131以及至少一个以上的第二部分132。第二部分132在第一方向z上位于第一部分131与多个布线12中的任一个之间。第一部分131从基板11的背面112露出。第二部分132与布线12相连。如图9所示,从第一方向z上观察,第一部分131的面积大于第二部分132的面积。
如图5~图8所示,多个连接布线13各自的第一部分131具有从基板11的主面111露出的第一端面131A。并且,多个连接布线13的第一部分131中的与多个第一布线12A导通的连接布线13的第一部分131、以及与多个控制布线12H分别导通的多个连接布线13各自的第一部分131具有朝向第二方向x的第二端面131B。第二端面131B朝向与基板11的两个侧面113中的距第二端面131B最近的侧面113相同的方向。
如图1以及图5~图8所示,密封树脂40覆盖多个布线12、多个第一半导体元件21、多个第二半导体元件22、驱动元件31以及控制元件32。密封树脂40具有电绝缘性。密封树脂40由例如包括黑色的环氧树脂的材料构成。如图1以及图5~图8所示,密封树脂40具有顶面41。顶面41在第一方向z上朝向与基板11的主面111相同的一侧。
在第一方向z上观察,密封树脂40与基板11的主面111以及多个布线12各自的露出面121重叠。如图5~图8所示,在半导体装置A10中,密封树脂40与主面111以及多个布线12各自的露出面121相接。
如图4所示,多个端子50分别覆盖多个连接布线13,且露出于外部。如图5~图8所示,多个端子50分别覆盖从基板11的背面112露出的多个连接布线13的第一端面131A。多个端子50经由焊料而导线接合于布线基板,由此将半导体装置A10安装于布线基板。多个端子50包括多个金属层。该多个金属层是从靠近多个连接布线13中的任一个的一方起依次层叠镍层以及金(Au)层而成的。此外,该多个金属层也可以从靠近多个连接布线13中的任一个的一方起,依次层叠镍层、钯(Pd)层以及金层而成。
如图4所示,多个端子50包括第一端子50A、多个第二端子50B、第三端子50C、多个启动端子50D以及多个控制端子50E。
第一端子50A与多个第一布线12A以及两个检测布线12F中的一方相导通。第三端子50C与多个第三布线12C以及两个检测布线12F中的另一方相导通。向第一端子50A以及第三端子50C输入多个第一半导体元件21以及多个第二半导体元件22转换的对象即直流电力。第一端子50A是正极(P端子)。第三端子50C是负极(N端子)。
多个第二端子50B与多个第二布线12B分别导通。进而,多个第二端子50B与位于半导体装置A10的外部的多个电容器分别导通。该多个电容器是半导体装置A10的自举电路的一个要素。从多个第二端子50B输出由多个第一半导体元件21以及多个第二半导体元件22转换后的U相、V相以及W相的三相交流电力。通过该三相交流电力,对位于半导体装置A10的外部的马达进行驱动控制。
多个启动端子50D与多个启动布线12G分别导通。进而,多个启动端子50D与位于半导体装置A10的外部的多个电容器导通。在驱动元件31对多个第一半导体元件21中的任意两个第一栅极电极213施加栅极电压时,电流经由与该多个电容器中的任一个导通的启动端子50D以及启动布线12G流向驱动元件31。
多个控制端子50E分别与多个控制布线12H分别导通。因此,多个控制端子50E分别与驱动元件31以及控制元件32的至少任一个导通。向多个控制端子50E的任一个输入用于驱动驱动元件31以及控制元件32的电力。向多个控制端子50E的任一个输入朝向控制元件32的电信号。并且,从控制端子50E的任一个输出来自控制元件32的电信号。
接着,基于图12~图21,对半导体装置A10的制造方法的一例进行说明。图12~图21的剖面位置与图5的剖面位置相同。
首先,如图12所示,在基材81上形成多个第一凹部813。基材81是半导体装置A10所具备的基板11在与第一方向z正交的方向上相连多个而成的。基材81具有在第一方向z上彼此朝向相反侧的主面811以及背面812。基材81由包括玻璃的材料构成。在形成多个第一凹部813时,首先,通过光刻图案化对背面812形成第一掩膜层881。接着,通过反应性离子蚀刻(Reactive Ion Etching;RIE),形成从背面812凹陷的多个第一凹部813。最后,去除第一掩膜层881。综上,完成多个第一凹部813的形成。
接着,如图13所示,形成分别收纳于多个第一凹部813的多个第一金属层82。多个第一金属层82成为半导体装置A10所具备的多个连接布线13的第一部分131。在形成多个第一金属层82时,首先,形成覆盖基材81的背面812以及规定多个第一凹部813的基材81的面的基底层。基底层包括与基材81相接且由钛构成的金属薄膜、以及层叠于该金属薄膜且由铜构成的金属薄膜。基底层通过溅射形成。接着,对基底层实施光刻图案化。接着,通过以基底层为导电路径的电镀,形成分别收纳于多个第一凹部813的多个镀铜层。接着,去除光刻图案化所涉及的掩膜层。最后,通过使用硫酸(H2SO4)以及过氧化氢(H2O2)的混合溶液的湿式蚀刻来去除覆盖背面812的基底层。综上,完成多个第一金属层82的形成。
接着,如图14所示,在基材81形成多个第二凹部814。在形成多个第二凹部814时,首先,通过光刻图案化对主面811形成第二掩膜层882。接着,通过反应性离子蚀刻,形成从主面811凹陷的多个第二凹部814。最后,去除第二掩膜层882。综上,完成多个第二凹部814的形成。在第一方向z上观察,多个第二凹部814中的任一个与多个第一凹部813中的任一个重叠。但是,在本工序中,多个第二凹部814分别不与多个第一凹部813中的任一个相连。
接着,如图15所示,在基材81形成多个第三凹部815。在形成多个第三凹部815时,首先,通过光刻图案化对主面811形成第三掩膜层883。接着,通过反应性离子蚀刻,形成从主面811凹陷的多个第三凹部815。其中,通过图14所示的工序形成的多个第二凹部814分别成为多个第三凹部815的任一个的一部分。并且,多个第三凹部815中的使多个第二凹部814中的任一个成为一部分的凹部在本工序中与多个第一凹部813中的任一个相连。最后,去除第三掩膜层883。综上,完成多个第三凹部815的形成。多个第三凹部815各自的一部分成为半导体装置A10所具备的基板11的多个凹部114中的任一个。
接着,如图16以及图17所示,形成收纳于基材81的多个第三凹部815的多个布线12。同时,形成收纳于多个第三凹部815以及基材81的多个第一凹部813中的多个连接布线13。
首先,如图16所示,形成覆盖基材81的主面811以及基材81的多个第三凹部815的第二金属层83。在形成第二金属层83时,首先,形成覆盖主面811、规定多个第三凹部815的基材81的面、以及从多个第三凹部815露出的多个第一金属层82的面的基底层。基底层包括与基材81以及多个第一金属层82相接且由钛构成的金属薄膜、以及层叠于该金属薄膜且由铜构成的金属薄膜。基底层通过溅射形成。接着,通过将基底层作为导电路径的电镀形成镀铜层。此时,使该镀铜层的位于主面811上的部分的第一方向z的尺寸为预定值以上。综上,完成第二金属层83的形成。
接着,如图17所示,通过化学机械研磨(Chemical Mechanical Polishing;CMP)对第二金属层83进行磨削直至基材81的主面811整体露出。由此,形成分别具有露出面121的多个布线12。同时,形成多个连接布线13。即,磨削后的第二金属层83成为多个布线12以及多个连接布线13的第二部分132。多个布线12的露出面121以及主面811各自的表面粗糙度小于基材81的背面812的表面粗糙度。
接着,如图18所示,在多个布线12上导电接合多个第一半导体元件21、多个第二半导体元件22、驱动元件31以及控制元件32。以下所示的导电接合的方法是接合层29为焊料的情况。此外,也可以在多个布线12上通过Cu-Cu接合导电接合多个第一半导体元件21、多个第二半导体元件22、驱动元件31以及控制元件32。
首先,使用倒装芯片贴装机,将多个第一半导体元件21的第一电极211、第二电极212以及两个第一栅极电极213、和多个第二半导体元件22的第三电极221、第四电极222以及两个第二栅极电极223临时固定于接合层29。接着,使用倒装芯片贴装机,将驱动元件31的多个电极311以及控制元件32的多个电极321临时固定于接合层29。接着,通过回流焊使接合层29熔融。最后,通过冷却使熔融的接合层29固化。由此,多个第一半导体元件21的第一电极211、第二电极212以及两个第一栅极电极213、和多个第二半导体元件22的第三电极221、第四电极222以及两个第二栅极电极223与多个布线12导电接合。同时,驱动元件31的多个电极311以及控制元件32的多个电极321与多个布线12导电接合。
接着,如图19所示,形成覆盖多个布线12、多个第一半导体元件21、多个第二半导体元件22、驱动元件31以及控制元件32的模制树脂84。模制树脂84是半导体装置A10所具备的密封树脂40在与第一方向z正交的方向上相连多个而成的。模制树脂84由包括含有填料的黑色的环氧树脂的材料构成。模制树脂84通过压缩成型而形成。此时,模制树脂84形成为与基材81的主面811相接。
接着,如图20所示,形成分别覆盖从基材81的背面812露出的多个连接布线13的多个端子50。多个端子50通过化学镀形成。
最后,如图21所示,在模制树脂84的朝向第一方向z的面上粘贴带89后,将基材81以及模制树脂84切断成沿着第二方向x以及第三方向y双方的格子状,由此分割成多个单片。切割使用切割刀片等。由此,成为单片的基材81以及模制树脂84成为半导体装置A10所具备的基板11以及密封树脂40。经过以上的工序,得到半导体装置A10。
变形例:
接着,基于图22,对作为半导体装置A10的变形例的半导体装置A11进行说明。其中,为了便于理解,图22省略了密封树脂40的图示。
如图22所示,在半导体装置A11中,多个布线12中的多个第一布线12A的结构与半导体装置A10的该结构不同。多个第一布线12A分别被分割为多个区域。该多个区域在第二方向x上延伸。该多个区域在第三方向y上相互分离。
接着,对半导体装置A10的作用效果进行说明。
半导体装置A10具备:基板11,其具有主面111以及背面112;第一半导体元件21,其具有第一电极211以及第二电极212;以及布线12,其包括位于基板11与第一电极211和第二电极212之间的部分。第一电极211以及第二电极212与布线12导电接合。在基板11上设置有从主面111凹陷的凹部114。布线12收纳于凹部114。布线12具有与主面111表面一致的露出面121。露出面121的表面粗糙度小于背面112的表面粗糙度。通过采用本结构,能够降低在布线12中流过露出面121附近的电流的损失。其中,向布线12流动的电流中的信号频率相对较高的电流流过露出面121的附近。因此,在布线12中,有助于高频传输的电流更顺畅地流动。因此,根据本结构,能够抑制半导体装置A10的内部的高频传输所涉及的传输损耗。
半导体装置A10的布线12的露出面121通过在半导体装置A10的制造工序中的图17所示的形成布线12的工序中,利用化学机械研磨对第二金属层83进行磨削直至基材81的主面811的整体露出而得到。由此,露出面121以及基板11的主面111各自的表面粗糙度小于基板11的背面112的表面粗糙度。
布线12收纳于基板11的凹部114。通过采用本结构,能够缩小半导体装置A10的第一方向z的尺寸。
半导体装置A10还具备:连接布线13,其至少一部分收纳于基板11。连接布线13与布线12相连,且从基板11的背面112露出。通过采用本结构,即使是布线12整体被密封树脂40覆盖的结构,也能够不扩大半导体装置A10的尺寸而确保从布线12到安装半导体装置A10的布线基板的导电路径。
连接布线13具有第一部分131以及在第一方向z上位于第一部分131与布线12之间的第二部分132。在第一方向z上观察,第一部分131的面积大于第二部分132的面积。其中,在使用半导体装置A10时,从第一半导体元件21发出的热被传导至布线12。传导至布线12的热被传导至连接布线13。因此,通过采用本结构,连接布线13的第一方向z上的热阻降低,因此能够将传导至连接布线13的热更迅速地向外部释放。
第二实施方式:
基于图23~图25,对本公开的第二实施方式的半导体装置A20进行说明。在这些图中,对与上述半导体装置A10相同或类似的要素标注相同的附图标记,并省略重复的说明。其中,为了便于理解,图23省略了密封树脂40的图示。
在半导体装置A20中,与半导体装置A10的情况的不同之处在于,还具备绝缘层19。
如图24以及图25所示,绝缘层19包括位于基板11的主面111以及多个布线12的露出面121与多个第一半导体元件21、多个第二半导体元件22、驱动元件31以及控制元件32之间的部分。绝缘层19的第一方向z的尺寸小于密封树脂40的第一方向z的尺寸。如图23所示,绝缘层19覆盖主面111以及多个布线12的露出面121。绝缘层19的组成包括例如二氧化硅。此外,绝缘层19的组成也可以包括氮化硅(Si3N4)。绝缘层19通过在较低温条件下的等离子体CVD(Chemical Vapor Deposition,化学气相沉积)形成。
如图24以及图25所示,在绝缘层19上设置在第一方向z上贯通的多个开口191。在多个开口191中收纳有接合层29。绝缘层19包括夹在多个布线12与多个第一半导体元件21、多个第二半导体元件22、驱动元件31以及控制元件32之间的部分。在半导体装置A20中,多个第一半导体元件21、多个第二半导体元件22、驱动元件31以及控制元件32与绝缘层19相接。
接着,对半导体装置A20的作用效果进行说明。
半导体装置A20具备:基板11,其具有主面111以及背面112;第一半导体元件21,其具有第一电极211以及第二电极212;以及布线12,其包括位于基板11与第一电极211和及第二电极212之间的部分。第一电极211以及第二电极212与布线12导电接合。在基板11上设置有从主面111凹陷的凹部114。布线12收纳于凹部114。布线12具有与主面111表面一致的露出面121。露出面121的表面粗糙度小于背面112的表面粗糙度。因此,根据本结构,在半导体装置A20中,也能够抑制半导体装置A20的内部的高频传输所涉及的传输损耗。进而,在半导体装置A20中,具备与半导体装置A10共通的结构,因此起到与半导体装置A10同等的作用效果。
半导体装置A20还具备位于基板11的主面111以及布线12的露出面121与第一半导体元件21之间的绝缘层19。通过采用本结构,与半导体装置A10的结构相比,能够防止在布线12与第一半导体元件21之间形成空隙。因此,能够实现半导体装置A20的绝缘耐压的提高。
在绝缘层19上设置有沿第一方向z贯通的多个开口191。在多个开口191中收纳有接合层29。通过采用本结构,在使用焊料将第一半导体元件21的第一电极211以及第二电极212与布线12导电接合时,熔融的接合层29在多个开口191中被阻挡。其中,布线12的露出面121比较光滑。因此,在露出面121上,熔融的接合层29更容易润湿扩展。因此,本作用效果弥补了本发明的缺点。
而且,通过熔融的接合层29与规定多个开口191的面接触,能够进一步提高熔融的接合层29所具备的自对准的作用效果。
第三实施方式:
基于图26以及图27,对本公开的第三实施方式的半导体装置A30进行说明。在这些图中,对与上述半导体装置A10相同或类似的要素标注相同的附图标记,并省略重复的说明。其中,图27的剖面位置与表示半导体装置A10的图5的剖面位置相同。
在半导体装置A30中,多个连接布线13以及多个端子50的结构与半导体装置A10的该结构不同。
如图27所示,多个连接布线13中的与多个第一布线12A相连的连接布线13的第二端面131B从基板11的两个侧面113中的一方露出。多个连接布线13中的与多个控制布线12H分别连接的多个连接布线13各自的第二端面131B从基板11的两个侧面113中的另一方露出。
如图26以及图27所示,多个端子50中的第一端子50A以及多个控制端子50E分别具有底部51以及侧部52。底部51在第一方向z上以多个连接布线13为基准位于与多个布线12相反的一侧。底部51分别覆盖从基板11的背面112露出的多个连接布线13各自的第一端面131A。侧部52从底部51沿第一方向z延伸。侧部52分别覆盖从基板11的两个侧面113中的任一个露出的多个连接布线13各自的第二端面131B。
接着,对半导体装置A30的作用效果进行说明。
半导体装置A30具备:基板11,其具有主面111以及背面112;第一半导体元件21,其具有第一电极211以及第二电极212;以及布线12,其包括位于基板11与第一电极211及第二电极212之间的部分。第一电极211以及第二电极212与布线12导电接合。在基板11上设置有从主面111凹陷的凹部114。布线12收纳于凹部114。布线12具有与主面111表面一致的露出面121。露出面121的表面粗糙度小于背面112的表面粗糙度。因此,根据本结构,在半导体装置A30中,也能够抑制半导体装置A30的内部的高频传输所涉及的传输损耗。进而,在半导体装置A30中,具备与半导体装置A10共通的结构,因此起到与半导体装置A10同等的作用效果。
在半导体装置A30中,端子50具有底部51以及侧部52。通过采用本结构,在将半导体装置A30安装于布线基板时,熔融的焊料附着于侧部52。由此,促进焊脚的形成。因此,能够提高半导体装置A30相对于布线基板的接合强度。进而,由于能够容易地视觉辨认附着于侧部52的焊料,因此能够通过外观目视来确认半导体装置A30相对于布线基板的安装状态。
第四实施方式:
基于图28~图30,对本公开的第四实施方式的半导体装置A40进行说明。在这些图中,对与上述半导体装置A10相同或类似的要素标注相同的附图标记,并省略重复的说明。
在半导体装置A40中,多个第一半导体元件21以及多个第二半导体元件22的结构与半导体装置A10的该结构不同。
如图28~图30所示,多个第一半导体元件21各自的第一上表面21A以及多个第二半导体元件22各自的第二上表面22A从密封树脂40的顶面41向外部露出。第一上表面21A以及第二上表面22A分别与顶面41表面一致。因此,密封树脂40的第一方向z的尺寸小于半导体装置A10所具备的密封树脂40的第一方向z的尺寸。
接着,对半导体装置A40的作用效果进行说明。
半导体装置A40具备:基板11,其具有主面111以及背面112;第一半导体元件21,其具有第一电极211以及第二电极212;以及布线12,其包括位于基板11与第一电极211及第二电极212之间的部分。第一电极211以及第二电极212与布线12导电接合。在基板11上设置有从主面111凹陷的凹部114。布线12收纳于凹部114。布线12具有与主面111表面一致的露出面121。露出面121的表面粗糙度小于背面112的表面粗糙度。因此,根据本结构,在半导体装置A40中,也能够抑制半导体装置A40的内部的高频传输所涉及的传输损耗。进而,在半导体装置A40中,具备与半导体装置A10共通的结构,因此起到与半导体装置A10同等的作用效果。
在半导体装置A40中,第一半导体元件21从密封树脂40的顶面41向外部露出。通过采用本结构,在使用半导体装置A40时,能够将从第一半导体元件21产生的热高效地释放到外部。而且,由于第一半导体元件21的第一上表面21A与顶面41表面一致,因此能够进一步减小密封树脂40的第一方向z的尺寸。这有助于半导体装置A40的小型化。
第五实施方式:
基于图31~图33,对本公开的第五实施方式的半导体装置A50进行说明。在这些图中,对与上述半导体装置A10相同或类似的要素标注相同的附图标记,并省略重复的说明。
半导体装置A50中,与半导体装置A10的情况的不同之处在于,还具备散热层60。
如图32以及图33所示,散热层60以多个第一半导体元件21以及多个第二半导体元件22为基准位于与基板11相反的一侧。散热层60与多个第一半导体元件21各自的第一上表面21A以及多个第二半导体元件22各自的第二上表面22A相接。如图31~图33所示,散热层60从密封树脂40的顶面41向外部露出。在第一方向z上观察,散热层60的周缘包围多个第一半导体元件21以及多个第二半导体元件22。散热层60的组成包括例如铜。
接着,对半导体装置A50的作用效果进行说明。
半导体装置A50具备:基板11,其具有主面111以及背面112;第一半导体元件21,其具有第一电极211以及第二电极212;以及布线12,其包括位于基板11与第一电极211及第二电极212之间的部分。第一电极211以及第二电极212与布线12导电接合。在基板11上设置有从主面111凹陷的凹部114。布线12收纳于凹部114。布线12具有与主面111表面一致的露出面121。露出面121的表面粗糙度小于背面112的表面粗糙度。因此,根据本结构,在半导体装置A50中,也能够抑制半导体装置A50的内部的高频传输所涉及的传输损耗。进而,在半导体装置A50中,具备与半导体装置A10共通的结构,因此起到与半导体装置A10同等的作用效果。
半导体装置A50还具备在第一方向z上以第一半导体元件21为基准位于与基板11相反侧的散热层60。散热层60与第一半导体元件21相接。散热层60从密封树脂40向外部露出。通过采用本结构,在使用半导体装置A50时,从第一半导体元件21产生的热被传导至散热层60。传导至散热层60的热在与第一方向z正交的方向上扩散。因此,与半导体装置A40的情况相比,能够将从第一半导体元件21产生的热更高效地释放到外部。
本公开不限于上述实施方式。本公开的各部分的具体结构能够自由地进行各种设计变更。
本公开包括以下的附记所记载的实施方式。
附记1.
一种半导体装置,具备:
基板,其具有在第一方向上彼此朝向相反侧的主面以及背面;
第一半导体元件,其具有第一电极和第二电极;以及
布线,其包括位于所述基板与所述第一电极及所述第二电极之间的部分,
所述第一电极以及所述第二电极与所述布线导电接合,
在所述基板设置有从所述主面凹陷的凹部,
所述布线收纳于所述凹部,
所述布线具有与所述主面表面一致的露出面,
所述露出面的表面粗糙度小于所述背面的表面粗糙度。
附记2.
根据附记1所述的半导体装置,其中,
所述主面的表面粗糙度小于所述背面的表面粗糙度。
附记3.
根据附记2所述的半导体装置,其中,
还具备密封树脂,该密封树脂覆盖所述第一半导体元件的至少一部分,
在所述第一方向上观察时,所述密封树脂与所述主面及所述露出面重叠。
附记4.
根据附记3所述的半导体装置,其中,
所述密封树脂与所述主面及所述露出面相接。
附记5.
根据附记3所述的半导体装置,其中,
还具备绝缘层,该绝缘层包括位于所述主面及所述露出面与所述第一半导体元件之间的部分,
所述绝缘层的所述第一方向的尺寸小于所述密封树脂的所述第一方向的尺寸。
附记6.
根据附记1至5中任一项所述的半导体装置,其中,
还具备至少一部分收纳于所述基板的连接布线,
所述连接布线与所述布线连接,
所述连接布线从所述背面露出。
附记7.
根据附记6所述的半导体装置,其中,
所述连接布线以及所述布线与所述基板相接。
附记8.
根据附记7所述的半导体装置,其中,
所述基板的组成包括二氧化硅。
附记9.
根据附记7或8所述的半导体装置,其中,
所述连接布线具有:第一部分;以及第二部分,其在所述第一方向上位于所述第一部分与所述布线之间,
所述第一部分从所述背面露出,
所述第二部分与所述布线连接,
在所述第一方向上观察时,所述第一部分的面积大于所述第二部分的面积。
附记10.
根据附记6所述的半导体装置,其中,
还具备端子,该端子覆盖所述连接布线且向外部露出。
附记11.
根据附记10所述的半导体装置,其中,
在所述第一方向上观察时,所述连接布线以及所述布线被所述主面的周缘包围。
附记12.
根据附记10所述的半导体装置,其中,
所述端子具有底部以及侧部,
所述底部在所述第一方向上以所述连接布线为基准而位于与所述布线相反的一侧,
所述侧部从所述底部沿所述第一方向延伸。
附记13.
根据附记3至5中任一项所述的半导体装置,其中,
所述密封树脂具有在所述第一方向上朝向与所述主面相同的一侧的顶面,
所述第一半导体元件从所述顶面向外部露出。
附记14.
根据附记3至5中任一项所述的半导体装置,其中,
还具备散热层,该散热层在所述第一方向上以所述第一半导体元件为基准而位于与所述基板相反的一侧,
所述散热层与所述第一半导体元件相接,
所述散热层从所述密封树脂露出。
附记15.
根据附记1至5中任一项所述的半导体装置,其中,
还具备与所述第二电极导通的第二半导体元件,
所述第二半导体元件在与所述第一方向正交的第二方向上远离所述第一半导体元件。
附记16.
根据附记15所述的半导体装置,其中,
所述布线包括与所述第一电极导电接合的第一布线,
所述第一布线被分割为多个区域,
所述多个区域在所述第二方向上延伸,并且在与所述第一方向以及所述第二方向正交的第三方向上相互分离。
附记17.
根据附记15所述的半导体装置,还具备:
驱动元件,其与所述第一半导体元件以及所述第二半导体元件导通;以及
控制元件,其与所述驱动元件导通,
所述驱动元件以及所述控制元件在所述第二方向上以所述第二半导体元件为基准而位于与所述第一半导体元件相反的一侧。
附记18.
一种半导体装置的制造方法,具备:
在具有主面的基材中,在所述基材形成从所述主面凹陷的凹部的工序;
形成收纳于所述凹部的布线的工序;以及
将第一半导体元件与所述布线导电接合的工序,
所述第一半导体元件具有与所述主面对置的第一电极及第二电极,
将所述第一半导体元件导电接合的工序包括将所述第一电极及所述第二电极与所述布线导电接合,
形成所述布线的工序包括:形成覆盖所述凹部以及所述主面的金属层;以及通过化学机械研磨将所述金属层磨削至所述主面整体露出。
符号说明
A10、A20、A30、A40、A50—半导体装置;11—基板;111—主面;112—背面;113—侧面;114—凹部;115—贯通孔;12—布线;12A—第一布线;12B—第二布线;12C—第三布线;12D—第一栅极布线;12E—第二栅极布线;12F—检测布线;12G—启动布线;12H—控制布线;12I—中继布线;121—露出面;13—连接布线;131—第一部分;131A—第一端面;131B—第二端面;132—第二部分;19—绝缘层;191—开口;21—第一半导体元件;21A—第一上表面;211—第一电极;212—第二电极;213—第一栅极电极;22—第二半导体元件;22A—第二上表面;221—第三电极;222—第四电极;223—第二栅极电极;29—接合层;31—驱动元件;311—电极;32—控制元件;321—电极;40—密封树脂;41—顶面;50—端子;50A—第一端子;50B—第二端子;50C—第三端子;50D—启动端子;50E—控制端子;51—底部;52—侧部;60—散热层;81—基材;811—主面;812—背面;813—第一凹部;814—第二凹部;815—第三凹部;82—第一金属层;83—第二金属层;84—模制树脂;881—第一掩膜层;882—第二掩膜层;883—第三掩膜层;89—带;z—第一方向;x—第二方向;y—第三方向。

Claims (18)

1.一种半导体装置,其特征在于,具备:
基板,其具有在第一方向上彼此朝向相反侧的主面以及背面;
第一半导体元件,其具有第一电极和第二电极;以及
布线,其包括位于所述基板与所述第一电极及所述第二电极之间的部分,
所述第一电极以及所述第二电极与所述布线导电接合,
在所述基板设置有从所述主面凹陷的凹部,
所述布线收纳于所述凹部,
所述布线具有与所述主面表面一致的露出面,
所述露出面的表面粗糙度小于所述背面的表面粗糙度。
2.根据权利要求1所述的半导体装置,其特征在于,
所述主面的表面粗糙度小于所述背面的表面粗糙度。
3.根据权利要求2所述的半导体装置,其特征在于,
还具备密封树脂,该密封树脂覆盖所述第一半导体元件的至少一部分,
在所述第一方向上观察时,所述密封树脂与所述主面及所述露出面重叠。
4.根据权利要求3所述的半导体装置,其特征在于,
所述密封树脂与所述主面及所述露出面相接。
5.根据权利要求3所述的半导体装置,其特征在于,
还具备绝缘层,该绝缘层包括位于所述主面及所述露出面与所述第一半导体元件之间的部分,
所述绝缘层的所述第一方向的尺寸小于所述密封树脂的所述第一方向的尺寸。
6.根据权利要求1至5中任一项所述的半导体装置,其特征在于,
还具备至少一部分收纳于所述基板的连接布线,
所述连接布线与所述布线连接,
所述连接布线从所述背面露出。
7.根据权利要求6所述的半导体装置,其特征在于,
所述连接布线以及所述布线与所述基板相接。
8.根据权利要求7所述的半导体装置,其特征在于,
所述基板的组成包括二氧化硅。
9.根据权利要求7或8所述的半导体装置,其特征在于,
所述连接布线具有:第一部分;以及第二部分,其在所述第一方向上位于所述第一部分与所述布线之间,
所述第一部分从所述背面露出,
所述第二部分与所述布线连接,
在所述第一方向上观察时,所述第一部分的面积大于所述第二部分的面积。
10.根据权利要求6所述的半导体装置,其特征在于,
还具备端子,该端子覆盖所述连接布线且向外部露出。
11.根据权利要求10所述的半导体装置,其特征在于,
在所述第一方向上观察时,所述连接布线以及所述布线被所述主面的周缘包围。
12.根据权利要求10所述的半导体装置,其特征在于,
所述端子具有底部以及侧部,
所述底部在所述第一方向上以所述连接布线为基准而位于与所述布线相反的一侧,
所述侧部从所述底部沿所述第一方向延伸。
13.根据权利要求3至5中任一项所述的半导体装置,其特征在于,
所述密封树脂具有在所述第一方向上朝向与所述主面相同的一侧的顶面,
所述第一半导体元件从所述顶面向外部露出。
14.根据权利要求3至5中任一项所述的半导体装置,其特征在于,
还具备散热层,该散热层在所述第一方向上以所述第一半导体元件为基准而位于与所述基板相反的一侧,
所述散热层与所述第一半导体元件相接,
所述散热层从所述密封树脂露出。
15.根据权利要求1至5中任一项所述的半导体装置,其特征在于,
还具备与所述第二电极导通的第二半导体元件,
所述第二半导体元件在与所述第一方向正交的第二方向上远离所述第一半导体元件。
16.根据权利要求15所述的半导体装置,其特征在于,
所述布线包括与所述第一电极导电接合的第一布线,
所述第一布线被分割为多个区域,
所述多个区域在所述第二方向上延伸,并且在与所述第一方向以及所述第二方向正交的第三方向上相互分离。
17.根据权利要求15所述的半导体装置,其特征在于,还具备:
驱动元件,其与所述第一半导体元件以及所述第二半导体元件导通;以及
控制元件,其与所述驱动元件导通,
所述驱动元件以及所述控制元件在所述第二方向上以所述第二半导体元件为基准而位于与所述第一半导体元件相反的一侧。
18.一种半导体装置的制造方法,其特征在于,具备:
在具有主面的基材中,在所述基材形成从所述主面凹陷的凹部的工序;
形成收纳于所述凹部的布线的工序;以及
将第一半导体元件与所述布线导电接合的工序,
所述第一半导体元件具有与所述主面对置的第一电极及第二电极,
将所述第一半导体元件导电接合的工序包括将所述第一电极及所述第二电极与所述布线导电接合,
形成所述布线的工序包括:形成覆盖所述凹部以及所述主面的金属层;以及通过化学机械研磨将所述金属层磨削至所述主面整体露出。
CN202380025559.7A 2022-03-16 2023-02-27 半导体装置以及半导体装置的制造方法 Pending CN118830077A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022-041713 2022-03-16
JP2022041713 2022-03-16
PCT/JP2023/007081 WO2023176404A1 (ja) 2022-03-16 2023-02-27 半導体装置、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN118830077A true CN118830077A (zh) 2024-10-22

Family

ID=88023452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380025559.7A Pending CN118830077A (zh) 2022-03-16 2023-02-27 半导体装置以及半导体装置的制造方法

Country Status (2)

Country Link
CN (1) CN118830077A (zh)
WO (1) WO2023176404A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632556B1 (ko) * 2005-01-28 2006-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
KR100688869B1 (ko) * 2005-07-22 2007-03-02 삼성전기주식회사 임프린트법을 이용한 인쇄회로기판 제조방법
JP2012248583A (ja) * 2011-05-25 2012-12-13 Jjtech Co Ltd 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法
WO2017057263A1 (ja) * 2015-09-29 2017-04-06 大日本印刷株式会社 配線構造体およびその製造方法、半導体装置、多層配線構造体およびその製造方法、半導体素子搭載用基板、パターン構造体の形成方法、インプリント用のモールドおよびその製造方法、インプリントモールドセット、ならびに多層配線基板の製造方法

Also Published As

Publication number Publication date
WO2023176404A1 (ja) 2023-09-21

Similar Documents

Publication Publication Date Title
JP3390661B2 (ja) パワーモジュール
US11088042B2 (en) Semiconductor device and production method therefor
JP7416638B2 (ja) 半導体装置および半導体装置の製造方法
CN118830077A (zh) 半导体装置以及半导体装置的制造方法
US20200357729A1 (en) Electronic device with double-sided cooling
US20230307424A1 (en) Semiconductor device
WO2022070741A1 (ja) 半導体装置
CN111354709B (zh) 半导体装置及其制造方法
US20240112992A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2024157817A1 (ja) 半導体装置
WO2024185512A1 (ja) 半導体装置、および半導体装置の製造方法
US20240170353A1 (en) Semiconductor device and mounting structure for semiconductor element
US20230395451A1 (en) Semiconductor device and manufacturing method for semiconductor device
WO2023095681A1 (ja) 半導体装置
US11817439B2 (en) Semiconductor device having distinguishable electrodes
WO2024018798A1 (ja) 半導体装置
US11948866B2 (en) Semiconductor device
WO2024043008A1 (ja) 半導体装置
JP7290960B2 (ja) 半導体装置
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
US20230245951A1 (en) Semiconductor device
WO2023176370A1 (ja) 半導体素子および半導体装置
WO2023162700A1 (ja) 半導体装置
WO2023228782A1 (ja) 半導体装置
JP2024027256A (ja) 半導体装置および半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication