CN118575272A - 电容器及制造电容器的方法 - Google Patents
电容器及制造电容器的方法 Download PDFInfo
- Publication number
- CN118575272A CN118575272A CN202380017962.5A CN202380017962A CN118575272A CN 118575272 A CN118575272 A CN 118575272A CN 202380017962 A CN202380017962 A CN 202380017962A CN 118575272 A CN118575272 A CN 118575272A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon substrate
- capacitor
- conductive layer
- equal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 179
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 231
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 209
- 239000010703 silicon Substances 0.000 claims abstract description 209
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 204
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 115
- 239000011148 porous material Substances 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 50
- 238000009792 diffusion process Methods 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 352
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 239000010408 film Substances 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000002048 anodisation reaction Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 239000008151 electrolyte solution Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种配置为电容的电压依赖性降低的电容器及制造该电容器的方法。电容器(1)包括硅基板(2)、导电层(3)、介电层(4)和电极层(5)。硅基板(2)具有第一主表面(21)和与第一主表面(21)相反的第二主表面(22)。硅基板(2)具有多孔硅区域(23)，该多孔硅区域(23)包括在第一主表面(21)中形成的多个孔(24)。导电层(3)沿多孔硅区域(23)的表面(231)设置。介电层(4)具有沿多孔硅区域(23)的表面(231)的形状，并且设置在导电层(3)上。电极层(5)设置在介电层(4)上。
Description
技术领域
本公开涉及电容器及制造该电容器的方法，具体地涉及一种包括硅基板的电容器及制造该电容器的方法。
背景技术
专利文献1公开了一种沟槽电容器(电容器)。专利文献1中公开的电容器包括其中形成有沟槽的硅基板。该硅基板具有p-硅层的上部和p+硅基板的下部。沟槽从硅基板的上部朝向下部形成。此外，硅基板形成有多孔硅区域，以围绕硅基板下部中的沟槽底部和沟槽侧壁。在专利文献1中公开的电容器中，多孔硅区域设置在p+硅基板中，而不设置在p-硅层中。此外，专利文献1中公开的沟槽电容器包括共形地覆盖多孔硅区域的介电层和共形地覆盖介电层的多晶硅层。
在专利文献1中公开的电容器中，多孔硅区域形成第一极板，并且多晶硅层形成第二极板。
在专利文献1中公开的电容器中，施加使多晶硅层的电势高于多孔硅区域的电势的电压，从p-硅中的介电层和沟槽侧壁层之间的界面在p-硅层中形成耗尽层。因此，在专利文献1中公开的电容器中，电容器的电容根据施加于电容器两端的电压之间的极性差而变化。
引用列表
专利文献
专利文献1：JP H08-213565A
发明内容
本公开的目的是提供一种配置为电容的电压依赖性降低的电容器及制造该电容器的方法。
根据本公开的一方面，电容器包括硅基板、导电层、介电层和电极层。硅基板具有第一主表面和与第一主表面相反的第二主表面。硅基板具有多孔硅区域，该多孔硅区域包括在第一主表面中形成的多个孔。导电层沿多孔硅区域的表面设置。介电层具有沿多孔硅区域的表面的形状，并且设置在导电层上。电极层设置在介电层上。
根据本公开的另一方面，电容器包括硅基板、导电层、介电层和电极层。硅基板具有第一主表面和与第一主表面相反的第二主表面。硅基板具有在第一主表面中形成且未到达第二主表面的多个孔。导电层具有沿硅基板中的多个孔的内表面的形状，并且覆盖多个孔的内表面。介电层具有沿硅基板中的多个孔的内表面的形状，并且覆盖导电层。电极层覆盖介电层。
根据本公开的又一方面，通过制造电容器的方法制造的电容器包括硅基板、导电层、介电层和电极层。硅基板具有第一主表面和与第一主表面相反的第二主表面。硅基板具有多孔硅区域，该多孔硅区域包括在第一主表面中形成的多个孔。导电层沿多孔硅区域的表面设置。介电层具有沿多孔硅区域的表面的形状，并且设置在导电层上。电极层设置在介电层上。导电层是设置在多孔硅区域中的扩散层。制造电容器的方法包括第一步骤、第二步骤、第三步骤和第四步骤。第一步骤包括制备具有多孔硅区域的硅基板。第二步骤包括沿多孔硅区域的表面形成包括扩散层的导电层。第三步骤包括在导电层上形成介电层。第四步骤包括在介电层上形成电极层。
根据本公开的又一方面，通过制造电容器的方法制造的电容器包括硅基板、导电层、介电层和电极层。硅基板具有第一主表面和与第一主表面相反的第二主表面。硅基板具有多孔硅区域，该多孔硅区域包括在第一主表面中形成的多个孔。导电层沿多孔硅区域的表面设置。介电层具有沿多孔硅区域的表面的形状，并且设置在导电层上。电极层设置在介电层上。导电层是在多孔硅区域的表面上形成的金属层。制造电容器的方法包括第一步骤、第二步骤、第三步骤和第四步骤。第一步骤包括制备具有多孔硅区域的硅基板。第二步骤包括在多孔硅区域的表面上形成包括金属层的导电层。第三步骤包括在导电层上形成介电层。第四步骤包括在介电层上形成电极层。
附图说明
图1是根据第一实施方案的电容器的截面图；
图2是电容器的平面视图；
图3是电容器的主要部分的放大截面图；
图4A至4C是示出制造电容器的方法中的步骤的截面图；
图5A至5D是示出制造电容器的方法中的步骤的截面图；
图6是在制造电容器的方法的第一步骤中制备的硅基板的主要部分的放大截面图；
图7是根据第二实施方案的电容器的截面图；
图8是根据第二实施方案的电容器的主要部分的放大截面图；
图9A至9C是示出制造根据第二实施方案的电容器的方法中的步骤的截面图；
图10A至10D是示出制造根据第二实施方案的电容器的方法中的步骤的截面图；以及
图11是根据第三实施方案的电容器的主要部分的放大截面图。
具体实施方式
下面将在第一实施方案至第三实施方案等中描述的图1至3、4A至4C、5A至5D、6至8、9A至9C、10A至10D和11是示意图，图中每个部件的尺寸和厚度的比率不一定反映实际比例。
(第一实施方案)
(1.1)概述
下面将参照图1至3描述根据第一实施方案的电容器1。注意，图1是沿图2的线X-X截取的截面图。
电容器1包括硅基板2、导电层3、介电层4和电极层5。硅基板2具有第一主表面21和与第一主表面21相反的第二主表面22。硅基板2具有多孔硅区域23，该多孔硅区域23包括在第一主表面21中形成的多个孔24。导电层3沿多孔硅区域23的表面231设置。介电层4具有沿多孔硅区域23的表面231的形状，并且设置在导电层3上。电极层5设置在介电层4上。
在电容器1中，导电层3(和硅基板2)构成电容器1的第一电极，电极层5构成电容器1的第二电极，并且介电层4构成插入在电容器1中的第一电极和第二电极之间的介电部分。
此外，电容器1还包括绝缘层6、第一外部连接电极7和第二外部连接电极8。绝缘层6设置在硅基板2的第一主表面21上。当在相对于硅基板2限定的厚度方向D1上观察时，绝缘层6围绕多孔硅区域23。第一外部连接电极7经由硅基板2连接到导电层3。第二外部连接电极8连接到电极层5。
(1.2)电容器的部件
下面将更详细地描述电容器1的部件。
(1.2.1)硅基板
如图1所示，硅基板2具有第一主表面21和与第一主表面21相反的第二主表面22。当在相对于硅基板2限定的厚度方向D1上观察硅基板2时，硅基板2的外边缘具有矩形形状。硅基板2的厚度例如大于或等于300μm且小于或等于1mm。
硅基板2是例如p型硅基板。当硅基板2是p型硅基板时，硅基板2包括例如硼(B)作为杂质，但是杂质不限于该实例，硅基板2可以包括铟(In)作为杂质。
硅基板2的杂质浓度例如高于或等于1×1013cm-3且低于或等于1×1017cm-3，更优选高于或等于5×1013cm-3且低于或等于5×1016cm-3。硅基板2的杂质浓度是例如可通过二次离子质谱(SIMS)获得的值。
硅基板2具有多孔硅区域23，该多孔硅区域23包括在第一主表面21中形成的多个孔24。多孔硅区域23的表面231包括在硅基板2的第一主表面21中形成的多个孔24的内表面241(见图3和6)，和硅基板2的第一主表面21的一部分。具有多孔硅区域23的硅基板2是例如p型单晶硅基板20的阳极化部分(见图4A)。多个孔24在硅基板2的第一主表面21中并且未到达第二主表面22。换言之，多个孔24不在相对于硅基板2限定的厚度方向D1上穿透硅基板2。多个孔24是在沿相对于硅基板2限定的厚度方向D1的方向上伸长的细孔。更具体地，多个孔24是细孔，每个细孔具有在相对于硅基板2限定的厚度方向D1上从硅基板2的第一主表面21开始的深度，和在硅基板2的第一主表面21处的开口宽度，并且所述深度大于所述开口宽度。硅基板2的第一主表面21处的多个孔24中的每一个的开口宽度例如大于或等于0.1μm且小于或等于10μm。此外，多个孔24中的每一个的深度小于硅基板2的厚度。多个孔24中的每一个在相对于硅基板2限定的厚度方向D1上的深度例如大于或等于20μm且小于或等于300μm，更优选大于或等于30μm且小于或等于100μm。注意，多个孔24中的每一个的深度的上限值相应地根据例如多个孔24中的每一个的开口宽度以及导电层3、介电层4和电极层5中的每一个的形成方法来确定。硅基板2的多孔硅区域23中的每个孔24的开口宽度和深度是例如可从电容器1的横截面扫描电子显微镜(SEM)图像获得的值。
在电容器1中，多孔硅区域23中的多个孔24中的每一个的深度越大，多孔硅区域23的表面231的表面积就可以越大，因此，电容器1可以具有增大的电容。此外，在电容器1中，多孔硅区域23中的孔24的数量越大，多孔硅区域23的表面231的表面积就可以越大。
在硅基板2中，多孔硅区域23的表面231包括多个孔24的内表面241(见图3)。硅基板2的多孔硅区域23中的多个孔24的每个内表面241包括凹凸表面242(见图3)。凹凸表面242处的峰和谷之间的高度差小于每个孔24的开口宽度。凹凸表面242处的峰和谷之间的高度差是例如可从电容器1的横截面扫描电子显微镜(SEM)图像获得的值。凹凸表面242处的峰和谷之间的高度差可以根据例如将形成硅基板2的p型单晶硅基板20(见图4A)的杂质浓度和阳极化状况而变化。注意，硅基板2的杂质浓度与p型单晶硅基板20的杂质浓度相同。此外，硅基板2的载流子浓度与p型单晶硅基板20的载流子浓度相同。
当在相对于硅基板2限定的厚度方向D1上观察时，多孔硅区域23是四边形区域，并且被绝缘层6包围。当在相对于硅基板2限定的厚度方向D1上观察时，多孔硅区域23不限于四边形区域，而是可以是例如圆形区域，可以是除四边形之外的多边形区域，或者可以具有除凸多边形之外的多边形形状。此外，当在相对于硅基板2限定的厚度方向D1上观察时，多孔硅区域23的一部分可以与绝缘层6重叠。
(1.2.2)导电层
如图1和3所示，导电层3沿多孔硅区域23的表面231设置。在根据第一实施方案的电容器1中，导电层3是设置在硅基板2的多孔硅区域23中的扩散层。包括在导电层3中的扩散层的导电类型与硅基板2的导电类型相同。此外，扩散层的杂质浓度高于硅基板2的杂质浓度。因此，当硅基板2是p型硅基板时，扩散层是具有比p型硅基板更高浓度的p型硅区域(p+硅区域)。扩散层中的杂质的类型例如与硅基板2中的杂质的类型相同。更具体地，当硅基板2是p型硅基板并且硅基板2中的杂质是硼时，扩散层中的杂质是硼。扩散层的杂质浓度高于或等于1×1018cm-3且低于或等于1×1021cm-3，更优选高于或等于5×1018cm-3且低于或等于1×1020cm-3。扩散层的杂质浓度是例如可通过SIMS获得的值。
导电层3的载流子浓度高于硅基板2的载流子浓度。导电层3的载流子浓度和硅基板2的载流子浓度是例如可通过使用扫描微波阻抗显微镜(sMIM)的载流子浓度分布观察获得的值。
为了讨论导电层3的载流子浓度和硅基板2的载流子浓度之间的相对高/低关系，载流子浓度不限于可通过使用sMIM的载流子浓度分布观察获得的值。导电层3的载流子浓度和硅基板2的载流子浓度可以是例如可通过扫描电容显微镜(SCM)的载流子浓度分布观察获得的值。此外，导电层3的载流子浓度和硅基板2的载流子浓度可以是例如可通过扫描非线性介电显微镜(SNDM)的载流子浓度分布观察获得的值。
扩散层的厚度大于或等于10nm且小于或等于10000nm，更优选大于或等于50nm且小于或等于5000nm。扩散层的厚度是例如可通过使用扫描微波阻抗显微镜(sMIM)观察电容器1的横截面表面获得的值。扩散层的厚度是扩散层在孔24的内表面241(见图3)的任意点处的法线方向上的厚度。
(1.2.3)介电层
如图1和3所示，介电层4设置在导电层3上，并且具有沿多孔硅区域23的表面231的形状。介电层4具有在相对于硅基板2限定的厚度方向D1上插入在导电层3和电极层5之间的部分，以及在多孔硅区域23中形成的多个孔24中插入在导电层3和电极层5之间的部分。
介电层4的厚度例如大于或等于10nm且小于或等于500nm。介电层4的厚度的上限受到例如多孔硅区域23中的每个孔24在沿硅基板2的第一主表面21的一个方向上的开口宽度、以及在上述一个方向上多孔硅区域23中的每个孔24中的电极层5的厚度的限制。
介电层4具有多层结构，包括堆叠在另一层顶部上的多个介电膜，但不限于该实例，介电层4可以是单一介电层。当介电层4具有多层结构时，介电层4包括例如导电层3上的第一介电膜(例如，第一氧化硅膜)、第一介电膜上的第二介电膜(例如，氮化硅膜)，以及第二介电膜上的第三介电膜(例如，第二氧化硅膜)。用于第一氧化硅膜和第二氧化硅膜的材料是例如二氧化硅(SiO2)。第一氧化硅膜和第二氧化硅膜中的每一个的组成不必须严格是SiO2。此外，第一氧化硅膜的组成和第二氧化硅膜的组成可以彼此不同。当介电层4由单一介电膜组成时，用于介电膜的材料是例如氧化硅。用于介电膜的材料不限于氧化硅，而是可以是例如氧化钛、氧化锆、氧化铪、氧化钒、氧化钨、氧化铌、氧化钽或氧化铝。
介电层4在导电层3和绝缘层6的与硅基板2相反的一侧上的主表面61上延伸。
(1.2.4)电极层
如图1和3所示，电极层5设置在介电层4上。电极层5是例如导电多晶硅层。导电多晶硅层的杂质浓度例如高于或等于1×1018cm-3且低于或等于1×1021cm-3，更优选高于或等于5×1018cm-3且低于或等于1×1020cm-3。导电多晶硅层中的杂质包括选自例如硼、铟、磷、砷和锑的一种。电极层5不限于导电多晶硅层，而是可以是例如金属电极层。用于金属电极层的材料包括选自例如钌(Ru)、钛(Ti)、钽(Ta)、钨(W)和铝(Al)的至少一种。更具体地，用于金属电极层的材料是例如钌、钛、钽、钨、铝，或包括这些金属中的任一种作为主要成分的合金。
电极层5具有：面向导电层3的第一部分51，其中介电层4设置在电极层5和导电层3之间；以及位于绝缘层6的主表面61上的第二部分52。电极层5的第一部分51包括位于硅基板2的多孔硅区域23中的多个孔24中的多个柱状部分511，和将多个柱状部分511的上端彼此连接的部分512。
(1.2.5)绝缘层
如图1所示，绝缘层6设置在硅基板2的第一主表面21上。当在相对于硅基板2限定的厚度方向D1上观察时，绝缘层6围绕多孔硅区域23。绝缘层6包括例如在硅基板2的第一主表面21上形成的氧化硅层，和在氧化硅层上形成的氮化硅层。
氧化硅层的厚度例如大于或等于0.5μm且小于或等于2μm，例如为1μm。氮化硅层的厚度例如大于或等于0.5μm且小于或等于2μm，例如为1μm。氮化硅层的厚度与氧化硅层的厚度相同，但不限于该实例，氮化硅层的厚度可以是与氧化硅层的厚度不同的厚度。
绝缘层6不限于具有氧化硅层和氮化硅层的分层结构，而是可以具有由例如氧化硅层组成的单层结构。
(1.2.6)第一外部连接电极和第二外部连接电极
如图1所示，第一外部连接电极7经由硅基板2连接到导电层3。更具体地，第一外部连接电极7通过在绝缘层6中形成的接触孔62连接到硅基板2的第一主表面21，并且经由硅基板2连接到导电层3。在电容器1中，第一外部连接电极7电连接到硅基板2。说到“第一外部连接电极7电连接到硅基板2”意味着第一外部连接电极7和硅基板2彼此欧姆接触。当在相对于硅基板2限定的厚度方向D1上观察时，第一外部连接电极7的外边缘具有例如四边形形状，但不限于该实例，该外边缘可以具有例如圆形形状。第一外部连接电极7在硅基板2的第一主表面21的一部分、绝缘层6中的接触孔62的内周表面、和绝缘层6的主表面61的一部分上延伸。第一外部连接电极7在相对于硅基板2限定的厚度方向D1上不与多孔硅区域23重叠。
第二外部连接电极8连接到电极层5。在电容器1中，第二外部连接电极8电连接到电极层5。说到“第二外部连接电极8电连接到电极层5”意味着第二外部连接电极8和电极层5彼此欧姆接触。第二外部连接电极8设置在电极层5的第二部分52的一部分上，该第二部分52设置在绝缘层6的主表面61上。第二外部连接电极8在相对于硅基板2限定的厚度方向D1上不与多孔硅区域23重叠。
用于第一外部连接电极7和第二外部连接电极8的材料包括例如铝，但不限于该实例，该材料可以包括例如金、铂和钌。用于第二外部连接电极8的材料与用于第一外部连接电极7的材料相同，但不限于该实例，该材料可以是与用于第一外部连接电极7的材料不同的材料。
第一外部连接电极7和第二外部连接电极8中的每一个的厚度例如大于或等于1μm且小于或等于3μm。第二外部连接电极8的厚度与第一外部连接电极7的厚度相同，但不限于该实例，该厚度可以是与第一外部连接电极7的厚度不同的厚度。
(1.3)制造电容器的方法
作为制造电容器1的方法，例如，可以采用包括第一步骤、第二步骤、第三步骤和第四步骤的制造方法。制造电容器1的方法还包括第五步骤。下面将参照图4A至4C、5A至5D和6描述制造电容器1的方法。
在第一步骤中，制备硅基板2(见图4C和6)。硅基板2具有第一主表面21和与第一主表面21相反的第二主表面22，并且具有多孔硅区域23，该多孔硅区域23包括在第一主表面21中形成的多个孔24。
在第一步骤中，首先制备将形成硅基板2的p型单晶硅基板20(见图4A)。p型单晶硅基板20具有第一主表面201和与第一主表面201相反的第二主表面202。p型单晶硅基板20的第一主表面201是例如(100)面，但不限于该实例，第一主表面201可以是例如(110)面或(111)面。此外，p型单晶硅基板20的第一主表面201可以是例如具有与(100)面成大于0°且小于或等于5°的偏离角(off angle)的晶面。这里，“偏离角”是第一主表面201相对于(100)面的倾斜角。因此，当偏离角为0°时，第一主表面201是(100)面。
在第一步骤中，在p型单晶硅基板20的第一主表面201上形成具有预定图案的绝缘层6(见图4B)。此后，在第一步骤中，通过使用p型单晶硅基板20作为阳极进行阳极化，从而形成具有多孔硅区域23的硅基板2(见图4C和6)。注意，为了形成具有预定图案的绝缘层6，例如，进行第一步骤和第二步骤。在第一步骤中，通过例如热氧化在p型单晶硅基板20的整个第一主表面201上形成氧化硅层，并且通过例如化学气相沉积(CVD)在氧化硅层上形成氮化硅层。在第二步骤中，通过光刻技术和蚀刻技术将氧化硅层和氮化硅层的分层结构图案化为预定图案，从而形成绝缘层6。这里，p型单晶硅基板20的第一主表面201对应于硅基板2的第一主表面21。
在第一步骤中，如上所述，在p型单晶硅基板20上进行阳极化，从而形成具有多孔硅区域23的硅基板2(见图4C和6)。在阳极化中，铂电极被布置为在电解溶液中面向p型单晶硅基板20的第一主表面201，并且使具有预定电流密度的电流在使用p型单晶硅基板20的阳极和使用铂电极的阴极之间流动预定的时间。因此，阳极化使得p型单晶硅基板20在作为p型单晶硅基板20的第一主表面201的一部分并且未被绝缘层6覆盖的区域中是多孔的。在第一步骤中，由此制备具有包括多个孔24的多孔硅区域23的硅基板2。电解溶液是例如氢氟酸和乙醇的混合液体。注意，在进行阳极化之前，在p型单晶硅基板20的第二主表面202上形成将用于阳极化的电极。该电极可以在阳极化之后被移除，或者可以不移除而留下。电极可以是金属膜或杂质浓度比硅基板2更高的高杂质浓度层。
在第一步骤中，改变电解溶液中氟化氢的浓度、预定电流密度或预定时间中的至少一个，使得能够控制多个孔24中的每一个的形状和深度。电解溶液中氟化氢的浓度例如高于或等于1wt％且低于或等于80wt％，更优选高于或等于20wt％且低于或等于40wt％。此外，在制造电容器1的方法中，改变p型单晶硅基板20的电阻率也使得能够控制多个孔24中的每一个的形状，p型单晶硅基板20的电阻率是基于将形成硅基板2的p型单晶硅基板20的杂质浓度确定的。
在第二步骤中，如图5A所示，形成包括沿硅基板2的多孔硅区域23的表面231的扩散层的导电层3。在第二步骤中，例如，通过使用绝缘层6作为掩模层，将杂质(例如，硼)热扩散到硅基板2的多孔硅区域23中，从而形成包括杂质浓度比硅基板2更高的扩散层的导电层3。
在第三步骤中，如图5B所示，在导电层3上形成介电层4。在第三步骤中，通过例如CVD形成介电层4的第一氧化硅膜，通过例如CVD形成介电层4的氮化硅膜，并且通过例如CVD形成介电层4的第二氧化硅膜。注意，可以通过热氧化形成第一氧化硅膜。在这种情况下，第一氧化硅膜不形成在绝缘层6上。
在第四步骤中，如图5C所示，在介电层4上形成电极层5。更具体地，在第四步骤中，首先在介电层4上形成将形成电极层5的电极材料层。在第四步骤中，通过例如CVD形成电极材料层，此后通过例如光刻技术和蚀刻技术图案化电极材料层，从而形成包括电极材料层的一部分的电极层5。电极层5包括在相对于硅基板2限定的厚度方向D1(见图1)上与多孔硅区域23重叠的第一部分51，和位于绝缘层6的主表面61上的第二部分52。
在第五步骤中，如图5D所示，形成第一外部连接电极7和第二外部连接电极8。具体地，在第五步骤中，在绝缘层6中形成接触孔62，从而首先暴露硅基板2的第一主表面21的一部分。在第五步骤中，通过使用例如光刻技术和蚀刻技术形成接触孔62。此后，通过使用例如薄膜形成方法、光刻技术和蚀刻技术形成第一外部连接电极7和第二外部连接电极8。薄膜形成方法是例如蒸发、溅射或CVD。第五步骤可以包括热处理，以在第一外部连接电极7和硅基板2之间获得欧姆接触。
在制造电容器1的方法中，在第一步骤中制备包括多个p型单晶硅基板20的第一晶片(例如，硅晶片)，并且进行第一至第五步骤，从而获得包括多个电容器1的第二晶片。在制造电容器1的方法中，通过例如切割锯或激光切割装置切割第二晶片，从而获得多个电容器1。
(2)优点
(2.1)电容器
根据第一实施方案的电容器1包括硅基板2、导电层3、介电层4和电极层5。硅基板2具有第一主表面21和与第一主表面21相反的第二主表面22。硅基板2具有多孔硅区域23，该多孔硅区域23包括在第一主表面21中形成的多个孔24。导电层3沿多孔硅区域23的表面231设置。介电层4具有沿多孔硅区域23的表面231的形状，并且设置在导电层3上。电极层5设置在介电层4上。根据第一实施方案的电容器1包括沿多孔硅区域23的表面231设置的导电层3，因此，导电层3在多孔硅区域23中的多个孔24的内表面241和第一主表面21上延伸。因此，根据第一实施方案的电容器1被配置为电容的电压依赖性降低。更具体地，由于根据第一实施方案的电容器1包括导电层3，所以当电极层5的电势高于硅基板2的电势时，可以抑制从硅基板2一侧的介电层4形成耗尽层(可以减小耗尽层的宽度)。因此，根据第一实施方案的电容器1被配置为能够减小当电极层5的电势低于硅基板2的电势时的电容和当电极层5的电势高于硅基板2的电势时的电容之间的差。换言之，在根据第一实施方案的电容器1中，可以抑制电容器1的电容根据施加于电容器1两端的电压之间的极性差异而变化。此外，在根据第一实施方案的电容器1中，多孔硅区域23中的多个孔24的内表面241包括凹凸表面242，因此，多孔硅区域23的表面231具有增大的面积，并因此容易增大电容器1的电容。
此外，与专利文献1中公开的硅基板不同，根据第一实施方案的电容器1不必采用具有包括p-硅层的上部和包括p+硅基板的下部的外延基板，因此，导电层3具有增大的表面积。此外，根据第一实施方案的电容器1不必采用诸如专利文献1中公开的硅基板的外延基板，因此可以降低成本。
此外，在根据第一实施方案的电容器1中，导电层3是沿硅基板2的多孔硅区域23的表面231形成的扩散层。因此，根据第一实施方案的电容器1不必在多孔硅区域23中的多个孔24中形成导电层3，并且具有容易在多个孔24中形成介电层4和电极层5的优点。
(2.2)制造电容器的方法
制造根据第一实施方案的电容器1的方法包括：制备具有多孔硅区域23的硅基板2；沿多孔硅区域23的表面231形成包括扩散层的导电层3；此后，在导电层3上形成介电层4；以及此后，在介电层4上形成电极层5。制造根据第一实施方案的电容器1的方法使得能够降低电容的电压依赖性。
(3)第一实施方案的变型
硅基板2不限于p型硅基板，而是可以是n型硅基板。当硅基板2是n型硅基板时，硅基板2包括例如磷(P)作为杂质，但是杂质不限于该实例，硅基板2可以包括砷(As)或锑(Sb)作为杂质。此外，当硅基板2是n型硅基板时，扩散层的杂质浓度也高于硅基板2的杂质浓度。此外，扩散层的载流子浓度高于硅基板2的载流子浓度。扩散层包括例如磷(P)作为杂质，但是杂质不限于该实例，扩散层可以包括砷(As)或锑(Sb)作为杂质。
当硅基板2是n型硅基板时，制造电容器1的方法与制造根据第一实施方案的电容器1的方法基本相同。然而，在第一步骤中，为了通过阳极化形成多孔硅区域23，用光照射将形成硅基板2的n型单晶硅基板，以增加n型单晶硅基板中的孔。
(第二实施方案)
下面将参照图7和8描述根据第二实施方案的电容器1a。
根据第二实施方案的电容器1a与根据第一实施方案的电容器1的不同之处在于，电容器1a包括导电层3a，代替根据第一实施方案的电容器1中的导电层3。
导电层3a是设置在多孔硅区域23的表面231上的金属层。用于金属层的材料包括选自例如钌、钛、钽、钨和铝的至少一种。金属层的厚度例如大于或等于3nm且小于或等于1000nm。金属层的厚度是可从电容器1a的横截面扫描电子显微镜(SEM)图像获得的值。金属层的厚度是金属层在多孔硅区域23的表面231的任意点处的法线方向上的厚度。金属层的厚度的上限受到例如多孔硅区域23中的每个孔24在沿硅基板2的第一主表面21的一个方向上的开口宽度、以及在上述一个方向上多孔硅区域23中的每个孔24中的介电层4的厚度和电极层5的厚度的限制。
根据第二实施方案的电容器1a被配置为电容的电压依赖性降低。根据第二实施方案的电容器1a包括沿多孔硅区域23的表面231设置的导电层3a，因此，导电层3a在第一主表面21和多孔硅区域23中的多个孔24的内表面241上延伸。因此，根据第二实施方案的电容器1a被配置为电容的电压依赖性降低。更具体地，根据第二实施方案的电容器1a被配置为当电极层5的电势低于硅基板2的电势时的电容和当电极层5的电势高于硅基板2的电势时的电容之间具有减小的差。
在根据第二实施方案的电容器1a中，当导电层3a是金属层并且电极层5的电势高于硅基板2的电势时，不形成从介电层4和导电层3a之间的界面朝向导电层3a延伸的耗尽层。因此，与根据第一实施方案的电容器1相比，根据第二实施方案的电容器1a被配置为具有进一步降低的电压依赖性的电容。
作为制造根据第二实施方案的电容器1a的方法，例如，可以采用包括第一步骤、第二步骤、第三步骤和第四步骤的制造方法。制造电容器1a的方法还包括第五步骤。下面将参照图9A至9C和10A至10D描述制造电容器1a的方法。制造根据第二实施方案的电容器1a的方法与制造根据第一实施方案的电容器1的方法基本相同，不同之处仅在于在第二步骤中形成导电层3a，代替导电层3。关于制造根据第二实施方案的电容器1a的方法，将相应地省略与制造根据第一实施方案的电容器1的方法类似的步骤的描述。
在第一步骤中，制备硅基板2(见图9C)。硅基板2具有第一主表面21和与第一主表面21相反的第二主表面22，并且具有多孔硅区域23，该多孔硅区域23包括在第一主表面21中形成的多个孔24。
在第一步骤中，首先制备将形成硅基板2的p型单晶硅基板20(见图9A)。p型单晶硅基板20具有第一主表面201和与第一主表面201相反的第二主表面202。
在第一步骤中，在p型单晶硅基板20的第一主表面201上形成具有预定图案的绝缘层6(见图9B)，并通过使用p型单晶硅基板20作为阳极进行阳极化，从而形成具有多孔硅区域23的硅基板2(见图9C)。
在第二步骤中，如图10A所示，在硅基板2的多孔硅区域23的表面231上形成包括金属层的导电层3a。在第二步骤中，通过例如CVD或原子层沉积(ALD)在多孔硅区域23的表面231上形成包括金属层的导电层3a。
在第三步骤中，如图10B所示，在导电层3a上形成介电层4。
在第四步骤中，如图10C所示，在介电层4上形成电极层5。
在第五步骤中，如图10D所示，形成第一外部连接电极7和第二外部连接电极8。
在制造电容器1a的方法中，在第一步骤中制备包括多个p型单晶硅基板的第一晶片(例如，硅晶片)，并且进行第一至第五步骤，从而获得包括多个电容器1a的第二晶片。在制造电容器1a的方法中，通过例如切割锯或激光切割装置切割第二晶片，从而获得多个电容器1a。
制造根据第二实施方案的电容器1a的方法包括：制备具有多孔硅区域23的硅基板2；此后，在多孔硅区域23的表面231上形成包括金属层的导电层3a；此后，在导电层3a上形成介电层4；以及此后，在介电层4上形成电极层5。制造根据第二实施方案的电容器1a的方法使得能够降低电容的电压依赖性。
在根据第二实施方案的电容器1a中，从另一角度来看，硅基板2具有在第一主表面21中形成且未到达第二主表面22的多个孔24。导电层3a具有沿硅基板2中的多个孔24的内表面241的形状，并且覆盖多个孔24的内表面241。介电层4具有沿硅基板2中的多个孔24的内表面241的形状，并且覆盖导电层3a。电极层5覆盖介电层4。因此，根据第二实施方案的电容器1a包括导电层3a，并因此被配置为电容的电压依赖性降低。此外，由于硅基板2具有多孔硅区域23，所以根据第二实施方案的电容器1a可以具有进一步增大的电容。
(第三实施方案)
下面将参照图11描述根据第三实施方案的电容器1b。
根据第三实施方案的电容器1b与根据第一实施方案的电容器1的不同之处在于，电容器1b包括导电层3b，代替根据第一实施方案的电容器1中的导电层3。
导电层3b是设置在多孔硅区域23的表面231上的导电多晶硅层。在电容器1b中，导电多晶硅层的杂质浓度高于硅基板2的杂质浓度。在电容器1b中，硅基板2的杂质浓度高于或等于1×1013cm-3且低于或等于1×1017cm-3，并且导电多晶硅层的杂质浓度高于或等于1×1018cm-3且低于或等于1×1021cm-3。
根据第三实施方案的电容器1b被配置为电容的电压依赖性降低。根据第三实施方案的电容器1b包括沿多孔硅区域23的表面231设置的导电层3b，因此，导电层3b在多孔硅区域23中的多个孔24的内表面241和第一主表面21上延伸。因此，根据第三实施方案的电容器1b被配置为电容的电压依赖性降低。更具体地，根据第三实施方案的电容器1b当电极层5的电势低于硅基板2的电势时的电容和当电极层5的电势高于硅基板2的电势时的电容之间具有减小的差。与根据第一实施方案的电容器1相比，根据第三实施方案的电容器1b被配置为具有进一步降低的电压依赖性的电容。
制造根据第三实施方案的电容器1b的方法与制造根据第二实施方案的电容器1a的方法基本相同，不同之处仅在于在第二步骤中形成导电层3b，代替导电层3a。在制造根据第三实施方案的电容器1b的方法中，在第二步骤中通过例如CVD形成导电层3b。
制造根据第三实施方案的电容器1b的方法包括：制备具有多孔硅区域23的硅基板2；在多孔硅区域23的表面231上形成包括导电多晶硅层的导电层3b；此后，在导电层3b上形成介电层4；以及此后，在介电层4上形成电极层5。制造根据第三实施方案的电容器1b的方法使得能够降低电容的电压依赖性。
(变型)
第一至第三实施方案等仅仅是本公开的各种实施方案的实例。第一至第三实施方案等可以根据设计等以各种方式修改，只要实现本公开的目的即可。
例如，多孔硅区域23中的多个孔24中的每一个的形状不受特别限制。
此外，在硅基板2上，可以设置除电容器1、1a、1b之外的多个电路元件(例如，MOSFET)。即，根据本公开的电容器1、1a、1b可应用于包括电容器1、1a、1b的半导体装置，例如，包括电容器1、1a、1b的集成电路(IC)芯片。
(各方面)
根据上述第一至第三实施方案等，本说明书中公开了以下方面。
第一方面的电容器(1；1a；1b)包括硅基板(2)、导电层(3；3a；3b)、介电层(4)和电极层(5)。硅基板(2)具有第一主表面(21)和与第一主表面(21)相反的第二主表面(22)。硅基板(2)具有多孔硅区域(23)，该多孔硅区域(23)包括在第一主表面(21)中形成的多个孔(24)。导电层(3；3a；3b)沿多孔硅区域(23)的表面(231)设置。介电层(4)具有沿多孔硅区域(23)的表面(231)的形状，并且设置在导电层(3；3a；3b)上。电极层(5)设置在介电层(4)上。
第一方面的电容器(1；1a；1b)被配置为电容的电压依赖性降低。
在参照第一方面的第二方面的电容器(1)中，导电层(3)是设置在多孔硅区域(23)中的扩散层。
第二方面的电容器(1)使得能够在制造时沿多孔硅区域(23)的表面(231)的整个区域容易地形成导电层(3)，并且促进介电层(4)和电极层(5)的形成。
在参照第二方面的第三方面的电容器(1)中，扩散层的载流子浓度高于硅基板(2)的载流子浓度。
在参照第二方面的第四方面的电容器(1)中，扩散层的杂质浓度高于硅基板(2)的杂质浓度。
在参照第四方面的第五方面的电容器(1)中，硅基板(2)的杂质浓度高于或等于1×1013cm-3且低于或等于1×1017cm-3，并且扩散层的杂质浓度高于或等于1×1018cm-3且低于或等于1×1021cm-3。
在参照第四方面或第五方面的第六方面的电容器(1)中，硅基板(2)是p型硅基板，并且扩散层中的杂质是硼或铟。
在参照第四方面或第五方面的第七方面的电容器(1)中，硅基板(2)是n型硅基板，并且扩散层中的杂质是磷、砷或锑。
在参照第二至第七方面中任一方面的第八方面的电容器(1)中，扩散层的厚度大于或等于10nm且小于或等于10000nm。
参照第一方面的第九方面的电容器(1a)，导电层(3a)是设置在多孔硅区域(23)的表面(231)上的金属层。
第九方面的电容器(1a)使得能够进一步降低电容的电压依赖性。
在参照第九方面的第十方面的电容器(1a)中，用于金属层的材料包括选自钌、钛、钽、钨和铝的至少一种。
在参照第九方面或第十方面的第十一方面的电容器(1a)中，金属层的厚度大于或等于3nm且小于或等于1000nm。
在参照第一方面的第十二方面的电容器(1b)中，导电层(3b)是导电多晶硅层。
第十二方面的电容器(1b)使得能够进一步降低电容的电压依赖性。
在参照第十二方面的第十三方面的电容器(1b)中，导电多晶硅层的杂质浓度高于硅基板(2)的杂质浓度。
在参照第十二方面或第十三方面的第十四方面的电容器(1b)中，硅基板(2)的杂质浓度高于或等于1×1013cm-3且低于或等于1×1017cm-3，并且导电多晶硅层的杂质浓度高于或等于1×1018cm-3且低于或等于1×1021cm-3。
第十五方面的电容器(1a)包括硅基板(2)、导电层(3a)、介电层(4)和电极层(5)。硅基板(2)具有第一主表面(21)和与第一主表面(21)相反的第二主表面(22)。硅基板(2)具有在第一主表面(21)中形成且未到达第二主表面(22)的多个孔(24)。导电层(3a)具有沿硅基板(2)中的多个孔(24)的内表面(241)的形状，并且覆盖多个孔(24)的内表面(241)。介电层(4)具有沿硅基板(2)中的多个孔(24)的内表面(241)的形状，并且覆盖导电层(3a)。电极层(5)覆盖介电层(4)。
第十五方面的电容器(1a)被配置为电容的电压依赖性降低。
第十六方面的制造电容器(1)的方法是第二至第八方面中任一方面的电容器的制造方法，包括第一步骤、第二步骤、第三步骤和第四步骤。第一步骤包括制备具有多孔硅区域(23)的硅基板(2)。第二步骤包括沿多孔硅区域(23)形成由扩散层组成的导电层(3)。第三步骤包括在导电层(3)上形成介电层(4)。第四步骤包括在介电层(4)上形成电极层(5)。
第十六方面的制造电容器(1)的方法使得能够降低电容的电压依赖性。
第十七方面的制造电容器(1a)的方法是第九至第十一方面中任一方面的电容器(1a)的制造方法，包括第一步骤、第二步骤、第三步骤和第四步骤。第一步骤包括制备具有多孔硅区域(23)的硅基板(2)。第二步骤包括在多孔硅区域(23)的表面(231)上形成由金属层组成的导电层(3a)。第三步骤包括在导电层(3a)上形成介电层(4)。第四步骤包括在介电层(4)上形成电极层(5)。
第十七方面的制造电容器(1a)的方法使得能够降低电容的电压依赖性。
附图标记列表
1、1a、1b 电容器
2 硅基板
21 第一主表面
22 第二主表面
23 多孔硅区域
231 表面
24 孔
241 内表面
3、3a、3b 导电层
4 介电层
5 电极层
Claims (17)
1.电容器，其包含：
硅基板，该硅基板具有第一主表面和与所述第一主表面相反的第二主表面，并且具有多孔硅区域，该多孔硅区域包括在所述第一主表面中形成的多个孔；
导电层，该导电层沿所述多孔硅区域的表面设置；
介电层，该介电层具有沿所述多孔硅区域的表面的形状，并且设置在所述导电层上；以及
电极层，该电极层设置在所述介电层上。
2.根据权利要求1所述的电容器，其中
所述导电层是设置在所述多孔硅区域中的扩散层。
3.根据权利要求2所述的电容器，其中
所述扩散层的载流子浓度高于所述硅基板的载流子浓度。
4.根据权利要求2所述的电容器，其中
所述扩散层的杂质浓度高于所述硅基板的杂质浓度。
5.根据权利要求4所述的电容器，其中
所述硅基板的杂质浓度高于或等于1×1013cm-3且低于或等于1×1017cm-3，并且
所述扩散层的杂质浓度高于或等于1×1018cm-3且低于或等于1×1021cm-3。
6.根据权利要求4或5所述的电容器，其中
所述硅基板是p型硅基板，并且
所述扩散层中的杂质是硼或铟。
7.根据权利要求4或5所述的电容器，其中
所述硅基板是n型硅基板，并且
所述扩散层中的杂质是磷、砷或锑。
8.根据权利要求2所述的电容器，其中
所述扩散层的厚度大于或等于10nm且小于或等于10000nm。
9.根据权利要求1所述的电容器，其中
所述导电层是设置在所述多孔硅区域的表面上的金属层。
10.根据权利要求9所述的电容器，其中
用于所述金属层的材料包括选自钌、钛、钽、钨和铝的至少一种。
11.根据权利要求9所述的电容器，其中
所述金属层的厚度大于或等于3nm且小于或等于1000nm。
12.根据权利要求1所述的电容器，其中
所述导电层是导电多晶硅层。
13.根据权利要求12所述的电容器，其中
所述导电多晶硅层的杂质浓度高于所述硅基板的杂质浓度。
14.根据权利要求12所述的电容器，其中
所述硅基板的杂质浓度高于或等于1×1013cm-3且低于或等于1×1017cm-3，并且
所述导电多晶硅层的杂质浓度高于或等于1×1018cm-3且低于或等于1×1021cm-3。
15.电容器，其包含：
硅基板，该硅基板具有第一主表面和与所述第一主表面相反的第二主表面，并且具有在所述第一主表面中形成且未到达所述第二主表面的多个孔；
导电层，该导电层具有沿所述硅基板中的多个孔的内表面的形状，并且覆盖所述多个孔的内表面；
介电层，该介电层具有沿所述硅基板中的多个孔的内表面的形状，并且覆盖所述导电层；以及
电极层，该电极层覆盖所述介电层。
16.制造根据权利要求2所述的电容器的方法，该方法包括：
制备具有所述多孔硅区域的硅基板的第一步骤；
沿所述多孔硅区域的表面形成由所述扩散层组成的导电层的第二步骤；
在所述导电层上形成所述介电层的第三步骤；以及
在所述介电层上形成所述电极层的第四步骤。
17.制造根据权利要求9所述的电容器的方法，该方法包括：
制备具有所述多孔硅区域的所述硅基板的第一步骤；
在所述多孔硅区域的表面上形成由所述金属层组成的所述导电层的第二步骤；
在所述导电层上形成所述介电层的第三步骤；以及
在所述介电层上形成所述电极层的第四步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022016696 | 2022-02-04 | ||
| JP2022-016696 | 2022-02-04 | ||
| PCT/JP2023/002314 WO2023149313A1 (ja) | 2022-02-04 | 2023-01-25 | キャパシタ及びキャパシタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118575272A true CN118575272A (zh) | 2024-08-30 |
Family
ID=87552200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202380017962.5A Pending CN118575272A (zh) | 2022-02-04 | 2023-01-25 | 电容器及制造电容器的方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2023149313A1 (zh) |
| CN (1) | CN118575272A (zh) |
| WO (1) | WO2023149313A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6575736B2 (ja) * | 2017-07-25 | 2019-09-18 | 株式会社村田製作所 | キャパシタ |
| JPWO2020184517A1 (zh) * | 2019-03-13 | 2020-09-17 | ||
| JP7391741B2 (ja) * | 2020-03-23 | 2023-12-05 | 株式会社東芝 | 構造体 |
-
2023
- 2023-01-25 CN CN202380017962.5A patent/CN118575272A/zh active Pending
- 2023-01-25 WO PCT/JP2023/002314 patent/WO2023149313A1/ja active Application Filing
- 2023-01-25 JP JP2023578506A patent/JPWO2023149313A1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2023149313A1 (zh) | 2023-08-10 |
| WO2023149313A1 (ja) | 2023-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
| US7816733B2 (en) | SiC semiconductor having junction barrier schottky device | |
| US7851882B2 (en) | Silicon carbide semiconductor device having junction barrier schottky diode | |
| US11749749B2 (en) | Semiconductor device | |
| US10991509B2 (en) | Capacitor | |
| US20080230867A1 (en) | Method of forming ohmic contact to a semiconductor body | |
| US20110147767A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US20090230405A1 (en) | Diode having Schottky junction and PN junction and method for manufacturing the same | |
| US20210407734A1 (en) | Capacitor and method for producing same | |
| JP2009224485A (ja) | ダイオードとその製造方法 | |
| TWI796446B (zh) | 溝槽式金氧半型肖特基二極體及其製造方法 | |
| CN118575272A (zh) | 电容器及制造电容器的方法 | |
| JP2019186549A (ja) | スタック型のｉｉｉ−ｖ族半導体モジュール | |
| WO2024070344A1 (ja) | キャパシタ | |
| US11239226B2 (en) | Semiconductor apparatus | |
| US20230231012A1 (en) | Semiconductor device | |
| WO2024116968A1 (ja) | キャパシタ | |
| CN115206963A (zh) | 半导体器件沟槽终端结构 | |
| TWI469352B (zh) | 碳化矽半導體裝置及其製造方法 | |
| CN111430237A (zh) | 半导体器件结构、肖特基二极管及其制备方法 | |
| KR101067938B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| JP6532848B2 (ja) | 半導体装置 | |
| US20230097808A1 (en) | Chip parts | |
| WO2023176932A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US11239159B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |