[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN118263324A - 碳化硅mos场效应晶体管及其制造方法 - Google Patents

碳化硅mos场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN118263324A
CN118263324A CN202410368436.XA CN202410368436A CN118263324A CN 118263324 A CN118263324 A CN 118263324A CN 202410368436 A CN202410368436 A CN 202410368436A CN 118263324 A CN118263324 A CN 118263324A
Authority
CN
China
Prior art keywords
region
layer
base
silicon carbide
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410368436.XA
Other languages
English (en)
Inventor
肖海林
张胜源
潘俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Aichuang Microelectronics Technology Co ltd
Original Assignee
Hefei Aichuang Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Aichuang Microelectronics Technology Co ltd filed Critical Hefei Aichuang Microelectronics Technology Co ltd
Priority to CN202410368436.XA priority Critical patent/CN118263324A/zh
Publication of CN118263324A publication Critical patent/CN118263324A/zh
Pending legal-status Critical Current

Links

Classifications

    • H01L29/7802
    • H01L29/1608
    • H01L29/66712

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种碳化硅MOS场效应晶体管及其制造方法,其碳化硅MOS场效应晶体管,包括依次接触形成的源区、基区、漏区,源区、基区与漏区均以碳化硅材料为基底掺杂而成,源区、基区与漏区之间依序为NPN型掺杂或者PNP型掺杂;基区中以选择性外延生长技术形成若干层不同掺杂浓度的沟道掺杂层;还包括栅区,栅区经基区表面延伸至源区与漏区表面,栅区根据其上的偏压在靠近其的基区中形成导电沟道。该碳化硅MOS场效应晶体管由于在基区中具有不同掺杂浓度的沟道掺杂层,而且可以降低落在源区与基区之间的PN结上的压降,从而延缓该PN结的开启,使得碳化硅MOS场效应管的寄生双极型晶体管效应得到抑制。

Description

碳化硅MOS场效应晶体管及其制造方法
技术领域
本发明涉及半导体器件技术领域,具体涉及一种碳化硅MOS场效应晶体管及其制造方法。
背景技术
如图1所示,典型的N型MOS场效应晶体管结构中,在N+源区、P型基区以及N型漏区之间存在两个背靠背的PN结,形成寄生NPN型三极管。为了抑制该NPN型三极管,一般地将源极金属覆盖N+源区以及P型基区,使得N+源区与P型基区之间的PN结短路。如此操作仍然存在由P型基区以及N型漏区形成的PN结,形成一寄生的集成PN结二极管。在MOS管漏极加负偏压时,PN结正偏,因此MOS管工作在第三象限时,其输出i-v特性与二极管正偏工作状态近似。这一特性相当于MOS管反接时集成了续流二极管,因此可用于电路控制等电路中,从而取消额外所需的续流二极管。一般而言,这些控制电路中会在反向恢复的过程中产生电流,MOS管中存在的寄生集成PN结二极管恰好可以支持电流在MOS管中反向流动直至其能支持漏极正偏电压。
虽然通过将源极金属覆盖N+源区以及P型基区可以抑制MOS管中寄生的NPN型双极型晶体管,但是并不能完全消除。实际上,即使采取了如上措施,考虑到P型基区自身内阻的存在,寄生双极型晶体管效应仍然在一定程度上存在。其原因在于即使P型基区与N+源区短接,然而由于P型基区的有限电阻RPB的存在仍然会在P型基区产生压降。有限电阻RPB的压降使得N+源区及P型基区间结正偏,若压降超过自建电势,寄生双极型晶体管发射极将被激活。这在上述MOS场效应管的反向恢复过程中以及高频快速开关时,均有可能导致器件失效。在这种情况下,功率MOSFET的耐压能力将从发射极开路击穿电压(BVCBO)下降至基极开路击穿电压(BVCEO)。而在反向恢复瞬态时的漏极电压会超过寄生双极型晶体管的基极开路电压,因此会导致器件失效。
发明内容
为了抑制现有的碳化硅MOS场效应管中存在的寄生双极型晶体管效应,本发明提供一种碳化硅MOS场效应晶体管及其制造方法。
本发明的技术方案提供一种碳化硅MOS场效应晶体管,包括依次接触形成的源区、基区、漏区,源区、基区与漏区均以碳化硅材料为基底掺杂而成,源区、基区与漏区之间依序为NPN型掺杂或者PNP型掺杂;其中,所述基区中以选择性外延生长技术形成若干层不同掺杂浓度的碳化硅多层薄膜结构;
还包括栅区,栅区经基区表面延伸至源区与漏区表面,栅区根据其上的偏压在靠近其的基区中形成导电沟道。
优选地,所述碳化硅多层薄膜结构具有至少两层不同浓度的分层掺杂结构,分别为贴近漏区形成的基础掺杂层,以及在面向源区一侧形成的相较基础掺杂层的低浓度的沟道掺杂层,根据预期得到的阈值电压目标确定沟道掺杂层的掺杂浓度,沟道掺杂层的厚度不超过源区的深度。
优选地,所述沟道掺杂层与所述基础掺杂层为同型掺杂。
优选地,所述沟道掺杂层的掺杂浓度不超过6×1016cm-3,所述沟道掺杂层的厚度至少0.1μm;
所述基础掺杂层的掺杂浓度不低于3×1017cm-3
优选地,所述沟道掺杂层浓度范围为1×1015cm-3至1×1016cm-3之间,所述基础掺杂层的掺杂浓度范围为3×1017cm-3至1×1020cm-3之间。
优选地,所述沟道掺杂层与所述基础掺杂层为不同型掺杂。
优选地,所述沟道掺杂层掺杂浓度范围为1×1016cm-3至8×1016cm-3之间,所述基础掺杂层的掺杂浓度范围为3×1017cm-3至1×1020cm-3之间。所述沟道掺杂层的厚度范围为0.1μm~0.3μm。
优选地,所述基区的相对于源区的外缘处形成接触区,接触区具有相对于基础掺杂层更高的掺杂浓度,接触区提供基区的局部更低的导通电阻。
优选地,所述基础掺杂层内部具有至少两层不同浓度的分层掺杂层,各分层掺杂层的掺杂浓度沿着靠近源区的上层向着靠近漏区的下层的方向,其掺杂浓度自上而下逐层增加。
优选地,源区表面具有与源区电连接接触的源极金属,漏区表面具有与漏区电连接接触的漏极金属。
优选地,源极金属与源区、基区均电连接接触。
优选地,栅区具有栅层以及隔绝栅层与前述源区、基区、漏区的栅氧层。
优选地,所述漏区中与基区接触一侧设置漂移层,漂移层具有比漏区更低的掺杂浓度。
优选地,所述漂移层在位于所述基区的一侧形成有电流扩展层,所述电流扩展层与所述漂移层之间为同型掺杂,所述电流扩展层的厚度至少0.1μm,掺杂浓度范围为1×1016~1×1018cm-3
本发明另提供一种碳化硅MOS场效应晶体管制造方法,用于上述任一项所述的碳化硅MOS场效应晶体管的制备,包括如下步骤:
S00.制备漏区,以N型碳化硅材料制备漏区;
S10.制备基区,选择性地去除漏区表面的部分材料成槽后,再在其中制备基区,包括以下步骤:
S101.刻蚀成槽步骤,首先在漏区表面淀积一层掩膜介质层,然后通过基区光刻和刻蚀,去除基区位置处的介质层,暴露出漏区在该位置处的SiC基底,对SiC基底做选择性刻蚀,以在基区位置形成凹槽;
S105.淀积掺杂步骤,通过化学气相沉积在凹槽处选择性外延生长P型掺杂的单晶态SiC多层薄膜结构形成沟道掺杂层和基础掺杂层;
S15.制备源区,在基区的基础上制备以SiC为基底的N型掺杂的源区;
S20.制备接触区步骤,淀积一层硬掩模介质层,光刻、刻蚀,然后通过离子注入形成接触区。
S30.制备栅区,通过氧化碳化硅基底形成经基区表面延伸至源区与漏区表面的栅氧层,然后在栅氧层上淀积掺杂的多晶硅形成栅层;
上述方法以N沟道碳化硅MOS场效应管为例,对于P沟道碳化硅MOS场效应管,源区、基区、漏区为反型掺杂。
优选地,所述S00制备漏区步骤中,以N型碳化硅材料制备漏区,然后在所述漏区的表面通过外延生长技术形成电流扩展层层作为漏区中的分层之一。
优选地,所述S105淀积掺杂步骤中通过交替化学气相沉积淀积和湿法刻蚀技术制备单层沟道掺杂层和基础掺杂层,循环若干次得到基区内的若干层以SiC为基底的掺杂的不同浓度的沟道掺杂层和基础掺杂层。
优选地,所述栅氧层通过直接氧化SiC基底形成SiO2氧化层;或者,通过原子层沉积技术形成SiO2栅氧层或者HfO2、Al2O3高K介质层。
优选地,在漏区形成后,淀积一层硬掩膜介质层,光刻、刻蚀,然后通过离子注入形成电流扩展层。
优选地,所述S15.制备源区步骤中可选使用如下方法制备源区:
去除S10制备基区步骤生成的硬掩膜后,在基区浅层基于离子注入方式得到源区;
或,
在基区表层的特定区域对SiC基底做选择性刻蚀得到用于制备源区的槽形区域,然后通过CVD工艺在该槽形区域中淀积具有N型掺杂的SiC薄膜形成源区。
本发明的碳化硅MOS场效应晶体管由于在基区2中具有不同掺杂浓度的沟道掺杂层21,不仅可以控制得到低的RPB电阻,而且可以降低落在源区1与基区2之间的PN结上的压降,从而延缓该PN结的开启,使得碳化硅MOS场效应管的寄生双极型晶体管效应得到抑制。
附图说明
图1为本发明的现有技术的元胞示意图;
图2为本发明的碳化硅MOS场效应晶体管的元胞示意图;
图3为图2的碳化硅MOS场效应晶体管的元胞局部形成的路线示意图;
图4为本发明的碳化硅MOS场效应晶体管的进一步改进的元胞示意图;
图5为本发明的碳化硅MOS场效应晶体管的进一步改进的元胞示意图;
图6为本发明的碳化硅MOS场效应晶体管的进一步改进的元胞示意图;
图7为图5的碳化硅MOS场效应晶体管的元胞局部的制备路线示意图。
图中,
1:源区2:基区3:漏区4:栅区5:源极金属6:漏极金属41:栅层42:栅氧层21:沟道掺杂层22:基础掺杂层221:分层掺杂层23:接触区31:漂移层311:电流扩展层32:衬底层
具体实施方式
以下结合附图和具体实施例,对本发明进行详细说明,在本说明书中,附图尺寸比例并不代表实际尺寸比例,其只用于体现各部件之间的相对位置关系与连接关系,名称相同或标号相同的部件代表相似或相同的结构,且仅限于示意的目的。
对于目前常用的功率MOS场效应管而言,广泛采用纵向结构,图1中的DMOS(Doudle-diffusion MOS)结构是该技术的一种实现。对于纵向结构的功率MOS管而言,其一般地包括依次接触形成的漏区、基区以及源区,漏区、基区与源区依序为NPN形半导体掺杂或者PNP形半导体掺杂。若为NPN型掺杂即为通常所指的N沟道MOS,反之则为P沟道MOS。一般的由于电子迁移率是空穴的迁移率的2-3倍,这意味着NPN型的N沟道MOS具有更好的导电能力,因而影响更为广泛,但是P沟道MOS也有应用需求,比如在电源电路中就可能需要同时互补应用N沟道MOS以及P沟道MOS。本发明的技术方案在以上两种不同的半导体掺杂的MOS场效应管中均可应用。
图1可以看作现有技术中N沟道MOS场效应管的元胞示意图。其具有跨基区2表面延伸至源区1与漏区3表面的栅区4,栅区4根据其上的偏压在靠近其的基区2中形成N沟道,N沟道沟通源区1以及漏区3实现MOS场效应管的漏极与源极的导通。MOS管的源区1表面具有与源区1接触连接的源极金属5,MOS管的漏区3表面具有与漏区3接触连接的漏极金属6,源极金属5与漏极金属6主要是方便MOS场效应管的电路连接。栅区4具有栅层41以及隔绝栅层41与前述源区1、基区2、漏区3的栅氧层42,栅层41一般可以采用多晶硅栅,而栅氧层42可以是二氧化硅层以绝缘栅层与栅氧层42的下方区域。
显然源区1、基区2与漏区3同时也形成了一个双极型晶体管,为了降低寄生双极型晶体管效应,可以使得源极金属5不仅与源区1接触连接,还同时与基区2接触连接。如此设计,源区1与基区2之间的PN结被源极金属5短路,可以一定程度上改善寄生双极型晶体管效应。即便如此,也并不能完全消除寄生双极型晶体管效应。具体原因可以参考图1。基区2自身具有内阻RPB,即使源极金属5已经将源区1与基区2之间的PN结短路的情况下,如果基区2中有电流通过,则由于内阻RPB的存在,仍将在基区2中产生压降,一旦压降达到该PN结的结自建电势,将导致PN结导通,在此情况下,MOS场效应晶体管的击穿电压将由发射极开路击穿电压BVCBO急剧减小至基区开路击穿电压BVCEO,一旦低于漏极的工作电压,则MOS场效应管就将被击穿而失效。
碳化硅相较于硅而言具有更高的临界雪崩击穿场强、更大的导热系数和更宽的禁带,因此碳化硅相比硅更适合用作功率器件中的基底材料。碳化硅MOS场效应管就是基于碳化硅材料对源区1、基区2与漏区3各区做半导体掺杂,其以碳化硅为基底材料因而具有更好的功率性能。图2为本发明的碳化硅MOS场效应管的元胞示意图。其同样地包括依次接触形成的源区1、基区2、漏区3。源区1、基区2与漏区3均以碳化硅材料为基底掺杂而成。具有上述结构的碳化硅MOS场效应管同样可以开发出P沟道MOS、N沟道MOS等多种类型,对于N沟道MOS,其具有NPN型半导体掺杂结构,反之对于P沟道MOS,其具有PNP型半导体掺杂结构。MOS场效应管工作的关键是通过栅极的外加电场在基区2内产生沟通源区1与漏区3的导电通道,即N沟道或者P沟道。该MOS场效应管仍然具有经基区2表面延伸至源区1与漏区3表面的栅区4,栅区4根据其上的偏压在靠近其的基区2中形成沟道,沟道沟通源区1以及漏区3实现MOS场效应管的漏极与源极的导通。MOS管的源区1表面具有与源区1接触连接的源极金属5,MOS管的漏区3表面具有与漏区3接触连接的漏极金属6,源极金属5与漏极金属6主要是方便MOS场效应管的电路连接。优选地,可以使得源极金属5不仅与源区1接触连接,还同时与基区2接触连接。栅区4具有栅层41以及隔绝栅层41与前述源区1、基区2、漏区3的栅氧层42,栅层41一般可以采用多晶硅栅,而栅氧层42可以是二氧化硅层以绝缘栅层41与栅氧层42的下方区域。
抑制碳化硅MOS场效应管的寄生双极型晶体管效应就是要在MOS场效应管正常工作时尽可能推迟源区1与基区2之间的PN结的正偏的发生,这可以通过对基区2区的精心设计实现。可以在基区2中以选择性外延生长技术形成若干层(至少两层)不同掺杂浓度的掺杂层。以P型掺杂的基区2为例,这些掺杂层即不同浓度的P型掺杂区。
图2为本发明的碳化硅MOS场效应晶体管的实施例之一的元胞结构示意图。其基区2具有两层不同浓度的分层结构。其具有贴近漏区3的高浓度的基础掺杂层22,还在基础掺杂层22面向源区1一侧增加了一层低浓度掺杂的沟道掺杂层21。这里的浓度高低是就沟道掺杂层21与基础掺杂层22之间相对而言的。一般而言,如图3所示,在基区2中继续形成源区1后,源区1将打断沟道掺杂层21。沟道掺杂层21被接触区23打断之一部在源区1与漏区3之间的基区2中,该沟道掺杂层21可作为基区2中在栅区4的栅极电压作用下形成沟道区的区域。其中由于低浓度掺杂的沟道掺杂层21的存在,可以降低沟道区开启的栅极电压。即可以灵活地调整沟道掺杂层21的掺杂浓度来调整匹配器件目标的栅极电压需求。沟道掺杂层21可设置为与基础掺杂层22同型掺杂,从而在沟道区形成反型沟道。更优选地,沟道掺杂层21可以是与基础掺杂层22的不同型掺杂,从而在沟道区形成积累型沟道,积累型沟道相比反型层沟道可以提高沟道载流子迁移率,进而降低沟道导通电阻。
为了实现分层掺杂,本技术方案中,当沟道掺杂层21和基础掺杂层22为同型掺杂时候,低浓度掺杂的沟道掺杂层21的浓度应低于6×1016cm-3,优选的浓度范围为1×1015cm-3至1×1016cm-3之间。而高浓度掺杂的基础掺杂层22则至少不应低于正常的基区2的掺杂浓度,也就是3×1017cm-3。基础掺杂层22的浓度上限应当低于1×1020cm-3。由于栅极电压的电场而在基区2中形成的导电沟道在使用时是极薄的,沟道掺杂层21的厚度应当覆盖该沟道区厚度。在栅极电场作用下,正常使用时,沟道区厚度一般不超过0.1μm,因此为了覆盖该沟道区厚度,沟道掺杂层21的厚度也不需过高,此时沟道掺杂层21占用过大的基区2体积,会造成基区2总的导通电阻的升高。为此,沟道掺杂层21的厚度范围优选为0.1~0.2μm。基础掺杂层22为至少高于沟道掺杂层21的掺杂浓度的同型掺杂层,基础掺杂层22的高浓度设置主要是提供更小的基区电阻。基础掺杂层22的厚度一般不低于0.6μm,不超过1.2μm。这用于解决本申请的主要技术问题,即通过降低基础掺杂层22的基区电阻来降低续流时基础掺杂层22上的压降,从而进一步延缓源区1与基区2之间的PN结的开启,保证碳化硅MOS管不会因该PN结开启而导致其击穿电压显著下降。当对沟道掺杂层21采用不同型掺杂时,沟道掺杂层21的厚度范围仍优选为0.1~0.2μm,为了保证沟道的导流效果以及栅极工作电压,其浓度范围优选为1×1016cm-3至8×1016cm-3之间。
图4为碳化硅MOS场效应晶体管的进一步优化后的实施例。在基区2的相对于源区1的外缘处另设置一接触区23,接触区23具有相对于基础掺杂层22更高的掺杂浓度,但一般也也仍然低于2×1020μm,其优选范围为1×1019~1×1020cm-3
接触区23的主要作用在于仍然在于克服击穿电压下降的问题。在图2、3的实施例中,为了降低沟道区的阈值电压,形成了一层低浓度掺杂的沟道掺杂层21层,在通过离子注入等方式形成了源区1后,沟道掺杂层21除了分布于栅区4下方的沟道区,其另一部分则分布于基区2内相对于源区1的外缘处。如图2右侧的示意图,反向续流时,电流在基区2内先后经基础掺杂层22、沟道掺杂层21进入源极金属5中。而其中的沟道掺杂层21的掺杂浓度较低,会引起该局部的导通电阻明显上升,从而使得基区2内的压降增加,不利于反向续流等情况下大电流的通过(前已述及,同等电流下,导通电阻上升,使基区2内的压降上升后,可能达到源区1与基区2之间的PN结的自建电势,带来寄生三极管效应,导致击穿电压明显降低)。通过接触区23可以有效地降低该问题发生的概率。由于基础掺杂层22的掺杂浓度更高,其不仅消除了外缘处沟道掺杂层21的不利影响,同时降低了导通电阻,从而降低了基础掺杂层22上的压降,使得器件具有更大的导通电流。接触区23与源区1均可以考虑通过离子注入工艺形成,接触区23的深度至少应当覆盖沟道掺杂层21的深度,从而在形成后完全消除此处的沟道掺杂层21的掺杂结构。
图5为碳化硅MOS场效应晶体管的进一步改进的实施例。图7为多层基础掺杂层22以及漏区3的制备示意图。基础掺杂层22内部仍然可以以多层不同的浓度掺杂分层设置。具体而言,在基础掺杂层22内部可以至少设置两层不同浓度的掺杂层。其中各分层掺杂层221的掺杂浓度沿着靠近源区1的上层向着靠近漏区3的下层的方向,其掺杂浓度优选是自上而下逐步增加的。其原因在于按照前述方法制备沟道掺杂层21与基础掺杂层22后,基础掺杂层22与沟道掺杂层21的掺杂浓度差异将达到若干个数量级,这会在两层间产生扩散应力,并导致载流子从基础掺杂层22中向沟道掺杂层21中扩散,进而导致沟道掺杂层21与基础掺杂层22之间的浓度差降低,难以实现设计时的预期,通过在基础掺杂层22中设置多个浓度分层,基础掺杂层22中上层浓度较低的分层掺杂层221,可以降低沟道掺杂层21与基础掺杂层22之间的扩散应力,从而保证各层间的稳定性,避免层间扩散。
进一步的实施例中,如图6所示,可以在漂移层31内部继续进行分层设计,在其位于基区2的一侧形成电流扩展层311,电流扩展层311与漂移层31之间为同型掺杂,其厚度至少0.1μm,优选的厚度范围为0.7μm~1.5μm,其浓度范围优选为1×1016~1×1018cm-3,电流扩展层311可以降低JFET区的导通电阻,从而可以获得更小的JFET宽度,通过合理设置电流扩展层311的浓度、厚度及JFET的宽度,可以获得更佳优异的器件高频因子HF-FOM,从而提升器件开关过程中的高频特性。
MOS场效应管正常工作时的电压主要落在基区2与漏区3之间的PN结上,正常工作时,该PN结反偏。为了得到合适的击穿电压,也可以优化漏区3的设计,可以在漏区3中与基区2接触一侧设置漂移层31,其具有比正常漏区3更低的掺杂浓度,从而而在基区2与漏区3之间形成一用于承担工作电压的过渡层,降低相同耐压下的PN上的电场强度。从而使得MOS场效应管的击穿电压得以提升。对于N沟道MOS场效应管,漏区3为N型掺杂,则漂移层31为比漏区3具有更低掺杂浓度的N型掺杂,图中衬底层32即为漏区3中具有正常掺杂浓度的衬底层32。对于P沟道MOS场效应管,只需将掺杂类型反型即可。同样的上述对基区2的改进也可应用于未将源区1与基区2短接的MOS场效应管结构中,其效果仍然可以达到。在这些MOS场效应管的结构中,源极金属5仅与漏区3电连接接触,而并未与基区2电连接。
为了形成前文所提出的碳化硅MOS场效应管中的基区2,以N沟道MOS场效应管为例,其制备工艺包括如下步骤(对于P沟道MOS场效应管则是将各层掺杂反型即可):
S00.制备漏区3。以N型碳化硅材料制备漏区3。可以仅以N型碳化硅材料作为衬底形成漏区3。进一步而言,可以在以上的N型碳化硅材料表面通过外延生长技术形成漂移层31。漂移层31中的掺杂浓度往往比衬底层32的N型掺杂浓度更低,以实现更高的击穿电压。
可选地,当制备具有电流扩展层311的碳化硅MOS场效应管时,在形成漂移层31的基础上通过改变处理气氛的离子浓度,在漂移层31的表层外延生长形成电流扩展层311。
S05.制备对位标记:在N型碳化硅材料上通过零层光刻、刻蚀形成后续其他层次的对位标记
S10.制备基区2。选择性地去除漏区3表面的部分材料成槽后,再在其中制备基区2层。包括以下步骤:S101.刻蚀成槽步骤。首先在漏区3表面淀积一层掩膜介质层,然后通过基区光刻和刻蚀,去除基区位置处的介质层,暴露出漏区3在该位置处的SiC基底,对SiC基底做选择性刻蚀,以在基区位置形成凹槽。
S105.淀积掺杂步骤。通过CVD(化学气相沉积)在凹槽处选择性外延生长P型掺杂的单晶态SiC多层薄膜结构。为了形成具有不同浓度层的SiC多层薄膜,只需要在一次CVD过程中依序调整气体组分中掺杂杂质的体积浓度与特定浓度下的淀积时间即可。
进一步而言,由于SiC外延生长的选择性比较差,它在基区凹槽上生长的同时,也会在硬掩膜及其侧壁上生长,为了得到高质量的基区单晶碳化硅薄膜,对于基区薄膜的选择性外延生长过程中还优选地通过循环多次CVD淀积和多次湿法刻蚀技术技术实现。即在进行一次特定浓度的薄膜结构淀积后,伴随进行一次湿法刻蚀操作,从而去除基区凹槽之外区域生长的非单晶态碳化硅薄膜,这样就防止了基区之外的非单晶态碳化硅薄膜对基区单晶碳化硅薄膜质量的影响。根据设计的基区浓度分层,循环交替以上淀积与刻蚀操作即可按预定分层结构在基区外延生长得到以SiC为基底的P型掺杂的不同浓度的基础掺杂层22以及最上层的沟道掺杂层21。
S15.制备源区1。源区1的制备工艺有多种工艺备选。第一种工艺是在基区2浅层基于离子注入方式得到源区1。在基区2的基础上制备源区1,首先淀积侧墙介质层,介质层材料可以是TEOS、PSG、USG、LTO及其多者的组合等,然后通过干法刻蚀形成侧墙。采用离子注入对基区2表层的特定区域进行N型掺杂处理,从而得到源区1。
其次仍然可以基于选择性外延生长技术得到源区1。类似于基区2的制备,首先在基区2表层的特定区域对SiC基底做选择性刻蚀得到用于制备源区1的槽形区域,然后通过CVD工艺在该槽形区域中淀积具有N型掺杂的SiC薄膜形成源区1。
可选地,设置S23制备电流扩展层311步骤。电流扩展层311也可以通过离子注入的方式形成,在漏区3形成后,,通过淀积一层硬掩模介质层,光刻、刻蚀,然后通过离子注入形成电流扩展层311。
可选地,设置S20制备接触区23步骤。淀积一层硬掩模介质层,光刻、刻蚀,然后通过离子注入形成接触区23,然后再通过高温退火对掺杂元素进行激活。
S25.制备有源区。淀积场氧介质层,可以是TEOS(硅酸已酯)等介质,然后通过有源区光刻、刻蚀形成有源区。
S30.制备栅区4。通过氧化碳化硅基底形成经基区2表面延伸至源区1与漏区3表面的栅氧层42,然后在栅氧层42上淀积掺杂的多晶硅形成栅层41。通过光刻、刻蚀形成多晶硅栅电极。所述栅氧层42通过直接氧化SiC基底形成SiO2氧化层;也可以通过原子层沉积技术形成SiO2栅氧层或者HfO2、Al2O3等高K介质层。
S35.制备ILD介质层。淀积ILD(层间阻绝物)介质层,退火,然后通过源极接触孔光刻与刻蚀形成源极接触孔;通过光刻与刻蚀形成栅极接触孔。
S40.制备源极金属5。淀积正面金属,通过光刻、刻蚀形成源极金属电极;
S45.制备钝化层。淀积钝化层,如氮化硅,作为保护层。通过光刻、刻蚀形成源极Pad与栅极pad。
S50.制备漏极金属6。通过减薄使芯片达到一定厚度;淀积背面金属形成漏极金属电极。
上述内容仅仅是对本发明的优选实施方式进行描述,并非对本发明的范围进行限定,在不脱离本发明设计精神的前提下,本领域普通技术人员对本发明的技术方案作出的各种变形和改进,均应落入本发明的权利要求书确定的保护范围内。

Claims (20)

1.一种碳化硅MOS场效应晶体管,其特征在于,包括依次接触形成的源区(1)、基区(2)、漏区(3),源区(1)、基区(2)与漏区(3)均以碳化硅材料为基底掺杂而成,源区(1)、基区(2)与漏区(3)之间依序为NPN型掺杂或者PNP型掺杂;其中,所述基区(2)中以选择性外延生长技术形成若干层不同掺杂浓度的碳化硅多层薄膜结构;
还包括栅区(4),栅区(4)经基区(2)表面延伸至源区(1)与漏区(3)表面,栅区(4)根据其上的偏压在靠近其的基区(2)中形成导电沟道。
2.如权利要求1所述的碳化硅MOS场效应晶体管,其特征在于,所述碳化硅多层薄膜结构具有至少两层不同浓度的分层掺杂结构,分别为贴近漏区(3)形成的基础掺杂层(22),以及在面向源区(1)一侧形成的相较基础掺杂层(22)的低浓度的沟道掺杂层(21),根据预期得到的阈值电压目标确定沟道掺杂层(21)的掺杂浓度,沟道掺杂层(21)的厚度不超过源区(1)的深度。
3.如权利要求2所述的碳化硅MOS场效应晶体管,其特征在于,所述沟道掺杂层(21)与所述基础掺杂层(22)为同型掺杂。
4.如权利要求3所述的碳化硅MOS场效应晶体管,其特征在于,所述沟道掺杂层(21)的掺杂浓度不超过6×1016cm-3,所述沟道掺杂层(21)的厚度至少0.1μm;
所述基础掺杂层(22)的掺杂浓度不低于3×1017cm-3
5.如权利要求3所述的碳化硅MOS场效应晶体管,其特征在于,所述沟道掺杂层(21)浓度范围为1×1015cm-3至1×1016cm-3之间,所述基础掺杂层(22)的掺杂浓度范围为3×1017cm-3至1×1020cm-3之间。
6.如权利要求2所述的碳化硅MOS场效应晶体管,其特征在于,所述沟道掺杂层(21)与所述基础掺杂层(22)为不同型掺杂。
7.如权利要求6所述的碳化硅MOS场效应晶体管,其特征在于,所述沟道掺杂层(21)掺杂浓度范围为1×1016cm-3至8×1016cm-3之间,所述基础掺杂层(22)的掺杂浓度范围为3×1017cm-3至1×1020cm-3之间。所述沟道掺杂层(21)的厚度范围为0.1μm~0.3μm。
8.如权利要求1所述的碳化硅MOS场效应晶体管,其特征在于,所述基区(2)的相对于源区(1)的外缘处形成接触区(23),接触区(23)具有相对于基础掺杂层(22)更高的掺杂浓度,接触区(23)提供基区(2)的局部更低的导通电阻。
9.如权利要求1所述的碳化硅MOS场效应晶体管,其特征在于,所述基础掺杂层(22)内部具有至少两层不同浓度的分层掺杂层(221),各分层掺杂层(221)的掺杂浓度沿着靠近源区(1)的上层向着靠近漏区(3)的下层的方向,其掺杂浓度自上而下逐层增加。
10.如权利要求1所述的碳化硅MOS场效应晶体管,其特征在于,源区(1)表面具有与源区(1)电连接接触的源极金属(5),漏区(3)表面具有与漏区(3)电连接接触的漏极金属(6)。
11.如权利要求10所述的碳化硅MOS场效应晶体管,其特征在于,源极金属(5)与源区(1)、基区(2)均电连接接触。
12.如权利要求1所述的碳化硅MOS场效应晶体管,其特征在于,栅区(4)具有栅层(41)以及隔绝栅层(41)与前述源区(1)、基区(2)、漏区(3)的栅氧层(42)。
13.如权利要求1所述的碳化硅MOS场效应晶体管,其特征在于,所述漏区(3)中与基区(2)接触一侧设置漂移层(31),漂移层(31)具有比漏区(3)更低的掺杂浓度。
14.如权利要求13所述的碳化硅MOS场效应晶体管,其特征在于,所述漂移层(31)在位于所述基区(2)的一侧形成有电流扩展层(311),所述电流扩展层(311)与所述漂移层(31)之间为同型掺杂,所述电流扩展层(311)的厚度至少0.1μm,掺杂浓度范围为1×1016~1×1018cm-3
15.一种碳化硅MOS场效应晶体管制造方法,用于如权利要求1-14任一项所述的碳化硅MOS场效应晶体管的制备,其特征在于,包括如下步骤:
S00.制备漏区(3),以N型碳化硅材料制备漏区(3);
S10.制备基区(2),选择性地去除漏区(3)表面的部分材料成槽后,再在其中制备基区(2),包括以下步骤:
S101.刻蚀成槽步骤,首先在漏区(3)表面淀积一层掩膜介质层,然后通过基区光刻和刻蚀,去除基区位置处的介质层,暴露出漏区(3)在该位置处的SiC基底,对SiC基底做选择性刻蚀,以在基区位置形成凹槽;
S105.淀积掺杂步骤,通过化学气相沉积在凹槽处选择性外延生长P型掺杂的单晶态SiC多层薄膜结构形成沟道掺杂层(21)和基础掺杂层(22);
S15.制备源区(1),在基区(2)的基础上制备以SiC为基底的N型掺杂的源区(1);
S20.制备接触区(23)步骤,淀积一层硬掩模介质层,光刻、刻蚀,然后通过离子注入形成接触区(23)。
S30.制备栅区(4),通过氧化碳化硅基底形成经基区(2)表面延伸至源区(1)与漏区(3)表面的栅氧层(42),然后在栅氧层(42)上淀积掺杂的多晶硅形成栅层(41);
上述方法以N沟道碳化硅MOS场效应管为例,对于P沟道碳化硅MOS场效应管,源区(1)、基区(2)、漏区(3)为反型掺杂。
16.如权利要求15所述的碳化硅MOS场效应晶体管制造方法,其特征在于,所述S00制备漏区(3)步骤中,以N型碳化硅材料制备漏区(3),然后在所述漏区(3)的表面通过外延生长技术形成电流扩展层(311)层作为漏区(3)中的分层之一。
17.如权利要求15所述的碳化硅MOS场效应晶体管制造方法,其特征在于,所述S105淀积掺杂步骤中通过交替化学气相沉积淀积和湿法刻蚀技术制备单层沟道掺杂层(21)和基础掺杂层(22),循环若干次得到基区(2)内的若干层以SiC为基底的掺杂的不同浓度的沟道掺杂层(21)和基础掺杂层(22)。
18.如权利要求15所述的碳化硅MOS场效应晶体管制造方法,其特征在于,所述栅氧层(42)通过直接氧化SiC基底形成SiO2氧化层;或者,通过原子层沉积技术形成SiO2栅氧层或者HfO2、Al2O3高K介质层。
19.如权利要求16所述的碳化硅MOS场效应晶体管制造方法,其特征在于,在漏区(3)形成后,淀积一层硬掩膜介质层,光刻、刻蚀,然后通过离子注入形成电流扩展层(311)。
20.如权利要求15所述的碳化硅MOS场效应晶体管制造方法,其特征在于,所述S15.制备源区(1)步骤中可选使用如下方法制备源区(1):
去除S10制备基区(2)步骤生成的硬掩膜后,在基区(2)浅层基于离子注入方式得到源区(1);
或,
在基区(2)表层的特定区域对SiC基底做选择性刻蚀得到用于制备源区(1)的槽形区域,然后通过CVD工艺在该槽形区域中淀积具有N型掺杂的SiC薄膜形成源区(1)。
CN202410368436.XA 2024-03-28 2024-03-28 碳化硅mos场效应晶体管及其制造方法 Pending CN118263324A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410368436.XA CN118263324A (zh) 2024-03-28 2024-03-28 碳化硅mos场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410368436.XA CN118263324A (zh) 2024-03-28 2024-03-28 碳化硅mos场效应晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN118263324A true CN118263324A (zh) 2024-06-28

Family

ID=91604770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410368436.XA Pending CN118263324A (zh) 2024-03-28 2024-03-28 碳化硅mos场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN118263324A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224150A1 (en) * 2007-03-13 2008-09-18 Denso Corporation Silicon carbide semiconductor device
CN103003946A (zh) * 2009-10-22 2013-03-27 松下电器产业株式会社 半导体装置及其制造方法
CN107799592A (zh) * 2016-09-06 2018-03-13 株洲中车时代电气股份有限公司 短沟道半导体功率器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224150A1 (en) * 2007-03-13 2008-09-18 Denso Corporation Silicon carbide semiconductor device
CN103003946A (zh) * 2009-10-22 2013-03-27 松下电器产业株式会社 半导体装置及其制造方法
CN107799592A (zh) * 2016-09-06 2018-03-13 株洲中车时代电气股份有限公司 短沟道半导体功率器件及其制备方法

Similar Documents

Publication Publication Date Title
JP6926869B2 (ja) 半導体装置
US8994066B2 (en) Manufacturing method of semiconductor device
US8563986B2 (en) Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
US8415671B2 (en) Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8772788B2 (en) Semiconductor element and method of manufacturing thereof
US8916881B2 (en) Semiconductor device and method for manufacturing semiconductor device
US10468487B2 (en) Semiconductor device
JP2019071313A (ja) 半導体装置
JP5145694B2 (ja) SiC半導体縦型MOSFETの製造方法。
JP5321377B2 (ja) 電力用半導体装置
US11502164B2 (en) Method of manufacturing semiconductor integrated circuit
US11094790B2 (en) Silicon carbide semiconductor device
JPWO2018037701A1 (ja) 半導体装置
JPWO2017179102A1 (ja) 半導体装置
JP2018022852A (ja) 半導体装置およびその製造方法
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
US20220336590A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
KR20200039235A (ko) 반도체 소자 및 그 제조 방법
WO2015111177A1 (ja) 半導体装置,パワーモジュール,電力変換装置,および鉄道車両
CN112018162B (zh) 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法
CN118263324A (zh) 碳化硅mos场效应晶体管及其制造方法
US9917180B2 (en) Trenched and implanted bipolar junction transistor
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
JP2021010027A (ja) 半導体装置および半導体装置の製造方法
JP5524403B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination