CN118251064A - 显示装置 - Google Patents

Abstract

根据本公开的示例性实施例的显示装置包括：包括有效区域和非有效区域的显示面板；设置在有效区域中的多条数据线和多条驱动电压线；设置在非有效区域中并且分别连接至所述多条数据线的多条第一链路线；以及设置在所述多条第一链路线之上并且连接至所述多条驱动电压线的部分的第二链路线，从而能够提高显示面板的质量并且能够降低驱动电压线的总电阻，由此能够降低显示面板的功耗。

Description

显示装置

相关申请的交叉引用

本申请要求2022年12月22日在韩国提交的韩国专利申请No.10-2022-0181666的权益和优先权，据此通过引用将其全部内容明确并入到本申请中。

技术领域

本公开涉及具有降低的寄生电容的显示装置。

背景技术

近来，随着我们的社会向信息取向型社会发展，用于对电信息信号进行视觉表达的显示装置的领域已经取得了快速的进步。相应地，在厚度、亮度和低功耗方面具有良好性能的各种显示装置正处于发展当中。

代表性显示装置包括液晶显示装置(LCD)、电润湿显示装置(EWD)和有机发光显示装置(OLED)。

在显示装置当中，包括有机发光显示装置在内的电致发光显示装置是自发光显示装置，并且可以被制造成轻薄显示装置，因为它不需要单独的光源，这与具有单独光源的液晶显示装置不同。此外，电致发光显示装置因低电压驱动而在功耗方面具有优势，并且在颜色实施、响应速度、视角和对比度(CR)方面表现良好。因此，电致发光显示装置已经被预期用到各种应用场景当中。

然而，在操作这样的显示装置时，可能因显示装置中使用的元件的某些特性的原因而影响操作质量。例如，信号线(例如，数据线和驱动电压线)之间的寄生电容可能影响显示装置的性能。

发明内容

本公开所要实现的目的在于提供一种显示装置，在该显示装置中，降低了数据线与驱动电压线之间的寄生电容，并且降低了各个子像素中的寄生电容差异，这将提高显示装置的性能。

本公开的目的不限于上文提及的目的，并且本领域技术人员通过下文的描述能够清楚地理解上文未提及的其他目的。

根据本公开的示例性实施例的显示装置可以包括：包括有效区域(active area)和非有效区域(non-active area)的显示面板；设置在有效区域中的多条数据线和驱动电压线；设置在非有效区域中并且分别连接至所述多条数据线的多条第一链路线；以及设置在所述多条第一链路线之上并且连接至所述多条驱动电压线的部分的第二链路线。

在具体实施方式和附图中包含了示例性实施例的其他详细内容。

根据本公开，通过降低链路单元中的数据线(第一链路线)与驱动电压线(第二链路线)之间的寄生电容，并且还通过降低各个子像素中的寄生电容差异，有可能降低驱动晶体管的感测值的不均衡。例如，在一个示例中，链路单元包括多条第一链路线以及第二链路线，或者包括多条第一链路线、多条辅助链路线、以及第二链路线。因此，能够提高显示面板的质量，并且能够降低驱动电压线的总电阻，从而能够降低显示面板的功耗并且能够提高显示装置的性能。

根据本公开的效果不限于上文例举的内容，并且在本说明书中包含更多的各种效果。

附图说明

图1是根据本公开的示例性实施例的显示装置的示意性配置图。

图2是图1的显示装置的子像素的等效电路图。

图3是根据本公开的示例性实施例的显示装置的示意性平面图。

图4是示出了图3的显示装置的子像素的截面图。

图5A是按照举例方式示出了顶部发射元件的堆叠结构的图示。

图5B是按照举例方式示出了底部发射元件的堆叠结构的图示。

图6是图3的部分A的放大图。

图7A是示出了沿图6的I-I'线截取的截面图的图示。

图7B是示出了沿图6的II-II'线截取的截面图的图示。

图8是根据本公开的另一示例性实施例的、图3的部分A的放大平面图。

图9是图8的部分B的放大图。

图10A是示出了沿图9的III-III'线截取的截面图的图示。

图10B是示出了沿图9的IV-IV'线截取的截面图的图示。

具体实施方式

通过结合附图参考下文详细描述的示例性实施例，本公开的优点和特性以及实现这些优点和特性的方法将变得显而易见。然而，本公开不限于本文披露的示例性实施例，而是可以按照各种方式实施。示例性实施例只是作为示例提供的，使得本领域技术人员能够全面理解本公开的公开内容和本公开的范围。

用于描绘本公开的示例性实施例的附图中所示的形状、尺寸、比例、角度、数量等仅用作示例，并且本公开不限于此。本说明书一般通篇以同样的附图标记表示同样的元件。此外，在本公开的以下描述中，可以省略对已知相关技术的详细解释，以避免对本公开的主题造成不必要的模糊。本文使用的诸如“包括”、“具有”以及“由……构成”之类的词语一般意在允许添加其他部件，除非所述词语与“仅”一起使用。任何对单数的提及可以包括复数，除非做出另外的明确陈述。

将部件解释为包括普通误差范围，即使未做出明确陈述亦是如此。

在使用诸如“在……上”、“在……上方”、“在……下方”和“挨着……”之类的词语描述两个部分之间的位置关系时，一个或多个部分可以位于所述两个部分之间，除非所述词语与词语“紧”或者“直接”一起使用。

在元件或层设置在另一元件或层“上”时，其他层或其他元件可以直接位于该另一元件上，或者其他层或其他元件可以插置于该元件或层与该另一元件或层之间。

尽管“第一”、“第二”等词语用于描述各种部件，但是这些部件不受这些词语的限制。这些词语只是用来将一个部件与其他部件区分开。因此，下文将提到的第一部件在本公开的技术构思当中可以是第二部件。

本说明书一般通篇以同样的附图标记表示同样的元件。

附图中所示的每一部件的尺寸和厚度只是为了便于描述而示出的，并且本公开不限于所示部件的尺寸和厚度。

本公开的各种实施例的特征可以部分地或全部地相互结合或组合，并且可以按照各种技术方式连结和操作，并且可以相互独立或者相互关联地实施这些实施例。

在下文中，将参考附图详细描述本公开的各种实施例。根据本公开的所有实施例的每一显示装置的所有部件都可操作地被耦接和配置。

图1是根据本公开的示例性实施例的显示装置的示意性配置图。

参考图1，根据本公开的示例性实施例的显示装置100可以包括显示面板DP、数据驱动器153、栅极驱动器154和定时控制器152。

在显示面板DP中，多条数据线DL1、……和DLm(m是大于或等于2的自然数)可以设置在第一方向上，并且多条栅极线GL1、……和GLn(n是大于或等于2的自然数)可以设置在与第一方向交叉的第二方向上。作为示例，第一方向和第二方向可以相互垂直，但是其他变型也是可能的。

多个子像素SP可以在显示面板DP上按照矩阵形式进行设置。

例如，数据驱动器153可以向所述多条数据线DL1、……和DLm提供数据电压，以驱动所述多条数据线DL1、……和DLm。

例如，栅极驱动器154可以顺次向所述多条栅极线GL1、……和GLn提供扫描信号，从而顺次驱动所述多条栅极线GL1、……和GLn。

定时控制器152可以分别向数据驱动器153和栅极驱动器154提供控制信号DCS和GCS，以控制数据驱动器153和栅极驱动器154的操作。

此外，定时控制器152可以根据在每一帧中实施的定时来开始扫描，根据数据驱动器153使用的数据信号格式转换从主机系统151输入的图像数据Data，从而根据所述扫描在适当时间输出转换后的图像数据Data'和用于驱动的控制数据(例如，数据控制信号DCS)。

此外，栅极驱动器154可以在定时控制器152的控制下顺次向所述多条栅极线GL1、……和GLn提供具有导通电压或关断电压的扫描信号，并且顺次驱动所述多条栅极线GL1、……和GLn。

例如，取决于驱动方法，栅极驱动器154可以仅位于显示面板DP的一侧上，如图1中所示，或者在一些情况下可以位于显示面板DP的两侧。然而，其他变型也是可能的。

此外，栅极驱动器154可以包括多个栅极驱动器集成电路(栅极驱动器IC)。例如，栅极驱动器集成电路可以通过带式自动接合(TAB)方法或者玻璃上芯片(COG)方法连接至显示面板DP的接合焊盘(bonding pad)，或者可以是按照面板中栅极(GIP)方法实施的并且直接设置在显示面板DP上。而且，在一些情况下，栅极驱动器集成电路可以被设置为与显示面板DP集成。

此外，数据驱动器153可以在特定的栅极线GL1、……或GLn开启(例如，导通)时将接收自定时控制器152的图像数据Data'转换成采用模拟格式的数据电压Vdata(如图2中所示)，并且可以将转换后的电压提供给所述多条数据线DL1、……和DLm，以驱动所述数据线DL1、……和DLm。

数据驱动器153可以包括多个源驱动器集成电路(又称为数据驱动器IC)。例如，源驱动器集成电路可以通过带式自动接合(TAB)方法或者玻璃上芯片(COG)方法连接至显示面板DP的接合焊盘，或者可以直接设置在显示面板DP上。而且，根据情况，源驱动器集成电路可以被设置为与显示面板DP集成。

上文提及的多个源驱动器集成电路中的每者可以包括移位寄存器、锁存器、数模转换器(DAC)以及输出缓冲器等。例如，源驱动器集成电路可以进一步包括模数转换器(ADC)，其感测用于子像素补偿(被称为亮度偏差补偿或者数据补偿)的模拟电压值，将其转换成数字值，并且生成并输出感测数据。

多个源驱动器集成电路可以是按照例如膜上芯片(COF)方法实施的。在所述多个源驱动器集成电路中的每者当中，例如，其一端可以接合至至少一个源印刷电路板(S-PCB)，并且其另一端(或者另外的一端)可以接合至显示面板DP的接合焊盘部分。

上文提及的主机系统151可以向定时控制器152传输包括垂直同步信号(Vsync)、水平同步信号(Hsync)、输入数据启用(DE)信号、时钟信号(CLK)等在内的各种定时信号、以及输入图像的图像数据Data。

例如，定时控制器152根据数据驱动器153使用的数据信号格式转换接收自主机系统151的图像数据Data，并且输出转换后的图像数据Data'。除此之外，为了控制数据驱动器153和栅极驱动器154，定时控制器152可以接收诸如垂直同步信号(Vsync)、水平同步信号(Hsync)、输入DE信号和时钟信号CLK之类的定时信号，生成各种控制信号，并且将它们输出至数据驱动器153和栅极驱动器154。

参考图1，显示装置100可以进一步包括电力控制器(未示出)，其向显示面板DP、数据驱动器153、栅极驱动器154等提供各种电压或电流的，或者控制要提供的各种电压或电流。显示装置100可以进一步包括其他元件/电路，以提供增强的功能。

图2是图1的显示装置的子像素的等效电路图。图2的子像素配置可以被用在图1的显示装置中的任何子像素当中，或者被用在根据本公开的所有实施例的每一显示装置中的任何子像素当中。

参考图2，用于驱动发光元件130的驱动晶体管DRT可以基本上设置在显示面板的每一子像素SP中。驱动晶体管DRT可以具有固有特性，例如，阈值电压和迁移率。

驱动晶体管DRT可以随着驱动时间的增加而劣化，并因而可以具有其特性变化。

由于对于每一子像素中的每一驱动晶体管DRT而言劣化程度是不同的，因而在各个子像素中的驱动晶体管DRT之间可能发生固有特性(阈值电压或迁移率等)的偏差。相应地，子像素之间可能发生亮度偏差，这可能是降低图像质量的因素。因而，为了补偿子像素之间的亮度偏差，也就是说，为了补偿驱动晶体管DRT之间的固有特性的偏差，需要感测各个驱动晶体管DRT的固有特性。对驱动晶体管DRT的固有特性的感测可以被称为“驱动晶体管感测”或Smode(缓慢模式)感测。

相应地，在本公开的显示面板中，子像素中的每者可以进一步包括可用于对驱动晶体管DRT进行感测的晶体管(下文称为感测晶体管SENT)。

详细参考图2，子像素可以包括发光元件130、驱动晶体管DRT、开关晶体管SWT、存储电容器Cstg和感测晶体管SENT。

驱动晶体管DRT是通过向发光元件130提供驱动电流而驱动发光元件130的晶体管，并且可以具有电连接至发光元件130的第一电极(阳极或阴极)的第一节点(下文称为“节点N1”)、对应于栅极节点的第二节点(称为“节点N2”)、以及电连接至驱动电压线DVL的第三节点(称为“节点N3”)。此时，例如，驱动晶体管DRT通过节点N3接收来自驱动电压线DVL的高电势电源电压EVDD，并且发光元件130可以通过在高电势电源电压EVDD与低电势电源电压EVSS之间流动的驱动电流而进行操作。

开关晶体管SWT由通过对应的栅极线GL施加至栅极节点的扫描信号SCAN所控制，并且可以电连接于驱动晶体管DRT的节点N2与数据线DL之间。

存储电容器Cstg电连接于驱动晶体管DRT的节点N1和节点N2之间，并且可以起着在一帧内保持恒定电压的作用。

感测晶体管SENT由第一感测信号SENSE控制，第一感测信号SENSE是通过对应栅极线GL'施加至栅极节点的一种扫描信号，并且感测晶体管SENT可以电连接于驱动晶体管DRT的节点N1与参考电压线RVL之间。

根据本公开的示例性实施例的显示装置可以进一步包括通过参考电压线RVL感测驱动晶体管DRT的节点N1的电压的模数转换器(ADC)，其为用于感测驱动晶体管DRT的固有特性的主要部件。

例如，根据本公开的示例性实施例的显示装置可以进一步包括开关S1或S2，所述开关S1或S2用于将参考电压线RVL所连接至的节点Nrvl连接至与模数转换器ADC连接的节点Nadc或连接至参考电压Vref的提供节点Nref，但是本公开不限于此。

如上所述，例如，在包括电连接至参考电压线RVL的感测晶体管SENT的子像素结构中，开关S1和S2的开关操作受到控制，使得驱动晶体管DRT的节点N1的电压包括关于驱动晶体管DRT的固有特性的分量。于是，模数转换器ADC通过参考电压线RVL感测驱动晶体管DRT的节点N1的电压，并且因而可以感测驱动晶体管DRT的固有特性。然而，本公开不限于上文描述的感测方法。

与此同时，随着窄边框的实施，降低了线之间的距离，并且尤其更多地降低了链路单元中的线之间的距离。在这种情况下，例如，在多条数据线(例如，第一链路线)设置在驱动电压线(例如，第二链路线)的两侧时，第二链路线和与之相邻的第一链路线之间具有增大的寄生电容。相应地，发生这样一种现象，即，与第二链路线相邻的第一链路线的Smode感测(驱动晶体管感测)值与其他第一链路线相比下降7或更大。

因此，本公开可以通过将第二链路线设置在与第一链路线的层不同的层上并且将第二链路线改变为具有整体式电极结构(whole electrode structure)或者完全集成的电极结构而非具有线性形状(linear shape)来降低第一链路线与第二链路线之间的寄生电容并且降低各个子像素中的寄生电容差异。因此，有可能降低驱动晶体管感测值的不均衡，将参考附图对此做出详细描述。

图3是根据本公开的示例性实施例的显示装置的示意性平面图。

参考图3，根据本公开的示例性实施例的显示装置100可以包括显示面板DP、包封单元FSPM和柔性膜180。

显示面板DP是用于向用户显示图像的面板。

显示面板DP可以包括用于显示图像的显示元件、用于驱动显示元件的驱动元件和用于向显示元件和驱动元件传输各种信号的线。依据显示面板DP的类型，可以对显示元件做出不同定义。例如，在显示面板DP是有机发光显示面板时，显示元件可以是包括阳极、有机层和阴极的有机发光元件。例如，在显示面板DP是液晶显示面板时，显示元件可以是液晶显示元件。

在下文中，假设显示面板DP是有机发光显示面板，但是本公开的显示面板DP不限于有机发光显示面板。

显示面板DP可以包括有效区域AA和非有效区域NA。非有效区域可以完全或部分地围绕有效区域AA。

有效区域AA是在显示面板DP上显示图像的区域。

构成多个像素的多个子像素和用于驱动所述多个子像素的电路可以设置在有效区域AA中。所述多个子像素是构成有效区域AA的最小单位，并且显示元件可以设置在所述多个子像素中的每者当中，并且所述多个子像素可以构成像素。例如，包括阳极、有机层和阴极的有机发光元件可以设置在所述多个子像素中的每者当中，但是本公开不限于此。用于驱动所述多个子像素的电路可以包括驱动元件和线。例如，所述电路可以包括薄膜晶体管、存储电容器、栅极线、数据线DL等，但是本公开不限于此。

例如，在有效区域AA中，可以设置用于向子像素提供高电势电源电压、参考电压和低电势电源电压的电力线，例如，驱动电压线DVL、参考电压线和接地线。

可以通过将子像素分别连接至栅极线、数据线DL和感测线而使子像素进行操作。

非有效区域NA是不显示图像的区域。

尽管图3示出了非有效区域NA围绕具有矩形形状的有效区域AA，但是有效区域AA和非有效区域NA的形状和布置不限于图3中所示的示例，并且其他变型也是可能的。

例如，有效区域AA和非有效区域NA可以具有适于电子装置的设计的形状，显示装置100被安装在该电子装置当中。例如，有效区域AA可以具有例如五边形形状、六边形形状、圆形形状或椭圆形形状。

在非有效区域NA中，可以设置用于驱动有效区域AA的有机发光元件的各种线和电路。例如，在非有效区域NA中，可以设置驱动器IC(例如，栅极驱动器IC和数据驱动器IC)以及用于向有效区域AA的所述多个子像素和电路传输信号的链路线170，但是本公开不限于此。

而且，例如，显示装置100可以包括用于生成各种信号或者驱动有效区域AA中的像素的各种额外元件。例如，用于驱动像素的额外元件可以包括逆变器电路、复用器和静电放电(ESD)电路等。显示装置100还可以包括与像素驱动以外的功能相关的额外元件。例如，显示装置100可以进一步包括提供触摸感测功能、用户认证功能(例如，指纹识别)、多级压力感测功能、触觉反馈功能等的额外元件。前述额外元件可以位于非有效区域NA中和/或位于连接至连接接口的外部电路中。

柔性膜180是在柔性基础膜(base film)上设置各种部件的膜。具体地，柔性膜180是向有效区域AA的所述多个子像素和电路提供信号的膜，并且可以电连接至显示面板DP。柔性膜180可以设置在显示面板DP的一端上，从而向有效区域AA的所述多个子像素和电路提供电源电压和数据电压等。尽管图3示出了其中设置五个柔性膜180的情况，但是本公开不限于此，并且可以根据设计对柔性膜180的数量做出各种改变。

驱动器IC(例如，栅极驱动器IC和数据驱动器IC)可以设置在柔性膜180上。驱动器IC是对显示图像所用的数据和处理所述数据所用的驱动信号进行处理的部件。取决于安装方法，驱动器IC可以是按照诸如玻璃上芯片(COG)方法、膜上芯片(COF)方法或者带式载体封装(tape carrier package，TCP)方法之类的方法设置的。就此而言，图3的显示面板DP可以包括与图1的显示面板DP相同的元件或类似的元件。

而且，例如，印刷电路板可以设置在柔性膜180的一端上，并且可以连接至柔性膜180。例如，印刷电路板是向驱动器IC提供信号的部件。此外，印刷电路板可以向驱动器IC提供各种信号，例如，驱动信号和数据信号。例如，用于生成数据信号的数据驱动器可以安装在印刷电路板上，并且所生成的数据信号可以通过柔性膜180提供给显示面板DP的子像素和电路。

包封单元FSPM可以设置在显示面板DP上。

包封单元FSPM可以包括密封构件和强化基板。

在本公开中，通过引入多层结构的包括相对较厚的强化基板的包封结构，能够充分确保刚度和散热效果。然而，本公开不限于此，并且可以利用各种包封结构。

与此同时，例如，柔性膜180可以附接至显示面板DP的一端，以覆盖源焊盘(sourcepad)和驱动器IC，并且电源电压、数据电压等可以通过链路线170传输至有效区域AA的所述多个子像素和电路。

例如，链路线170可以包括电连接至数据线DL的第一链路线和电连接至驱动电压线DVL的第二链路线，但是本公开不限于此。

例如，在第二链路线是传输高电势电源电压的线时，第二链路线可以连接至在水平方向上平行设置的第一短条行物(short bar)，并且可以通过有效区域AA中的多个驱动电压线DVL连接至第二短条行物。然而，本公开不限于此。驱动电压线DVL可以在垂直方向上平行设置。例如，第一短条行物可以位于有效区域AA的上端处，并且第二短条行物可以位于有效区域AA的下端处，但是本公开不限于此。

例如，第一链路线可以设置在阻光层或者栅极层上，但不限于此。

而且，在本公开中，在链路单元的至少部分当中，第二链路线可以设置在与第一链路线的层不同的层上，例如，设置在阳极层上。此外，设置在阳极层上的第二链路线可以具有位于多条第一链路线之上的单个整体性电极结构，而不是具有与第一链路线类似的线性形状。下文将参考图6以及图7A和图7B对本公开的第二链路线的详细描述进行说明。

图4是示出了图3的显示装置的子像素的截面图。

参考图4，驱动元件120可以设置在显示面板DP的基板101上。

例如，驱动元件120可以是薄膜晶体管，但是不限于此。

而且，平面化层105可以设置在驱动元件120上。

此外，电连接至驱动元件120的发光元件130可以设置在平面化层105上，并且帽盖层107可以设置在发光元件130上。

例如，发光元件130可以是有机发光元件，但不限于此。

密封构件140和强化基板145可以顺次设置在帽盖层107上。然而，强化基板145可以被省略。例如，密封构件140和强化基板145可以构成包封单元FSPM，但是不限于此。

根据本公开的示例性实施例的显示装置不限于这样的多层结构。

具体地，基板101可以是玻璃或塑料基板。在基板101是塑料基板时，可以采用基于聚酰亚胺的材料或者基于聚碳酸酯的材料，以具有柔性。具体而言，聚酰亚胺可以应用于高温工艺，并且被广泛用作塑料基板，因为它是一种能够被涂覆的材料。

缓冲层102可以设置于基板101上。

缓冲层102是用于保护各种电极和线不受从基板101或其较低层流出的杂质(例如，碱离子)影响的层，并且可以具有包括第一缓冲层102a和第二缓冲层102b的多层结构。然而，本公开不限于此。缓冲层102可以由氧化硅(SiOx)或氮化硅(SiNx)或者它们的多层形成。

例如，缓冲层102可以延缓渗透到基板101当中的湿气和氧气的扩散。缓冲层102可以包括多重缓冲部(multi-buffer)和/或有源缓冲部(active buffer)。有源缓冲部保护由驱动元件120的半导体形成的有源层124，并且可以执行阻挡从基板101引入的各种类型的杂质的功能。有源缓冲部可以由非晶硅(a-Si)等形成。

例如，驱动元件120可以包括有源层124、栅电极121、源电极122和漏电极123，并且可以通过连接电极115电连接至发光元件130，从而向发光元件130传输电流或信号。可以依据驱动元件120(例如，晶体管)的配置来交换所述源电极和漏电极。

有源层124可以设置于缓冲层102上。有源层124可以由多晶硅(p-Si)形成，并且在这种情况下，可以采用杂质掺杂其预定区域。此外，有源层124可以由非晶硅(a-Si)形成，或者可以由各种有机半导体材料(例如，并五苯(pentacene)等)形成。而且，有源层124可以由氧化物半导体形成。

栅极绝缘层103可以设置在有源层124上。

栅极绝缘层103可以由绝缘无机材料(例如，氧化硅(SiOx)或氮化硅(SiNx))形成，并且除此之外，它还可以由绝缘有机材料等形成。

栅电极121可以设置在栅极绝缘层103上。

栅电极121可以由各种导电材料形成，诸如镍(Ni)、铬(Cr)、镁(Mg)、铝(Al)、钼(Mo)。钨(W)、金(Au)或其合金。

层间绝缘层104可以设置在栅电极121上。

层间绝缘层104可以由绝缘材料(例如，氧化硅(SiOx)或氮化硅(SiNx))形成，并且除此之外，它还可以由绝缘有机材料等形成。

通过选择性地去除栅极绝缘层103和层间绝缘层104，可以形成用于露出有源层124的源极区和漏极区的接触孔。例如，源电极122和漏电极123可以被形成为电极材料的单层结构或者多层结构，其位于层间绝缘层104上，并且分别连接至源极区和漏极区。

如有必要，可以形成由无机绝缘材料形成的额外钝化层，以覆盖源电极122和漏电极123。

平面化层105可以设置在如上所述进行配置的驱动元件120上。

平面化层105可以具有包括至少两个层的多层结构，并且可以包括例如第一平面化层105a和第二平面化层105b。第一平面化层105a可以被设置为在露出驱动元件120的源电极122和漏电极123的部分的同时覆盖驱动元件120。

平面化层105的至少一个层可以由具有低介电常数的有机材料形成，并且可以具有1μm或更大的厚度，但是本公开不限于此。

平面化层105可以是涂覆层(overcoat layer)，但不限于此。

用于电连接驱动元件120和发光元件130的连接电极115可以设置在第一平面化层105a上。此外，起着线/电极(例如，数据线或信号线)的作用的各种金属层可以设置在第一平面化层105a上。

第二平面化层105b可以设置在第一平面化层105a和连接电极115上。

例如，在根据本公开的示例性实施例的显示面板DP中，由于各种信号线随着显示面板DP具有更高分辨率而增多，因而平面化层105由两个层形成。因此，因为难以在确保线间的最小距离的同时将所有的线都置于一个层上，所以提供了额外的层。由于这样的额外层(即，第二平面化层105b)的添加，在线布置时具有了裕量(margin)，并且可以便于线/电极布置的设计。此外，在将电介质材料用于由多个层形成的平面化层105时，平面化层105还可以用于形成金属层之间的电容。

例如，第二平面化层105b可以被形成为露出连接电极115的部分，并且驱动元件120的漏电极123和发光元件130的阳极131可以通过连接电极115进行电连接。

发光元件130可以包括阳极131、多个有机层132和阴极133。例如，发光元件130可以包括设置在平面化层105上的阳极131、设置在阳极131上的有机层132和设置在有机层132上的阴极133。

例如，根据发射方向，显示装置可以是按照顶部发射方法或者底部发射方法实施的。就顶部发射方法而言，可以在阳极131之下添加由具有高反射率的不透明导电材料(例如，银(Ag)、铝(Al)、金(Au)、钼(Mo)、钨(W)、铬(Cr)或其合金)形成的反射层，使得从有机层132发射的光被阳极131反射并且向上，即朝着位于其上的阴极133的方向引出。另一方面，就底部发射方法而言，阳极131可以仅由透明导电材料形成，例如，氧化锡铟(ITO)、氧化锌铟(IZO)或者氧化锌镓铟(IGZO)。

堤部106(bank)可以在发射区域/部分之外的区域中设置在平面化层105上。堤部106可以具有露出与发射区域对应的阳极131的堤部孔。堤部106可以由诸如氮化硅(SiNx)或氧化硅(SiOx)之类的无机绝缘材料或者诸如BCB、丙烯酸树脂或酰亚胺树脂之类的有机绝缘材料形成。

堤部106可以具有大约1μm的厚度，但不限于此。

有机层132可以设置在由堤部106露出的阳极131上。有机层132可以包括发射层、电子注入层、电子传输层、空穴传输层和空穴注入层等。

阴极133可以设置在有机层132上。

就顶部发射方法而言，阴极133可以包括透明导电材料。例如，阴极133可以由氧化锡铟(ITO)、氧化锌铟(IZO)或者氧化锌镓铟(IGZO)形成。就底部发射方法而言，阴极133可以包括由诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、镁(Mg)、钯(Pd)和铜(Cu)之类的金属材料所构成的集合中的任何一种或者这些金属材料的合金。替代性地，可以通过堆叠由诸如氧化锡铟(ITO)、氧化锌铟(IZO)或氧化锌镓铟(IGZO)之类的透明导电材料形成的层或者由诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、镁(Mg)、钯(Pd)或铜(Cu)之类的金属材料或这些金属材料的合金形成的层来配置阴极133，但本公开不限于此。

由具有高折射率和高光吸收率的材料形成的帽盖层107可以设置在发光元件130上，以减少外部光的漫反射。

帽盖层107可以是由有机材料构成的有机材料层，并且在必要情况下可以被省略。

多层结构的包括包封构件140和强化基板145的包封结构(包封单元FSPM)可以设置在阴极133之上，但不限于此。可以去除强化基板145。

移动装置和便携式装置中所使用的小尺寸显示面板具有小面积，因而快速地从元件进行散热，并且几乎没有关于粘合性的缺陷，而监视器、平板电脑和电视接收机中所使用的大尺寸显示面板则具有大面积，并因而需要用于实现最佳散热和粘合性的包封结构。

此外，为了确保充足的刚度，电致发光显示装置可以进一步包括位于包封基板的上部部分上的单独内板(inner plate)。在这种情况下，需要确保用于布置该单独内板的空间，并且由于内板的重量的原因，在电致发光显示装置的轻薄方面存在限制。此外，依照与被设置为将包封基板与内板接合的胶带的厚度相等的量，包封基板与内板之间产生的空气隙产生了垂直分隔空间，由此引起了降低散热性能的限制。

因此，在本公开中，可以在去除单独内板的同时应用多层结构的包封结构，该多层结构包括能够防止工艺缺陷并且固定具有相对较大厚度的强化基板145的密封构件140。

根据本公开的密封构件140可以包括朝向基板101的第一粘合剂层(adhesivelayer)141、朝向强化基板145的第二粘合剂层143、以及设置在第一粘合剂层141和第二粘合剂层143之间的阻隔层(barrier layer)142，但不限于此。

第一粘合剂层141和第二粘合剂层143中的每者可以由粘合剂聚合物材料形成。例如，第一粘合剂层141可以由基于烯烃的聚合物材料、基于环氧树脂的聚合物材料和基于丙烯酸酯的聚合物材料中的任何一者形成。此外，第二粘合剂层143可以由不含羧基基团的基于烯烃的聚合物材料、基于环氧树脂的聚合物材料、基于丙烯酸酯的聚合物材料、基于胺的聚合物材料、基于苯酚的聚合物材料和基于酸酐的聚合物材料中的任何一者形成。例如，第二粘合剂层143可以由不含羧基基团的聚合物材料形成，从而实现阻隔层142的膜均匀性和防腐蚀性。

为了从基板101散热，第一粘合剂层141和第二粘合剂层143当中的至少第一粘合剂层141可以由包括金属材料的颗粒和粘合剂聚合物材料的混合物形成。例如，金属材料的颗粒可以是由镍(Ni)形成的粉末。与基板101接触的第一粘合剂层141(例如，参见图3，在非有效区域NA中)由包括金属材料的颗粒和粘合剂聚合物材料的混合物形成，并因而可以具有比粘合剂聚合物材料的热导率更高的热导率。

类似地，第二粘合剂层143可以由包括金属材料的颗粒和粘合剂聚合物材料的混合物形成，并因而可以具有比该粘合剂聚合物材料的热导率更高的热导率。

通过这种方式，由于能够提高通过密封构件140对在基板101中生成的驱动热量进行散热的速度，因而能够提高基板101的散热效果。

此外，为了防止湿气向有效区域AA的渗透，第一粘合剂层141可以由还包括具有湿气吸收性质的无机填充物的混合物形成。在这种情况下，具有湿气吸收性质的无机填充物可以是氧化钡(BaO)、氧化钙(CaO)和氧化镁(MgO)中的至少一者。

第二粘合剂层143可以不包括用于防止湿气渗透的无机填充物。相应地，第二粘合剂层143可以仅包括金属材料的颗粒和粘合剂聚合物材料。通过这样做，可以减少被注入到密封构件140中的具有湿气吸收性质的相对较贵的无机填充物的数量，并因而可以降低制备密封构件140的成本。

此外，由于与第一粘合剂层141的聚合物材料的混合比相比可以增大第二粘合剂层143中包含的聚合物材料的混合比(只要不包含具有湿气吸收性质的无机填充物即可)，因而与第一粘合剂层141的粘合性相比，能够提高第二粘合剂层143的粘合性。相应地，由于强化基板145被更牢固地固定到第二粘合剂层143上，因而能够进一步提高基板101与强化基板145之间的粘合的可靠性。

此外，由于形成了具有第一粘合剂层141和第二粘合剂层143的多层结构，因而能够降低显示面板DP发生弯曲的翘曲现象，并因而还可以提高可靠性。

第一粘合剂层141和第二粘合剂层143中的每者的厚度可以被限制为防止工艺缺陷/问题的相关厚度或更小厚度。此外，第一粘合剂层141和第二粘合剂层143的厚度之和可以被限制为确保强化基板145的固定可靠性的相关厚度或者更大厚度。

阻隔层142可以由金属材料形成。

例如，阻隔层142可以由诸如铝(Al)、铜(Cu)、锡(Sn)、银(Ag)、铁(Fe)和锌(Zn)之类的金属材料形成。

可以引入阻隔层142，以实现用于增强与第一粘合剂层141和第二粘合剂层143的粘合性并且降低翘曲的层叠结构。

例如，第一粘合剂层141和第二粘合剂层143中的每者包括粘合剂聚合物材料。相应地，具有相对较硬材料的阻隔层142设置在第一粘合剂层141和第二粘合剂层143之间，并因而阻隔层142的一侧和另一侧分别接合至第一粘合剂层141和第二粘合剂层143，从而可以提高接合强度。

由于根据本公开的示例性实施例的密封构件140包括通过阻隔层142分隔开的第一粘合剂层141和第二粘合剂层143，因而在没有工艺缺陷的情况下，它可以被实施为等于单层粘合剂材料的厚度的两倍的厚度。相应地，由于能够将由密封构件140固定的强化基板145提供为具有更厚的厚度，因而具有能够容易地实现刚度增大和散热效果的优点。

例如，强化基板145可以由玻璃和塑料聚合物(例如，PET)中的任何一者形成。

与此同时，能够将本公开的实施例应用于顶部发射方法和底部发射方法两者。现在，将在下文中参考附图分别详细描述作为显示装置的发光元件130、130_B的顶部发射元件的堆叠结构和底部发射元件的堆叠结构的示例。

图5A是按照举例方式示出了顶部发射元件的堆叠结构的图示。

图5B是按照举例方式示出了底部发射元件的堆叠结构的图示。

在下文中，将用于顶部发射的子像素的配置称为第一配置，并将用于底部发射的子像素的配置称为第二配置。

参考示出了顶部发射元件的图5A，第一发光元件130可以包括例如第一阳极131、第一发射单元132和阴极133。

第一阳极131可以设置在第二平面化层150b上。

例如，用于顶部发射的子像素的第一阳极131可以进一步包括反射层131b，使得所发射的光被第一阳极131反射，并且能够更顺利地朝其阴极133所设置在的上方部分的方向发射。

例如，第一阳极131可以具有两层结构，由透明导电材料形成的透明导电层和反射层顺次堆叠在该两层结构中，或者第一阳极131可以具有三层结构，透明导电层131a、反射层131b和透明导电层131c顺次堆叠在该三层结构中。三层结构可以包括例如ITO/Ag/ITO。

第一发射单元132可以设置在第一阳极131上。

第一发射单元132起着发光的作用，并且可以包括空穴注入层、空穴传输层、发射层、电子传输层和电子注入层中的至少一个层，并且取决于面板的结构或特性，这些部件中的一些可以被省略。

第一空穴注入层HIL可以设置在第一阳极131上。

第一空穴传输层HTL可以设置在第一空穴注入层HIL上。第一电子传输层ETL可以设置在第一发射层EML上。

第一发射层EML可以设置在第一空穴传输层HTL上。

第一发射层EML可以通过包含能够发射特定颜色的光的材料而发射特定颜色的光。此外，可以采用磷光材料或者荧光材料形成能够发射光的材料。

第一发射层EML可以是红色发射层、绿色发射层和蓝色发射层中的任何一者。例如，就红色子像素而言，第一发射层EML可以是红色发射层，就绿色子像素而言，第一发射层EML可以是绿色发射层，并且就蓝色子像素而言，第一发射层EML可以是蓝色发射层。

此外，电子注入层(图5A中未示出)可以进一步设置在电子传输层ETL上。

此外，阴极133和帽盖层134可以设置在电子传输层ETL上或者第一发射单元132的顶层上。

在另一示例中，参考示出了底部发射元件的图5B，第二发光元件130_B可以包括例如第二阳极131_B、第二发射单元132_B和阴极133。

第二阳极131_B可以设置在第二平面化层150b上。

用于底部发射的子像素的第二阳极131_B可以由诸如氧化锡铟(ITO)或氧化锌铟(IZO)之类的透明导电材料形成，但不限于此。

第二发射单元132_B可以设置在第二阳极131_B上。如上所述，第二发射单元132_B起着发光的作用，并且可以包括空穴注入层、空穴传输层、发射层、电子传输层和电子注入层中的至少一个层，并且取决于面板的结构或特性，这些部件中的一些可以被省略。

第二空穴注入层HIL_B可以设置在第二阳极131_B上。

第二空穴传输层HTL_B可以设置在第二空穴注入层HIL_B上。

第二发射层EML_B可以设置在第二空穴传输层HTL_B上。电子传输层ETL可以设置在第二发射层EML_B上。

第二发射层EML_B可以通过包含能够发射特定颜色的光的材料而发射特定颜色的光。此外，可以采用磷光材料或者荧光材料形成能够发射光的材料。

第二发射层EML_B可以是红色发射层、绿色发射层和蓝色发射层中的任何一者。例如，就红色子像素而言，第二发射层EML_B可以是红色发射层，就绿色子像素而言，第二发射层EML_B可以是绿色发射层，并且就蓝色子像素而言，第二发射层EML_B可以是蓝色发射层。

此外，电子注入层(图5B中未示出)可以进一步设置在电子传输层ETL上。

此外，阴极133和帽盖层134可以设置在电子传输层ETL上或者第二发射单元132_B的顶层上。

与此同时，本公开的实施例不限于采用一个堆叠体(例如，一个发射单元)的发射元件结构，并且还可以应用于具有包括多个发射单元的串联配置(tandem configuration)的发射元件结构，以实现提高的效率和寿命特性。

图6是图3的部分A的放大图。

图7A是示出了沿图6的I-I'线截取的截面图的图示。

图7B是示出了沿图6的II-II'线截取的截面图的图示。

图6示出了非有效区域中的链路单元的放大部分。

参考图6以及图7A和图7B，用于向有效区域中的多个子像素和电路传输信号的多条链路线170可以设置在该链路单元中。也就是说，该链路单元可以由链路线170构成。

链路线170可以包括例如从相应的数据线DL延伸的多条第一链路线171、以及电连接至多条驱动电压线DVL的第二链路线176，但本公开不限于此。

例如，从多条数据线DL延伸的多条第一链路线171可以设置在链路单元的部分区域中。例如，在所述多条第一链路线171中，可以顺次布置连接至蓝色子像素的数据线DLb的蓝色第一链路线171b、连接至绿色子像素的数据线DLg的绿色第一链路线171g、连接至红色子像素的数据线DLr的红色第一链路线171r、以及连接至白色子像素的数据线DLw的白色第一链路线171w，并且可以重复这样的布置，但是本公开不限于此。

这里，蓝色第一链路线171b可以是第一-第一链路线，绿色第一链路线171g可以是第一-第二链路线，红色第一链路线171r可以是第一-第三链路线，并且白色第一链路线171w可以是第一-第四链路线。

多条第一链路线171(例如，171b、171g、171r、171w)可以聚集在柔性膜180所附接至的上部焊盘部分中的一个地方，并且朝着向下设置的有效区域按照辐射形状(radialshape)散布开，但是本公开不限于此。

在有效区域和链路单元的另一部分区域中，两条数据线DL布置在驱动电压线DVL的左侧和右侧，并且可以重复这样的布置，但是本公开不限于此。

例如，蓝色子像素的数据线DLb、绿色子像素的数据线DLg、驱动电压线DVL、红色子像素的数据线DLr和白色子像素的数据线DLw如图7B中所示被顺次布置，并且可以重复这样的布置，但是本公开不限于此。

例如，第一链路线171、数据线DL和驱动电压线DVL可以设置在阻光层或者栅极层上，但不限于此。

至少在链路单元的部分当中，第二链路线176可以设置在与第一链路线171的层不同的层上，例如，设置在阳极层(例如，对应于第一阳极131、131_B的层)上。

此外，设置在阳极层上的第二链路线176可以具有位于多条第一链路线171之上的整体性电极结构，其并非采用与第一链路线171类似的线性形状。例如，第二链路线176可以具有位于辐射形状的多条第一链路线171之上的单个整体性电极结构，其中，该单个整体性电极结构具有梯形形状。

例如，多条第一链路线171可以构成各个群组，并且可以对应于这些群组中的每者设置一条第二链路线176，但是本公开不限于此。

此时，作为示例，图6示出了例如对一个群组的蓝色第一链路线171b、绿色第一链路线171g、红色第一链路线171r和白色第一链路线171w进行四次重复设置的情况。然而，本公开不限于此，并且显然其他变型也是可能的。

参考图6以及图7A和图7B，例如，第一缓冲层102a可以在显示面板的非有效区域中设置在基板101上。

第一缓冲层102a可以由氧化硅(SiOx)或氮化硅(SiNx)或者它们的多层形成，但是不限于此。

第一链路线171、数据线DL和驱动电压线DVL可以设置在第一缓冲层102a上。

第一链路线171、数据线DL和驱动电压线DVL可以由各种导电材料形成，例如，镍(Ni)、铬(Cr)、镁(Mg)、铝(Al)、金(Au)、钼(Mo)、钨(W)、铜(Cu)或者它们的合金。

如上所述，在链路单元的部分区域中，蓝色第一链路线171b、绿色第一链路线171g、红色第一链路线171r和白色第一链路线171w被顺次布置，并且可以重复这样的布置，但是本公开不限于此。例如，绿色第一链路线171g和红色第一链路线171r之间的距离可以比其他第一链路线171之间(例如，蓝色第一链路线171b和绿色第一链路线171g之间)的距离宽，但是本公开不限于此。例如，第一链路线171可以在链路单元的部分区域中具有相同的距离。例如，链路单元的部分区域可以是链路单元的大部分区域，并且可以是多条第一链路线171按照辐射形状散布开的区域。

此外，在有效区域和链路单元的另一部分区域中，蓝色子像素的数据线DLb、绿色子像素的数据线DLg、驱动电压线DVL、红色子像素的数据线DLr和白色子像素的数据线DLw可以被顺次设置，并且可以重复这样的布置，但是本公开不限于此。例如，链路单元的另一部分区域可以是位于链路单元的部分区域与有效区域之间的区域，或者可以是不设置第二链路线176的区域。

第二缓冲层102b可以设置在第一链路线171、数据线DL和驱动电压线DVL上。

第二缓冲层102b可以由氧化硅(SiOx)或氮化硅(SiNx)或者它们的多层形成，但是不限于此。

例如，层间绝缘层(例如，图4中的104)、钝化层和平面化层105可以设置在第二缓冲层102b上。然而，本公开不限于此，并且可以省略第二缓冲层102b与平面化层105之间的层间绝缘层104或者钝化层。第一缓冲层102a和第二缓冲层102b可以构成缓冲层102。

平面化层105可以具有包括至少两个层的多层结构，并且平面化层105的至少一个层可以由具有低介电常数的有机材料形成。例如，平面化层105可以包括第一平面化层105a和第二平面化层105b。

例如，第二缓冲层102b、第一平面化层105a和第二平面化层105b可以包括露出驱动电压线DVL的部分的接触孔CH。

例如，接触孔CH可以露出驱动电压线DVL的一个端部部分的上表面的部分。

第二链路线176可以设置在平面化层105(例如，105b和105a)上。

第二链路线176可以通过接触孔CH电连接至多条驱动电压线DVL。

例如，第二链路线176可以具有两层结构，由透明导电材料形成的透明导电层和反射层顺次堆叠在该两层结构中，或者第二链路线176可以具有三层结构，透明导电层、反射层和透明导电层顺次堆叠在该三层结构中。反射层可以是银(Ag)或包含银的合金。此外，第二链路线176可以仅由透明导电材料形成，例如，氧化锡铟(ITO)、氧化锌铟(IZO)或者氧化锌镓铟(IGZO)。

第二链路线176可以具有位于多条第一链路线171之上的整体性电极结构(一体式电极结构)，其并非采用与第一链路线171类似的线性形状。例如，在从平面图来看时，第二链路线176可以具有位于具有辐射形状(例如，以辐射状散布开)的多条第一链路线171之上的单个整体性电极结构，其具有梯形形状。而且，例如，在链路区域的部分当中，第二链路线176可以按照整体式电极的形式设置在全部第一链路线171之上，第二链路线176所采取的设置方式是第二链路线176覆盖全部第一链路线171。在图6中，第二链路线176被示出为覆盖以辐射状延伸(例如，沿斜线延伸)的全部第一链路线171。

例如，如图6中所示，连接至柔性膜180的多个接触部分175可以设置在具有梯形形状的第二链路线176的上端处，但是本公开不限于此。

多个接触部分175可以位于第一链路线171之间，但不限于此。

例如，随着窄边框的实施，降低了线之间的距离，尤其是降低了链路单元当中的线之间的距离。在这种情况下，例如，在多条第一链路线设置在第二链路线的两侧时，第二链路线和与第二链路线相邻的第一链路线之间具有增大的寄生电容。相应地，与第二链路线相邻的第一链路线的Smode感测(驱动晶体管感测)值与其他第一链路线相比下降7或更多。也就是说，在外部补偿中使用Smode来补偿驱动晶体管的阈值电压的变化，并且例如，如果感测值具有大约0到1023的范围，则将发生感测值与目标值相比下降7或更多的现象。例如，在第一链路线与第二链路线之间的距离为6μm时，第一链路线与第二链路线之间的寄生电容为大约10pF，并且这时感测值具有比目标值低大约8的数值。因此，设置第二链路线的区域可以一致地表现出较低感测值，即与周围区域相比低大约8个单位，这可能导致惯常发生的垂直线缺陷。如果第一链路线与第二链路线之间的距离增大到20μm的水平，那么第一链路线与第二链路线之间的寄生电容为大约3pF，并且此时感测值接近目标值。因此，不发生感测值的垂直线缺陷。

相应地，根据本公开的示例性实施例，可以通过在作为与第一链路线171的层不同的层的阳极层(例如，发光元件的阳极)上设置第二链路线176并且将第二链路线176改变为具有整体性电极结构(例如，梯形形状)而非具有线性形状来降低第一链路线171与第二链路线176之间的寄生电容。因此，可以降低驱动晶体管的感测值的不均衡。此外，随着第一链路线171与多条第二链路线176之间的距离增大，也减小了各个子像素的寄生电容的差异。相应地，可以提高显示面板的质量，并且可以降低第二链路线176的总电阻，从而能够降低显示面板的功耗。

此外，根据本公开的示例性实施例，通过将第二链路线176(先前设置在阻光层或栅极层上)设置在阳极层上，能够容易地利用其中形成第一链路线171的区域。

此外，根据本公开的示例性实施例，随着第二链路线176的宽度增大，可以有效地应对热生成。

图8是根据本公开的另一示例性实施例的显示面板的部分的放大平面图。

图9是图8的部分B的放大图。

图10A是示出了沿图9的III-III'线截取的截面图的图示。

图10B是示出了沿图9的IV-IV'线截取的截面图的图示。

图8示出了非有效区域中的链路单元的放大部分。

由于除了仅链路线270存在差异外，根据图8到图10A和图10B中所示的本公开另一示例性实施例的显示装置的其他配置与根据图6以及图7A和图7B中所示的示例性实施例的显示装置的那些对应配置是基本相同的，因而将省略重复的描述。

参考图8到图10A和图10B，用于向有效区域中的多个子像素和电路传输信号的多条链路线270可以设置在链路单元中。

链路线270可以包括例如从相应的数据线DL延伸的多条第一链路线271、以及电连接至多条驱动电压线DVL的第二链路线276。此外，链路线270可以进一步包括辅助链路线272，但是本公开不限于此。在一个链路单元中，一条第二链路线276覆盖多条第一链路线271和辅助链路线272。

例如，从多条数据线DL延伸的多条第一链路线271可以设置在链路单元的部分区域中。例如，在多条第一链路线271中，可以顺次布置连接至蓝色子像素的数据线的蓝色第一链路线271b、连接至绿色子像素的数据线的绿色第一链路线271g、连接至红色子像素的数据线的红色第一链路线271r以及连接至白色子像素的数据线的白色第一链路线271w，并且可以重复这样的布置。

多条第一链路线271可以聚集在柔性膜(例如，类似于膜180)所附接至的上部焊盘部分中的一个地方，并且朝着向下设置的有效区域按照辐射形状散布开，但是本公开不限于此。

与此同时，辅助链路线272可以设置在多条第一链路线271之间，但是本公开不限于此。例如，辅助链路线272可以设置在绿色第一链路线271g和红色第一链路线271r之间，但不限于此。

例如，由于辅助链路线272起着辅助第二链路线276的作用，因而它与多条第一链路线271相比可以具有相对较窄的宽度。

辅助链路线272可以分别连接至各驱动电压线DVL。例如，在第二链路线276之下，辅助链路线272可以具有与驱动电压线DVL相比下降了1/2或更大的量的宽度，但是本公开不限于此。第二链路线276电连接至驱动电压线DVL(例如，与图7B中所示类似)。

在有效区域和链路单元的另一部分区域中，两条数据线DL设置在驱动电压线DVL的左侧和右侧，并且可以重复这样的布置，但是本公开不限于此。

例如，蓝色子像素的数据线、绿色子像素的数据线、驱动电压线DVL、红色子像素的数据线和白色子像素的数据线被顺次设置，并且可以重复这样的布置。然而，本公开不限于此。

例如，第一链路线271、辅助链路线272、数据线DL和驱动电压线DVL可以设置在阻光层或者栅极层上，但不限于此。

至少在链路单元的部分当中，第二链路线276可以设置在与第一链路线271和辅助链路线272的层不同的层上，例如，设置在阳极层(例如，对应于诸如131、131_B之类的第一阳极的层)上。

此外，设置在阳极层上的第二链路线276可以具有位于多条第一链路线271和辅助链路线272之上的整体性(一体式)电极结构，而非具有与第一链路线271类似的线性形状。例如，第二链路线276可以具有位于辐射形状的多条第一链路线271和辅助链路线272之上的单个整体性电极结构，其中，该单个整体性电极结构具有梯形形状。而且，例如，在链路区域的部分当中，第二链路线276可以按照整体式(一体式)电极的形式设置在全部第一链路线271之上，第二链路线276所采取的设置方式是它覆盖全部第一链路线271。

例如，多条第一链路线271和辅助链路线272可以构成各个群组，并且可以对应于这样的群组中的每个群组设置覆盖所述每个群组的一条第二链路线276，但是本公开不限于此。

此时，作为示例，图8示出了对一个群组的蓝色第一链路线271b、绿色第一链路线271g、红色第一链路线271r和辅助链路线272进行四次重复设置的情况。然而，本公开不限于此。

参考图8到图10A和图10B，第一缓冲层102a可以在非有效区域中设置在基板101上。

第一链路线271、辅助链路线272、数据线DL和驱动电压线DVL可以设置在第一缓冲层102a上。

第一链路线271、辅助链路线272、数据线DL和驱动电压线DVL可以由各种导电材料形成，诸如镍(Ni)、镁(Mg)、铝(Al)、金(Au)、钼(Mo)、钨(W)、铜(Cu)或者它们的合金。

如上所述，在链路单元的部分区域中，蓝色第一链路线271b、绿色第一链路线271g、辅助链路线272、红色第一链路线271r和白色第一链路线271w被顺次布置，并且可以重复这样的布置，但是本公开不限于此。例如，绿色第一链路线271g与辅助链路线272之间的距离以及辅助链路线272与红色第一链路线271r之间的距离可以比其他第一链路线271之间(例如，红色第一链路线271r与白色第一链路线271w之间或者蓝色第一链路线271b与绿色第一链路线271g之间)的距离宽，但是本公开不限于此。例如，链路单元的部分区域可以是链路单元的大部分区域，并且可以是多条第一链路线271和辅助链路线272按照辐射形状散布开(例如，辐射散布开或延伸)的区域。

例如，由于辅助链路线272起着辅助第二链路线276的作用，因而它与多条第一链路线271相比可以具有相对较窄的宽度。此外，由于与常规链路线相比，辅助链路线272的宽度可以被降低，因而能够将辅助链路线272和与之相邻的第一链路线271之间的距离增大到大约20μm。相应地，与常规配置相比可以将辅助链路线272与第一链路线271之间的寄生电容降低3/10或更大。

例如，在第二链路线276之下，辅助链路线272可以具有与驱动电压线DVL的宽度相比降低了1/2或更大的量的宽度，但是本公开不限于此。例如，每条辅助链路线272的宽度可以比每条驱动电压线DVL的宽度窄(例如，窄大约1/2或更多)。

在有效区域和链路单元的另一部分区域中，蓝色子像素的数据线、绿色子像素的数据线、驱动电压线DVL、红色子像素的数据线和白色子像素的数据线可以被顺次布置，并且可以重复这样的布置，但是本公开不限于此。例如，链路单元的另一部分区域可以是位于链路单元的部分区域与有效区域之间的区域，或者可以是不设置第二链路线276的区域。

第二缓冲层102b可以设置在第一链路线271、辅助链路线272、数据线DL和驱动电压线DVL上。

平面化层105可以设置于第二缓冲层102b上。然而，本公开不限于此，并且层间绝缘层或者钝化层的绝缘层可以进一步设置在第二缓冲层102b和平面化层105之间。

平面化层105可以具有包括至少两个层的多层结构，并且可以包括例如第一平面化层105a和第二平面化层105b。

例如，第二缓冲层102b、第一平面化层105a和第二平面化层105b可以包括露出辅助链路线272的部分的接触孔CH。

例如，接触孔CH可以露出辅助链路线272的上表面的部分，并且多个接触孔CH可以沿辅助链路线272设置。

第二链路线276可以设置在平面化层105上。

第二链路线276可以通过多个接触孔CH电连接至多条辅助链路线272。

例如，第二链路线276可以具有两层结构，由透明导电材料形成的透明导电层和反射层顺次堆叠在该两层结构中，或者第二链路线276可以具有三层结构，透明导电层、反射层和透明导电层顺次堆叠在该三层结构中。反射层可以是银(Ag)或包含银的合金。而且，第二链路线276可以仅由透明导电材料形成，例如，氧化锡铟(ITO)、氧化锌铟(IZO)或者氧化锌镓铟(IGZO)。

第二链路线276可以具有位于多条第一链路线271和辅助链路线272之上的整体性电极结构，其并非采用与第一链路线271和辅助链路线272类似的线性形状。例如，在从平面图来看时，第二链路线276可以具有位于辐射形状的多条第一链路线271和辅助链路线272之上的具有梯形形状的单个整体式电极结构。

此外，连接至柔性膜的多个接触部分275可以设置在梯形第二链路线276的上端处，但是本公开不限于此。

多个接触部分275可以位于第一链路线271之间的辅助链路线272上方，但是本公开不限于此。

本公开的示例性实施例还可以如下文所述：

根据本公开的一个方面，提供了一种显示装置。所述显示装置包括：包括有效区域和非有效区域的显示面板；设置在有效区域中的多条数据线和多条驱动电压线；设置在非有效区域中并且分别连接至所述多条数据线的多条第一链路线；以及设置在所述多条第一链路线之上并且连接至所述多条驱动电压线的部分的第二链路线。

所述多条第一链路线可以包括连接至第一子像素的数据线的第一-第一链路线、连接至第二子像素的数据线的第一-第二链路线、连接至第三子像素的数据线的第一-第三链路线、以及连接至第四子像素的数据线的第一-第四链路线。

第一子像素可以是蓝色子像素，第二子像素可以是绿色子像素，第三子像素可以是红色子像素，并且第四子像素可以是白色子像素。

在非有效区域的部分中，所述第一-第一链路线、第一-第二链路线、第一-第三链路线和第一-第四链路线可以按照重复方式进行顺次设置。

第一-第二链路线与第一-第三链路线之间的距离可以比其他第一链路线之间的距离宽。

所述多条第一链路线可以从一侧朝着有效区域按照辐射形状延伸。

在非有效区域的部分中，第二链路线可以按照整体式电极的形式设置在全部所述多条第一链路线之上，其中，所述第二链路线采取的设置方式为所述第二链路线覆盖全部所述多条第一链路线。

在非有效区域的另一部分中，第一子像素的数据线、第二子像素的数据线、驱动电压线、第三子像素的数据线和第四子像素的数据线可以按照重复方式进行顺次设置。

第二链路线可以不设置在非有效区域的所述另一部分中。

第一链路线、数据线和驱动电压线可以设置在第一层上。

第二链路线可以在非有效区域的部分中设置在第一层上方的第二层上。

至少一个绝缘层可以插置在第一层和第二层之间。

第二链路线可以具有位于所述多条第一链路线的部分之上的整体性电极结构。

第二链路线可以具有位于具有辐射形状的所述多条第一链路线之上的具有梯形形状的单个整体式电极结构。

所述显示装置可以进一步包括露出驱动电压线的一个端部部分的上表面的部分的接触孔，第二链路线可以通过所述接触孔电连接至驱动电压线的所述部分。

所述显示装置可以进一步包括在与所述多条第一链路线的层相同的层上设置在所述多条第一链路线之间的辅助链路线。

辅助链路线可以设置在第一-第二链路线与第一-第三链路线之间。

辅助链路线可以具有比第一链路线的宽度相对较窄的宽度。

辅助链路线可以分别连接至驱动电压线。

辅助链路线可以具有比驱动电压线的宽度相对较窄的宽度。

在非有效区域的部分中，所述第一-第一链路线、第一-第二链路线、辅助链路线、第一-第三链路线和第一-第四链路线可以按照重复方式进行顺次设置。

所述显示装置可以进一步包括多个接触孔，所述多个接触孔沿所述辅助链路线进行设置，并且露出所述辅助链路线的上表面的部分，第二链路线可以通过所述多个接触孔电连接至多条所述辅助链路线。

连接至柔性膜的多个接触部分可以设置在第二链路线的上端处。

所述多个接触部分可以位于第一链路线之间的辅助链路线上方。

尽管已经参考附图详细描述了本公开的示例性实施例，但是本公开不限于此，并且可以通过多种不同形式加以体现，而不脱离本公开的技术构思。因此，本公开的示例性实施例只是出于示例目的提供的，而并非意在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上文描述的示例性实施例在所有方面上都是示例性的，而不限制本公开。应当基于所附权利要求理解本公开的保护范围，并且应当将其等同范围内的所有技术构思都理解为落在本公开的范围内。

Claims (24)

1.一种显示装置，包括：

包括有效区域和非有效区域的显示面板；

设置在所述有效区域中的多条数据线和多条驱动电压线；

设置在所述非有效区域中并且分别连接至所述多条数据线的多条第一链路线；以及

设置在所述多条第一链路线之上并且连接至所述多条驱动电压线的部分的第二链路线。

2.根据权利要求1所述的显示装置，其中，所述多条第一链路线包括连接至第一子像素的所述数据线的第一-第一链路线、连接至第二子像素的所述数据线的第一-第二链路线、连接至第三子像素的所述数据线的第一-第三链路线、以及连接至第四子像素的所述数据线的第一-第四链路线。

3.根据权利要求2所述的显示装置，其中，所述第一子像素是蓝色子像素，所述第二子像素是绿色子像素，所述第三子像素是红色子像素，并且所述第四子像素是白色子像素。

4.根据权利要求3所述的显示装置，其中，在所述非有效区域的部分中，所述第一-第一链路线、所述第一-第二链路线、所述第一-第三链路线和所述第一-第四链路线按照重复方式进行顺次设置。

5.根据权利要求4所述的显示装置，其中，所述第一-第二链路线与所述第一-第三链路线之间的距离比其他第一链路线之间的距离宽。

6.根据权利要求1所述的显示装置，其中，所述多条第一链路线从一侧朝着所述有效区域按照辐射形状延伸。

7.根据权利要求6所述的显示装置，其中，在所述非有效区域的部分中，所述第二链路线按照整体式电极的形式设置在全部所述多条第一链路线之上，其中，所述第二链路线采取的设置方式为所述第二链路线覆盖全部所述多条第一链路线。

8.根据权利要求2所述的显示装置，其中，在所述非有效区域的另一部分中，所述第一子像素的所述数据线、所述第二子像素的所述数据线、所述驱动电压线、所述第三子像素的所述数据线和所述第四子像素的所述数据线按照重复方式进行顺次设置。

9.根据权利要求8所述的显示装置，其中，所述第二链路线不设置在所述非有效区域的所述另一部分中。

10.根据权利要求1所述的显示装置，其中，所述第一链路线、所述数据线和所述驱动电压线设置在第一层上。

11.根据权利要求10所述的显示装置，其中，所述第二链路线在所述非有效区域的部分中设置在所述第一层上方的第二层上。

12.根据权利要求11所述的显示装置，其中，至少一个绝缘层插置在所述第一层和所述第二层之间。

13.根据权利要求6所述的显示装置，其中，所述第二链路线具有位于所述多条第一链路线的部分之上的整体性电极结构。

14.根据权利要求13所述的显示装置，其中，所述第二链路线具有位于具有辐射形状的所述多条第一链路线之上的具有梯形形状的单个整体式电极结构。

15.根据权利要求13所述的显示装置，进一步包括：

露出所述驱动电压线的一个端部部分的上表面的部分的接触孔，

其中，所述第二链路线通过所述接触孔电连接至所述驱动电压线的所述部分。

16.根据权利要求2所述的显示装置，进一步包括：

在与所述多条第一链路线的层相同的层上设置在所述多条第一链路线之间的辅助链路线。

17.根据权利要求16所述的显示装置，其中，所述辅助链路线设置在所述第一-第二链路线与所述第一-第三链路线之间。

18.根据权利要求16所述的显示装置，其中，所述辅助链路线具有比所述第一链路线的宽度相对较窄的宽度。

19.根据权利要求16所述的显示装置，其中，所述辅助链路线分别连接至所述驱动电压线。

20.根据权利要求19所述的显示装置，其中，所述辅助链路线具有比所述驱动电压线的宽度相对较窄的宽度。

21.根据权利要求16所述的显示装置，其中，在所述非有效区域的部分中，所述第一-第一链路线、所述第一-第二链路线、所述辅助链路线、所述第一-第三链路线和所述第一-第四链路线按照重复方式进行顺次设置。

22.根据权利要求16所述的显示装置，进一步包括：

多个接触孔，所述多个接触孔沿所述辅助链路线进行设置，并且露出所述辅助链路线的上表面的部分，

其中，所述第二链路线通过所述多个接触孔电连接至多条所述辅助链路线。

23.根据权利要求16所述的显示装置，其中，连接至柔性膜的多个接触部分设置在所述第二链路线的上端处。

24.根据权利要求23所述的显示装置，其中，所述多个接触部分位于所述第一链路线之间的所述辅助链路线上方。