CN117650701B - 一种降压型电路 - Google Patents

Abstract

本申请公开了一种降压型电路。该降压型电路包括：功率转换子电路，功率转换子电路用于将输入的直流电平降压变换后输出；附加电流反馈模块，附加电流反馈模块的第一端与第二端均与功率转换子电路电连接，附加电流反馈模块用于测量功率转换子电路的电感器信息；偏移消除子电路，偏移消除子电路的第一输入端与第二输入端均与附加电流反馈模块电连接，偏移消除子电路的输出端与功率转换子电路电连接，偏移消除子电路的第一输入端与第二输入端具有相同直流量的电压信息，相同直流量的电压信息为功率转换子电路的直流偏移电压。本申请实施例，能够提高输出电压精度的同时节省芯片面积，降低电路设计复杂度。

Description

一种降压型电路

技术领域

本申请属于电源技术领域，尤其涉及一种降压型电路。

背景技术

通常,恒定导通时间（Constant On Time, COT）转换器需要大的电容器等效串联电阻（Equivalent Series resistance, ESR）来提供足够的电感器电流信息。现有降压型电路（BUCK）采用的片式多层陶瓷电容器（Multi-layer Ceramic Capacitors , MLCC）具有小的ESR，较小的ESR值会导致输出纹波电压较大，输出纹波电压增大会导致COT转换器不稳定。为解决COT转换器不稳定的问题，引入附加电流反馈回路技术。但是，附加电流反馈回路技术会导致BUCK电路的输出电压的直流电平上产生偏移电压，从而影响BUCK电路的精度。

相关技术中，在附加电流反馈回路技术的基础上加上两个低通滤波器，来消除偏移电压。

但是，由于低通滤波器需要采用大电容和电阻，所以使得芯片整体所占面积较大，同时，电压需要经过多次滤波和叠加来实现偏移消除的目的，增加了电路设计的复杂度。

发明内容

本申请实施例提供一种在降压型电路，能够提高输出电压精度的同时节省芯片面积，降低电路设计复杂度。

第一方面，本申请实施例提供了一种降压型电路，降压型电路包括：功率转换子电路，功率转换子电路用于将输入的直流电平降压变换后输出；附加电流反馈模块，附加电流反馈模块的第一端与第二端均与功率转换子电路电连接，附加电流反馈模块用于测量功率转换子电路的电感器信息；偏移消除子电路，偏移消除子电路的第一输入端与第二输入端均与附加电流反馈模块电连接，偏移消除子电路的输出端与功率转换子电路电连接，偏移消除子电路的第一输入端与第二输入端具有相同直流量的电压信息，相同直流量的电压信息为功率转换子电路的直流偏移电压。

根据本申请第一方面的实施方式，偏移消除子电路包括：偏移电压采样模块，偏移电压采样模块的输入端与功率转换子电路电连接，偏移电压采样模块用于采集附加电流反馈模块的电压，附加电流反馈模块的电压包括直流偏移电压；加法器，加法器的第一输入端与偏移电压采样模块电连接，加法器的第二输入端用于接收基准电压，加法器用于将基准电压与附加电流反馈模块的电压进行求和，得到第一电压；比较模块，比较模块的第一输入端与加法器的输出端电连接，比较模块的第二输入端与附加电流反馈模块电连接，比较模块的第二输入端用于接收第二电压，比较模块响应于第一电压大于第二电压，输出高电平。

根据本申请第一方面前述任一实施方式，功率转换子电路包括：第一P型晶体管，第一P型晶体管的第一端与供电端电连接，第一P型晶体管响应于第一P型晶体管的控制端接收到低电平时，导通；逻辑驱动模块，逻辑驱动模块的第一端与第一P型晶体管的控制端电连接；第一N型晶体管，第一N型晶体管的控制端与逻辑驱动模块的第二端电连接，第一N型晶体管的第一端与第一P型晶体管的第二端电连接，第一N型晶体管的第二端与接地端电连接；恒定导通时间模块，恒定导通时间模块的第一端与逻辑驱动模块的第三端电连接，恒定导通时间模块的第二端与比较模块的输出端电连接，恒定导通时间模块响应于比较模块输出高电平，产生恒定导通时间。

根据本申请第一方面前述任一实施方式，功率转换子电路还包括：电感器，电感器的第一端与第一P型晶体管的第二端及附加电流反馈模块的第一端电连接；电感器等效串联电阻，电感器等效串联电阻的第一端与电感器的第二端电连接，电感器等效串联电阻的第二端与附加电流反馈模块的第二端电连接；第一电容，第一电容的第一端与供电端电连接；第一电容等效串联电阻，第一电容等效串联电阻的第一端与电感器等效串联电阻的第二端电连接，第一电容等效串联电阻的第二端与第一电容的第二端电连接；负载，负载的第一端与电感器等效串联电阻的第二端电连接，负载的第二端与接地端电连接。

根据本申请第一方面前述任一实施方式，偏移电压采样模块包括：第二P型晶体管，第二P型晶体管的第一端与供电端及第一P型晶体管的第二端电连接，第二P型晶体管的控制端与接地端电连接；运算放大器，运算放大器的正输入端与第一P型晶体管的第一端电连接，运算放大器的负输入端与第二P型晶体管的第二端电连接，运算放大器用于使正输入端与负输入端的输入电压相等；第二N型晶体管，第二N型晶体管的控制端与运算放大器的输出端电连接，第二N型晶体管的第一端与第二P型晶体管的第二端电连接，第二N型晶体管的第二端与加法器的第二输入端电连接，第二N型晶体管的第二端用于输出附加电流反馈模块的电压；电阻，电阻的第一端与第二N型晶体管的第二端电连接，电阻的第二端与接地端及第一N型晶体管的第二端电连接。

根据本申请第一方面前述任一实施方式，第一P型晶体管的沟道区的宽长比与第二P型晶体管的沟道区的宽长比的比值等于预设倍数，电阻的阻值与电感器等效串联电阻的阻值的比值等于预设倍数。

根据本申请第一方面前述任一实施方式，附加电流反馈模块包括：第二电容，第二电容的负极板与电感器等效串联电阻的第二端电连接，第二电容的正极板与比较模块的第二输入端电连接；第二电容等效串联电阻，第二电容等效串联电阻的第一端与电感器的第一端电连接，第二电容等效串联电阻的第二端与第二电容的正极板电连接。

根据本申请第一方面前述任一实施方式，比较模块包括：第一晶体管，第一晶体管的控制端用于接收偏置电压，第一晶体管的第一端与供电端电连接；第二晶体管，第二晶体管的控制端用于接收偏置电压， 第二晶体管的第一端与供电端及第一晶体管的第一端电连接；第三晶体管，第三晶体管的控制端用于接收附加电流反馈模块的电压，第三晶体管的第一端与第一晶体管的第二端电连接；第四晶体管，第四晶体管的控制端用于接收功率转换子电路的输出电压，第四晶体管的第一端与第一晶体管的第二端电连接；第五晶体管，第五晶体管的控制端用于接收基准电压，第五晶体管的第一端与第二晶体管的第二端电连接；第六晶体管，第六晶体管的控制端与附加电流反馈模块电连接，第六晶体管的第一端与第二晶体管的第二端电连接，第六晶体管的第二端与第四晶体管的第二端电连接；第一电流镜模块，第一电流镜模块的第一端与第三晶体管的第二端电连接，第一电流镜模块的第二端与第四晶体管的第二端电连接，第一电流镜模块的第三端与接地端电连接；第二电流镜模块，第二电流镜模块的第一端与第五晶体管的第二端及第三晶体管的第二端电连接，第二电流镜模块的第二端与第六晶体管的第二端电连接，第二电流镜模块的第三端与接地端电连接；反相器，反相器的第一端与第二电流镜模块的第二端及第六晶体管的第二端电连接，反相器响应于接收到低电平，输出高电平，还响应于接收到高电平，输出低电平。

根据本申请第一方面前述任一实施方式，第一电流镜模块包括：第七晶体管，第七晶体管的第一端与第七晶体管的控制端及第三晶体管的第二端电连接，第七晶体管的第二端与接地端电连接；第八晶体管，第八晶体管的第一端与第四晶体管的第二端电连接，第八晶体管的控制端与第七晶体管的控制端电连接，第八晶体管的第二端与接地端电连接。

根据本申请第一方面前述任一实施方式，第二电流镜模块包括：第九晶体管，第九晶体管的第一端与第九晶体管的控制端及第五晶体管的第二端电连接，第九晶体管的第二端与接地端电连接；第十晶体管，第十晶体管的控制端与第九晶体管的控制端电连接，第十晶体管的第一端与反相器的第一端电连接，第十晶体管的第二端与接地端电连接。

现有的降压型电路，由于附加电流反馈模块的存在，使得功率转换子电路的输出端电压存在直流偏移。本申请实施例通过使偏移消除子电路的第一输入端与第二输入端均与附加电流反馈模块电连接，在偏移消除子电路的第一输入端与第二输入端均引入了功率转换子电路的输出电压直流偏移量，两个输入端的直流偏移量相互抵消，提高了降压型电路的输出精度。其次由于本申请中的降压型电路消除偏移电压并未使用低通滤波器来滤除直流量的偏移，所以减小了芯片面积，降低了电路设计复杂度。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术中的降压型电路的一种电路示意图；

图2是本申请实施例提供的降压型电路的一种电路示意图；

图3是本申请实施例提供的降压型电路的另一种电路示意图；

图4是本申请实施例提供的降压型电路的又一种电路示意图；

图5是本申请实施例提供的降压型电路的又一种电路示意图；

图6是本申请实施例提供的降压型电路的又一种电路示意图；

图7是本申请实施例提供的降压型电路的又一种电路示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。

在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求（要求保护的技术方案）及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对相关技术中存在的问题进行具体说明：

DC-DC转换器通过控制开关晶体管导通和关断时间的比率来维持稳定输出电压，是一种高频化的电能转换装置，其中BUCK型DC-DC转换器是实现降压稳定输出电压的一种开关电源，因器高转换效率和输出范围宽而受到广泛应用。

BUCK型DC-DC转换器，即BUCK型电路，包括COT转换器，COT转换器重载下工作于连续导通模式（Continuous Conduction Mode ,CCM）保持高效率，轻载下工作于断续导通模式（Discontinuous Conduction Mode, DCM ）通过降频来降低导通损耗。且COT转换器需要大的ESR来提供足够的电感器电流信息，以避免在CCM中工作时的不稳定性。但是，大的ESR值会导致输出纹波电压过高。

现有使用的片式多层陶瓷电容器（MLCC）具有小的ESR和尺寸，如果在COT转换器中采用可以减小输出纹波电压，提供高功率效率和减小的PCB面积，但是由于ESR小，所以会导致COT转换器在CCM工作中的不稳定。

为解决电容器在小ESR时，COT转换器不稳定的问题，提出了附加电流反馈回路技术，通过附加电流反馈来感测电感器信息，并将其注入反馈回路，使得电感器电流信息与ESR解耦，解决了小ESR电容器的COT转换器的不稳定的问题。但是附加电流反馈回路技术的引入，导致当负载变化时，附加电流反馈回路技术在BUCK电路的输出电压直流电平上产生偏移电压，从而影响了BUCK电路的输出精度。

相关技术中，为了提高BUCK电路的输出精度，会对BUCK电路的输出电压进行低通滤波操作，从而提高输出精度。图1是相关技术中的降压型电路的一种电路示意图，如图1所示，降压型电路可以包括功率转换子电路101、附加电流反馈模块102和偏移消除子电路103。偏移消除子电路103可以包括比较器EA’、第一低通滤波器LPF1、第二低通滤波器LPF2、第一运算器A1’、第二运算器A2’和第三运算器A3’。

功率转换子电路101的输出端V_OUT可以与第一低通滤波器LPF1电连接，用于将V_OUT的直流电压分量V_OUT-DC与V_OUT的交流电压分量V_OUT-AC分离，附加电流反馈模块102与功率转换子电路101电连接，用于将功率转换子电路101中的电感器电流信息与ESR解耦，偏移消除子电路103与功率转换子电路101和附加电流反馈模块102电连接，用于消除由于附加电流反馈模块102而产生的直流偏移电压。

由图1可以看出，相关技术中，将功率转换子电路101的输出端输出电压V_OUT通过第一低通滤波器LPF1分离为直流电压分量V_OUT-DC和交流电压分量V_OUT-AC，利用第二低通滤波器LPF2将附加电流反馈模块102中的输出电压V_S’进行低通滤波得到V_S’的直流电压分量V_c,通过第二运算器A2’将V_OUT-DC、V_c和基准电压V_REF’利用进行一定的运算生成V_B’，作为比较的标准电压；并将附加电流反馈模块102的输出电压V_S’与V_OUT-AC通过第三运算器A3’进行运算得到比较电压V_A，将V_A与V_B’通过比较器EA’进行比较，进而消除附加电流反馈模块102产生的直流偏移电压。

通过图1可知，相关技术中，主要通过第一低通滤波器LPF1和第二低通滤波器LPF2来消除附加电流反馈模块102中的直流偏移电压。由于低通滤波器需要采用大电容和电阻达到滤波的效果，这种方法极大地增加了芯片面积，且在高度集成化的发展趋势下，大电容和电阻不易于集成到芯片内部，不适合大规模应用。同时，电压需要经过多次滤波和叠加来实现偏移消除的目的，增加了电路设计的复杂度。

鉴于发明人的上述研究发现，本申请实施例提供了一种降压型电路，能够解决相关技术中存在的上述至少一个技术问题。

图2是本申请实施例提供的降压型电路的一种电路示意图，如图2所示，降压型电路200可以包括功率转换子电路210、附加电流反馈模块220和偏移消除子电路230。其中，功率转换子电路210可以用于将输入的直流电平降压变换后输出，功率转换子电路210可以包括BUCK电路，BUCK电路可以包括电感器；附加电流反馈模块220的第一端与第二端与功率转换子电路210电连接，可以用于测量功率转换子电路210的电感器信息。附加电流反馈模块220可以包括电容与其等效串联电阻。

偏移消除子电路230的第一输入端与第二输入端均与附加电流反馈模块220电连接，偏移消除子电路230的输出端与功率转换子电路210电连接，偏移消除子电路230的第一输入端与第二输入端具有相同直流量的电压信息，相同直流量的电压信息为功率转换子电路210的直流偏移电压。该直流偏移电压由附加电流反馈模块220引起，偏移消除子电路230用于消除功率转换子电路210的直流偏移电压。

如此，一方面，由于在偏移消除子电路230的第一输入端与第二输入端均引入了功率转换子电路210的输出电压直流偏移量，两个输入端的直流偏移量相互抵消，提高了降压型电路200的输出精度。另一方面，由于本申请中的降压型电路消除偏移电压并未使用低通滤波器来滤除直流量的偏移，所以减小了芯片面积，降低了电路设计复杂度。

图3是本申请实施例提供的降压型电路的另一种电路示意图，如图3所示，偏移消除子电路230可以包括：偏移电压采样模块231、加法器A1和比较模块EA。

偏移电压采样模块231的输入端通过附加电流反馈模块220与功率转换子电路210电连接，偏移电压采样模块231可以用于采集附加电流反馈模块220的电压V_OS，附加电流反馈模块220的电压V_OS包括直流偏移电压，偏移电压采样模块231可以包括失调电压采样(Offset voltage sampling)。

加法器A1的第一输入端与偏移电压采样模块231电连接，加法器A1的第二输入端用于接收基准电压V_REF，加法器A1用于将基准电压V_REF与附加电流反馈模块220的电压V_OS进行求和，得到第一电压V_B。

比较模块EA的第一输入端与加法器A1的输出端电连接，比较模块EA的第二输入端与附加电流反馈模块220电连接，比较模块EA的第二输入端用于接收第二电压V_S，由于第二电压V_S为采集到的附加电流反馈模块220的电压与功率转换子电路210的输出电压之和，所以第二电压V_S也包括附加电流反馈的直流偏移电压。比较模块EA响应于第一电压V_B大于第二电压V_S，输出高电平。

如此，在比较模块EA进行比较时第二电压V_S中的直流偏移电压可以与第一电压V_B中的直流偏移电压相互抵消从而消除了直流偏移电压对功率转换子电路210的影响，提高了该降压型电路200的输出精度。

图4是本申请实施例提供的降压型电路的又一种电路示意图，如图4所示，功率转换子电路210可以包括：第一P型晶体管HS、逻辑驱动模块L&D、第一N型晶体管LS和恒定导通时间模块COT。

第一P型晶体管HS的第一端与供电端V_IN电连接，第一P型晶体管HS响应于第一P型晶体管HS的控制端接收到低电平时，导通。逻辑驱动模块L&D的第一端与第一P型晶体管HS的控制端电连接。第一N型晶体管LS的控制端与逻辑驱动模块L&D的第二端电连接，第一N型晶体管LS的第一端与第一P型晶体管HS的第二端电连接，第一N型晶体管LS的第二端与接地端电连接。逻辑驱动模块L&D可以用于控制第一P型晶体管HS与第一N型晶体管LS的导通与关闭，二者交替导通。

恒定导通时间模块COT的第一端与逻辑驱动模块L&D的第三端电连接，恒定导通时间模块COT的第二端与比较模块的输出端电连接，恒定导通时间模块COT响应于比较模块输出高电平，可以产生恒定导通时间，恒定导通时间模块COT用于控制逻辑驱动模块L&D输出高低电平，当恒定导通时间模块COT处于恒定导通时间TON时，控制逻辑驱动模块L&D输出低电平；当恒定导通时间模块COT恒定导通时间结束后，COT停止工作，控制逻辑驱动模块L&D输出高电平。关于恒定导通时间模块COT的控制将在下文进行详细讲解，在此不做赘述。

继续参见图4，根据本申请一些实施例，可选地，功率转换子电路210还可以包括：电感器L、电感器等效串联电阻R_DCR、第一电容C、第一电容等效串联电阻R_ESR和负载I_LOAD。

电感器L的第一端与第一P型晶体管HS的第二端及附加电流反馈模块的第一端电连接；电感器等效串联电阻R_DCR的第一端与电感器L的第二端电连接，电感器等效串联电阻R_DCR的第二端与附加电流反馈模块220的第二端电连接；第一电容C的第一端与供电端V_IN电连接；第一电容等效串联电阻R_ESR的第一端与电感器等效串联电阻R_DCR的第二端电连接，第一电容等效串联电阻R_ESR的第二端与第一电容C的第二端电连接；负载I_LOAD的第一端与电感器等效串联电阻R_DCR的第二端电连接，负载I_LOAD的第二端与接地端电连接。

该降压型电路200的工作过程为：供电端V_IN上电，当逻辑驱动模块L&D输出低电平时，第一P型晶体管HS导通，第一N型晶体管LS保持关闭，电感器L的电流I_L增大，输出电压V_OUT增大。当逻辑驱动模块L&D输出高电平时，第一N型晶体管LS导通，第一P型晶体管HS关闭，此时电感电流I_L开始下降，输出电压V_OUT减小。

图5是本申请实施例提供的降压型电路的又一种电路示意图，如图5所示，附加电流反馈模块220可以包括：第二电容C_SEN和第二电容等效串联电阻R_SEN。

第二电容C_SEN的负极板与电感器等效串联电阻的第二端电连接，第二电容C_SEN的正极板与比较模块的第二输入端电连接；第二电容等效串联电阻R_SEN的第一端与电感器的第一端电连接，第二电容等效串联电阻R_SEN的第二端与第二电容C_SEN的正极板电连接。

该降压型电路200的工作过程为：供电端V_IN上电，第一P型晶体管HS导通，第一N型晶体管LS保持关闭，电感电流I_L增大，输出电压V_OUT增大，附加电流反馈模块220开始采样电感电流I_L，经过第二电容C_SEN后产生第二电压V_S传输至比较模块EA的负向输入端。同时，偏移电压采样模块231采样第一P型晶体管HS的电流，经过电阻R1后产生电压V_OS，利用加法器将V_OS与基准电压V_REF进行叠加，此时，V_S<V_B，比较器输出电平V_COMP=1，恒定导通时间模块COT开始工作产生恒定的导通时间TON给第一P型晶体管HS，直至导通时间结束，恒定导通时间模块COT停止工作，第一P型晶体管HS关闭，第一N型晶体管LS导通。此时，电感电流I_L开始下降，输出电压V_OUT开始下降，当下降至V_S<V_B时，V_COMP=1，重新开始下一个周期。

经过第二电容C_SEN后产生第二电压V_S传输至比较模块EA的负向输入端，其中：

公式(1)中，表示附加电流反馈模块220的直流电压分量，表示附加电流反馈模块220的交流电压分量，/>表示功率转换子电路210的直流电压分量，/>表示功率转换子电路210的交流电压分量。

对于基准电压V_REF来说，

公式(2)表示基准电压选取为该降压型电路的谷值电压，公式(2)等式右侧为该降压型电路的谷值电压公式，谷值电压公式为降压型电路的现有公式，故在此不做详细讲解。

利用加法器将附加电流反馈模块的电压V_OS与基准电压V_REF进行叠加，可以得到第一电压V_B：

(3)

根据公式(1)至(3)可解得：

由于和/>均为交流分量，不影响输出电压的直流偏移量，/>为所设定的谷值电压，也不影响输出电压的直流偏移量，所以由公式(4)可得出结论：功率转换子电路的输出电压V_OUT的输出精度由/>和/>决定。因此可通过构造/>与/>的等量关系来抵消V_SEN中之流量/>的影响，即/>中的直流分量要与/>大小相同，从而降低该降压型电路的直流电压偏移。

由于附加电流反馈模块220与电感器L并联，所以根据电感器L上平均电流与电感器等效串联电阻R_DCR，可以得到附加电流反馈模块的直流电压：

其中为电感器的平均电流，/>为电感器等效串联电阻的阻值。

由于V_SEN由附加电流反馈模块220产生，根据传递函数可得：

其中，sL为电感器L的阻抗大小，表示电感器L与电阻/>的总阻值，/>表示附加电流反馈模块220的总阻值。若使得附加电流反馈模块220的电压V_SEN与电感器L电流同相位，则需使/>，解得：

此时传递函数。

当满足公式(7)的限制条件时，附加电流反馈模块220的电压V_SEN处的直流量V_{SEN_DC}将与第一P型晶体管HS的输出电流I_OUT呈现线性关系，因此可以通过采样第一P型晶体管HS的输出电流I_OUT得到与V_{SEN_DC}相等的值。所以，本申请设计V_OS的产生由采样第一P型晶体管HS的输出电流来得到。

图6是本申请实施例提供的降压型电路的又一种电路示意图，如图6所示，偏移电压采样模块231可以包括：第二P型晶体管Q1、运算放大器OP、第二N型晶体管Q2和电阻R1。

第二P型晶体管Q1的第一端与供电端及第一P型晶体管的第二端电连接，第二P型晶体管Q1的控制端与接地端电连接；运算放大器OP的正输入端与第一P型晶体管的第一端电连接，运算放大器OP的负输入端与第二P型晶体管Q1的第二端电连接，运算放大器OP用于使正输入端与负输入端的输入电压相等。

第二N型晶体管Q2的控制端与运算放大器OP的输出端电连接，第二N型晶体管Q2的第一端与第二P型晶体管Q1的第二端电连接，第二N型晶体管Q2的第二端与加法器的第二输入端电连接，第二N型晶体管Q2的第二端用于输出附加电流反馈模块的电压V_OS；电阻R1的第一端与第二N型晶体管Q2的第二端电连接，电阻R1的第二端与接地端及第一N型晶体管的第二端电连接。电阻R1的阻值与电感器等效串联电阻R_DCR的阻值的比值等于预设倍数K。

由图6可以看出第一N型晶体管LS的栅端所接的驱动信号为N_DRV。偏移电压采样模块231采样的为第一P型晶体管HS的输出电流。由于第一P型晶体管HS低电平时导通，所以当偏移电压采样模块231开始采样，第一P型晶体管HS的栅端所接的驱动信号P_DRV为低电平时，HS导通，即可认为第一P型晶体管HS的栅端接地。第二P型晶体管Q1的栅端接地。由于第一P型晶体管HS与第二P型晶体管的源端均接供电端VDD，且漏端被运算放大器OP钳位，即HS与Q1的漏端电压也相等，栅端电压也相等，此时HS与Q1同时处于饱和区，输出电流I_OUT通过Q1进行镜像拷贝电流为I_sen。流过Q1与HS的电流与沟道区的宽长比有关。

本申请实施例设置第一P型晶体管HS与第二P型晶体管Q1的沟道区宽长比为预设倍数K，电阻R1的阻值与电感器等效串联电阻R_DCR的阻值的比值也等于预设倍数K。可得到：

其中，I_sen为检测得到的电流，检测到的电流流过电阻R1，由于电阻R1的阻值与电感器等效串联电阻R_DCR的阻值的比值等于预设倍数K，所以被转换为附加电流反馈模块220的电压V_OS：

此时在满足公式(7)的限制条件下，得到附加电流反馈模块220的电压V_OS为:

因此，结合公式(4)与公式(10)可以得到最终的输出电压的直流表达式：

由公式(11)可以看出最终的输出电压的直流分量不存在/>的影响，/>被抵消，附加电流反馈模块220的交流电压/>和输出电压的交流电压/>以及基准电压/>并不影响该降压型电路的输出精度，因此通过本申请实施例可以提高输出电压的精度。

图7是本申请实施例提供的降压型电路的又一种电路示意图，如图7所示，比较模块EA可以包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第一电流镜模块701和第二电流镜模块702。

第一晶体管M1与第二晶体管的控制端均用于接收偏置电压V_BIAS，第一晶体管M1的第一端与供电端VDD电连接；第二晶体管M2的第一端与供电端VDD及第一晶体管M1的第一端电连接；第三晶体管M3的控制端用于接收附加电流反馈模块的电压V_OS，第三晶体管M3的第一端与第一晶体管M1的第二端电连接；第四晶体管M4的控制端用于接收功率转换子电路的输出电压V_OUT，第四晶体管M4的第一端与第一晶体管M1的第二端电连接；第五晶体管M5的控制端用于接收基准电压V_REF，第五晶体管M5的第一端与第二晶体管M2的第二端电连接；第六晶体管M6的控制端与附加电流反馈模块电连接，第六晶体管M6的第一端与第二晶体管M2的第二端电连接，第六晶体管M6的第二端与第四晶体管M4的第二端电连接。

第一电流镜模块701的第一端与第三晶体管M3的第二端电连接，第一电流镜模块701的第二端与第四晶体管M4的第二端电连接，第一电流镜模块701的第三端与接地端电连接；第二电流镜模块702的第一端与第五晶体管M5的第二端及第三晶体管M3的第二端电连接，第二电流镜模块702的第二端与第六晶体管M6的第二端电连接，第二电流镜模块702的第三端与接地端电连接。反相器F1，反相器F1的第一端与第二电流镜模块702的第二端及第六晶体管M6的第二端电连接，反相器F1响应于接收到低电平，输出高电平，还响应于接收到高电平，输出低电平。

继续参见图7，第一电流镜模块701可以包括：第七晶体管M7和第八晶体管M8。

第七晶体管M7的第一端与第七晶体管M7的控制端及第三晶体管的第二端电连接，第七晶体管M7的第二端与接地端电连接；第八晶体管M8的第一端与第四晶体管的第二端电连接，第八晶体管M8的控制端与第七晶体管M7的控制端电连接，第八晶体管M8的第二端与接地端电连接。

第二电流镜模块702可以包括：第九晶体管M9和第十晶体管M10。

第九晶体管M9的第一端与第九晶体管M9的控制端及第五晶体管的第二端电连接，第九晶体管M9的第二端与接地端电连接；第十晶体管M10的控制端与第九晶体管M9的控制端电连接，第十晶体管M10的第一端与反相器F1的第一端电连接，第十晶体管M10的第二端与接地端电连接。

由上述公式中V_S和V_B的推导，需要对V_SEN、V_OUT和V_REF的电压进行叠加，传统电压叠加的方式为电流在电阻上叠加得到不同电压，但是这种方式的功耗较大，并且占用芯片面积大，所以本申请中选择将电压经过电路的电流镜拷贝，再直接比较两个电流的大小从而得到恒定导通时间模块COT的控制信号，比较模块EA的电路原理如下：

第一晶体管M1和第二晶体管M2均可以为PMOS管，M1与M2的栅端接固定偏置电压V_BIAS，用于给整体电路提供电流，可以通过控制M1和M2的尺寸得到相应的电流。第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6形成差分对管，用于将电压V_OUT、V_OS、V_REF、V_SEN转化为相应的电流再比较大小，其中，由公式(1)中V_S的信号转换为附加电流反馈模块的输出电流I_S，由公式(3)将第一电压V_B的信号转换为电流信号I_B，结合图7可以得到

其中，I_M4表示流第四晶体管M4的电流，I_M8表示流第八晶体管M8的电流，I_M6表示流第六晶体管M6的电流；I_M3表示流第三晶体管M3的电流，I_M7表示流第七晶体管M7的电流，I_M5表示流第五晶体管M5的电流。

由于反相器F1的存在，可以使

其中，V_COMP表示判断信号，从而将输出的V_COMP判断信号传输至恒定导通时间模块COT，控制第一P型晶体管HS的导通与关断。当实现，即输出高电平信号时，恒定导通时间模块开始工作，产生恒定的导通时间TON，控制逻辑驱动模块向第一P型晶体管HS发出低电平信号，使第一P型晶体管HS导通。导通时间TON截止后，恒定导通时间模块COT停止工作，第一P型晶体管HS关闭，第一N型晶体管LS导通。此时，电感器L电流开始下降，当/>时，V_COMP=1，重新开始下一个周期的降压型电路的降压稳压输出。

如此，一方面，可以实现在使用较小ESR电阻的基础上，加入带有采样直流电压信息的V_OS抵消输出电压偏移，在提高降压型电路稳定性的同时减小了输出偏移电压提高了输出电压精度；另一方面，减小了相关技术中需要大电容构成低通滤波器来滤波来消除直流量的弊端，节省了芯片面积。

应当理解的是，本申请实施例附图提供的电路的具体结构仅仅是一些示例，并不用于限定本申请。另外，在不矛盾的情况下，本申请提供的上述各实施例可以相互结合。

需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他结构；数量涉及“一个”但不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (8)

1.一种降压型电路，其特征在于，包括：

功率转换子电路，所述功率转换子电路用于将输入的直流电平降压变换后输出；

附加电流反馈模块，所述附加电流反馈模块的第一端与第二端均与所述功率转换子电路电连接，所述附加电流反馈模块用于测量所述功率转换子电路的电感器信息；

偏移消除子电路，所述偏移消除子电路的第一输入端与第二输入端均与所述附加电流反馈模块电连接，所述偏移消除子电路的输出端与所述功率转换子电路电连接，所述偏移消除子电路的第一输入端与第二输入端具有相同直流量的电压信息，所述相同直流量的电压信息为所述功率转换子电路的直流偏移电压；

所述偏移消除子电路包括：

偏移电压采样模块，所述偏移电压采样模块的输入端与所述附加电流反馈模块电连接，所述偏移电压采样模块用于采集所述附加电流反馈模块的电压，所述附加电流反馈模块的电压包括所述直流偏移电压；

加法器，所述加法器的第一输入端与所述偏移电压采样模块电连接，所述加法器的第二输入端用于接收基准电压，所述加法器用于将所述基准电压与所述附加电流反馈模块的电压进行求和，得到第一电压；

比较模块，所述比较模块的第一输入端与所述加法器的输出端电连接，所述比较模块的第二输入端与所述附加电流反馈模块电连接，所述比较模块的第二输入端用于接收第二电压，所述比较模块响应于所述第一电压大于所述第二电压，输出高电平；

所述功率转换子电路包括：

第一P型晶体管，所述第一P型晶体管的第一端与供电端电连接，所述第一P型晶体管响应于所述第一P型晶体管的控制端接收到低电平时，导通；

逻辑驱动模块，所述逻辑驱动模块的第一端与所述第一P型晶体管的控制端电连接；

第一N型晶体管，所述第一N型晶体管的控制端与所述逻辑驱动模块的第二端电连接，所述第一N型晶体管的第一端与所述第一P型晶体管的第二端电连接，所述第一N型晶体管的第二端与接地端电连接；

所述偏移电压采样模块包括：

第二P型晶体管，所述第二P型晶体管的第一端与供电端及所述第一P型晶体管的第二端电连接，所述第二P型晶体管的控制端与接地端电连接；

运算放大器，所述运算放大器的正输入端与所述第一P型晶体管的第一端电连接，所述运算放大器的负输入端与所述第二P型晶体管的第二端电连接，所述运算放大器用于使正输入端与负输入端的输入电压相等；

第二N型晶体管，所述第二N型晶体管的控制端与所述运算放大器的输出端电连接，所述第二N型晶体管的第一端与所述第二P型晶体管的第二端电连接，所述第二N型晶体管的第二端与所述加法器的第二输入端电连接，所述第二N型晶体管的第二端用于输出所述附加电流反馈模块的电压；

电阻，所述电阻的第一端与所述第二N型晶体管的第二端电连接，所述电阻的第二端与接地端及所述第一N型晶体管的第二端电连接。

2.根据权利要求1所述的降压型电路，其特征在于，所述功率转换子电路还包括：

恒定导通时间模块，所述恒定导通时间模块的第一端与所述逻辑驱动模块的第三端电连接，所述恒定导通时间模块的第二端与所述比较模块的输出端电连接，所述恒定导通时间模块响应于所述比较模块输出高电平，产生恒定导通时间。

3.根据权利要求2所述的降压型电路，其特征在于，所述功率转换子电路还包括：

电感器，所述电感器的第一端与所述第一P型晶体管的第二端及所述附加电流反馈模块的第一端电连接；

电感器等效串联电阻，所述电感器等效串联电阻的第一端与所述电感器的第二端电连接，所述电感器等效串联电阻的第二端与所述附加电流反馈模块的第二端电连接；

第一电容，所述第一电容的第一端与供电端电连接；

第一电容等效串联电阻，所述第一电容等效串联电阻的第一端与所述电感器等效串联电阻的第二端电连接，所述第一电容等效串联电阻的第二端与所述第一电容的第二端电连接；

负载，所述负载的第一端与所述电感器等效串联电阻的第二端电连接，所述负载的第二端与接地端电连接。

4.根据权利要求1所述的降压型电路，其特征在于，所述第一P型晶体管的沟道区的宽长比与所述第二P型晶体管的沟道区的宽长比的比值等于预设倍数，所述电阻的阻值与所述电感器等效串联电阻的阻值的比值等于所述预设倍数。

5.根据权利要求3所述的降压型电路，其特征在于，所述附加电流反馈模块包括：

第二电容，所述第二电容的负极板与所述电感器等效串联电阻的第二端电连接，所述第二电容的正极板与所述比较模块的第二输入端电连接；

第二电容等效串联电阻，所述第二电容等效串联电阻的第一端与 所述电感器的第一端电连接，所述第二电容等效串联电阻的第二端与所述第二电容的正极板电连接。

6.根据权利要求1所述的降压型电路，其特征在于，所述比较模块包括：

第一晶体管，所述第一晶体管的控制端用于接收偏置电压，所述第一晶体管的第一端与供电端电连接；

第二晶体管，所述第二晶体管的控制端用于接收所述偏置电压，所述 第二晶体管的第一端与所述供电端及所述第一晶体管的第一端电连接；

第三晶体管，所述第三晶体管的控制端用于接收所述附加电流反馈模块的电压，所述第三晶体管的第一端与所述第一晶体管的第二端电连接；

第四晶体管，所述第四晶体管的控制端用于接收所述功率转换子电路的输出电压，所述第四晶体管的第一端与所述第一晶体管的第二端电连接；

第五晶体管，所述第五晶体管的控制端用于接收所述基准电压，所述第五晶体管的第一端与所述第二晶体管的第二端电连接，所述第五晶体管的第二端与所述第三晶体管的第二端电连接；

第六晶体管，所述第六晶体管的控制端与所述附加电流反馈模块电连接，所述第六晶体管的第一端与所述第二晶体管的第二端电连接，所述第六晶体管的第二端与所述第四晶体管的第二端电连接；

第一电流镜模块，所述第一电流镜模块的第一端与所述第三晶体管的第二端电连接，所述第一电流镜模块的第二端与所述第四晶体管的第二端电连接，所述第一电流镜模块的第三端与接地端电连接；

第二电流镜模块，所述第二电流镜模块的第一端与所述第五晶体管的第二端及所述第三晶体管的第二端电连接，所述第二电流镜模块的第二端与所述第六晶体管的第二端电连接，所述第二电流镜模块的第三端与接地端电连接；

反相器，所述反相器的第一端与所述第二电流镜模块的第二端及所述第六晶体管的第二端电连接，所述反相器响应于接收到低电平，输出高电平，还响应于接收到高电平，输出低电平。

7.根据权利要求6所述的降压型电路，其特征在于，所述第一电流镜模块包括：

第七晶体管，所述第七晶体管的第一端与所述第七晶体管的控制端及所述第三晶体管的第二端电连接，所述第七晶体管的第二端与接地端电连接；

第八晶体管，所述第八晶体管的第一端与所述第四晶体管的第二端电连接，所述第八晶体管的控制端与所述第七晶体管的控制端电连接，所述第八晶体管的第二端与接地端电连接。

8.根据权利要求6所述的降压型电路，其特征在于，所述第二电流镜模块包括：

第九晶体管，所述第九晶体管的第一端与所述第九晶体管的控制端及所述第五晶体管的第二端电连接，所述第九晶体管的第二端与接地端电连接；

第十晶体管，所述第十晶体管的控制端与所述第九晶体管的控制端电连接，所述第十晶体管的第一端与所述反相器的第一端电连接，所述第十晶体管的第二端与接地端电连接。