[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN117632611B - 一种微处理器芯片的通用测试装置 - Google Patents

一种微处理器芯片的通用测试装置 Download PDF

Info

Publication number
CN117632611B
CN117632611B CN202311655128.7A CN202311655128A CN117632611B CN 117632611 B CN117632611 B CN 117632611B CN 202311655128 A CN202311655128 A CN 202311655128A CN 117632611 B CN117632611 B CN 117632611B
Authority
CN
China
Prior art keywords
test
pcb substrate
board
tested
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311655128.7A
Other languages
English (en)
Other versions
CN117632611A (zh
Inventor
胡文懿
陈小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongtian Xingkong Science & Technology Development Co ltd
Original Assignee
Beijing Zhongtian Xingkong Science & Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongtian Xingkong Science & Technology Development Co ltd filed Critical Beijing Zhongtian Xingkong Science & Technology Development Co ltd
Priority to CN202311655128.7A priority Critical patent/CN117632611B/zh
Publication of CN117632611A publication Critical patent/CN117632611A/zh
Application granted granted Critical
Publication of CN117632611B publication Critical patent/CN117632611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种微处理器芯片的通用测试装置，包括测试子板、测试底板及T800数字测试机台，所述测试子板的形状为多模态，每一种模态均包括一个测试座，每一个测试座可匹配一组引脚数量相同的待测微处理器芯片；通过所述测试子板上的测试座将待测微处理器芯片固定，并将待测微处理器芯片的引脚连接到测试底板；所述测试底板上方连接所述测试子板、下方连接所述T800数字测试机台的资源引出板，所述测试底板根据STM32F407IGTX芯片的引脚分布规则设置176个引脚资源，并引出连接至所述T800数字测试机台的资源引出板；所述T800数字测试机台与待测微处理器芯片之间使用串口通信。

Description

一种微处理器芯片的通用测试装置
技术领域
本申请涉及芯片测试技术领域，特别涉及一种微处理器芯片的通用测试装置。
背景技术
传统的微处理器芯片测试方法为：在T800数字机台上将微处理器芯片的测试向量转换成测试机台的测试向量进行测试，但由于目前市面上的微处理器芯片型号越来越多，不相同型号的微处理器芯片引脚数量也不相同，这就导致现有的测试系统和测试方法不能同时满足每一个型号的引脚数量，让测试开发不具备可移植性，测试发开难度大，周期长等缺点。
鉴于以上所诉的测试难点，本发明的目的在于针对市面上大部分的微处理器芯片，使用一套测试系统就能完成不同引脚数量，不同封装，不同容量的微处理器芯片自动化测试。方便程序移植，减少测试开发的难度和周期。
有鉴于此，目前亟需一种微处理器芯片的通用测试装置，针对市面上主流的微处理器芯片，通过一套测试装置就能完成不同引脚数量，不同封装，不同容量的微处理器芯片自动化测试。
发明内容
鉴于以上所述现有技术的缺点，本申请提出一种微处理器芯片的通用测试装置，解决了现有技术中使用一套测试系统就不能完成不同引脚数量，不同封装，不同容量的微处理器芯片自动化测试问题。
本申请为了实现上述目的具体采用以下技术方案：
一种微处理器芯片的通用测试装置，包括测试子板、测试底板及T800数字测试机台，其中：
所述测试子板的形状为多模态，每一种模态均包括一个测试座，每一个测试座可匹配一组引脚数量相同的待测微处理器芯片；通过所述测试子板上的测试座将待测微处理器芯片固定，并将待测微处理器芯片的引脚连接到测试底板；
所述测试底板上方连接所述测试子板、下方连接所述T800数字测试机台的资源引出板，所述测试底板根据STM32F407IGTX芯片的引脚分布规则设置176个引脚资源，并引出连接至所述T800数字测试机台的资源引出板；所述资源引出板引出所述T800数字测试机台的测试资源；
所述T800数字测试机台与待测微处理器芯片之间使用串口通信，所述串口可自动下载测试程序和擦除程序，对待测微处理器芯片进行直流参数、交流参数及芯片功能的测试。
作为一种可选的技术方案，所述测试子板为第一PCB基板，包括相对的上表面与下表面，所述上表面设置可将待测微处理器芯片固定的测试座，所述下表面设置欧式连接器插头。
作为一种可选的技术方案，所述测试座包括固定基座和盖板，所述固定基座上表面设有供待测微处理器芯片放置的容纳腔，所述盖板与固定基座铰接。
作为一种可选的技术方案，所述测试底板为第二PCB基板，所述第二PCB基板的上表面设置与第一PCB基板上欧式连接器插头匹配的欧式连接器插座；
所述第二PCB基板上设置多个连接孔，且所述第二PCB基板的下表面设置pogo pin连接器。
作为一种可选的技术方案，所述资源引出板为第三PCB基板，所述第三PCB基板上设置多个连接孔、与第二PCB基板上的连接孔一一对应，所述第三PCB基板与所述第二PCB基板通过连接件可拆卸式连接；
所述第三PCB基板包括相对的上表面与下表面，所述上表面包括与第二PCB基板上pogo pin连接器匹配的pogo pin连接区域，所述下表面与所述T800数字测试机台连接。
作为一种可选的技术方案，所述直流参数包含输入高电平电压阈值VIH、输入低电平电压阈值VIL、输出高电平电压值VOH、输出低电平电压值VOL、上拉电阻值PULL-UPP-resistance、下拉电阻值PULL-DOWN-resistance、模拟-数字转换器ADC中的直流参数、数字-模拟转换器DAC中的直流参数和各种模式下的工作电流PWR。
作为一种可选的技术方案，所述交流参数包含高速外部时钟信号HSE、低速外部时钟信号LSE、高速内部时钟信号HSI、低速内部时钟信号LSI、定时器TIMER中的交流参数和看门狗WDG中的交流参数。
作为一种可选的技术方案，芯片功能包含引导装载程序Boot loader、CAN通讯、I2C通讯、SPI通讯、USART/UART通讯、随机数发生器RNG和循环冗余校验码CRC。
本申请的有益效果包括：
实现一套通用测试装置能测试不同引脚数量，不同封装，不同容量的微处理器芯片。解决了使用向量进行测试的难点。
本申请的其他有益效果或优势将在具体实施方式中结合具体结构进行详细描述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。此外，应当理解，本说明书附图中的各个部件的比例关系不代表实际选材设计时的比例关系，其仅仅为结构或者位置的示意图，其中：
图1为本申请中测试座结构示意图；
图2为本申请中第二PCB板上表面示意图；
图3为本申请中第二PCB板下表面示意图；
图4为本申请中第一PCB板上表面示意图；
图5为本申请中第一PCB板下表面示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，所使用的术语，例如“顶部”和“底部”，指的是本申请在使用状态下靠近上方的部分为顶部，靠近下方的部分为底部；所使用的术语，例如“第一”和“第二”，仅是为了区分表述，而不是指示或暗示其具有重要性或顺序性的区别；所使用的术语，如“内”、“外”，指的是具体轮廓的内和外。上述术语的使用仅是为了便于清楚且简单地表述本申请的技术方案，不能理解为对本申请的限制。
实施例1：
本发明提供了至少一种微处理器芯片的通用测试装置，包括测试子板、测试底板及T800数字测试机台，其中：
所述测试子板的形状为多模态，每一种模态均包括一个测试座，每一个测试座可匹配一组引脚数量相同的待测微处理器芯片；通过所述测试子板上的测试座将待测微处理器芯片固定，并将待测微处理器芯片的引脚连接到测试底板；
所述测试底板上方连接所述测试子板、下方连接所述T800数字测试机台的资源引出板，所述测试底板根据STM32F407IGTX芯片的引脚分布规则设置176个引脚资源，并引出连接至所述T800数字测试机台的资源引出板；所述资源引出板引出所述T800数字测试机台的测试资源；
所述T800数字测试机台与待测微处理器芯片之间使用串口通信，所述串口可自动下载测试程序和擦除程序，对待测微处理器芯片进行直流参数、交流参数及芯片功能的测试。
可理解的是：T800数字测试机台具有丰富的I/O通道，灵活的时序配置，充足的适量深度，非常高的测试速度，满足微处器的测试需求。测试底板根据STM32F407IGTX芯片的引脚分布规则设置176个引脚资源，并引出连接至T800数字测试机台的资源引出板进行直流参数、交流参数及芯片功能的测试。
T800数字测试机台上自带的资源引出板不具备测试功能，只能把测试资源从T800数字测试机台引出来，必须配合测试底板与其相连接才能开始测试。其中，STM32F407ZET6芯片作为辅助测试微处理器芯片进行通讯功能的测试。T800数字测试机台与待测微处理器芯片之间使用串口通信，同时串口也可以自动下载测试程序和擦除程序。
所述测试子板的形状为多模态，每一种模态均包括一个测试座，每一个测试座可匹配一组引脚数量相同的待测微处理器芯片，测试子板的作用是将不同型号的微处理器芯片的引脚连接到测试底板。如果要测试不同型号的微处理器芯片只需要更换不同的测试子板即可，这样就减少了测试开发的难度和周期。
进一步地，一个测试子板可以匹配同引脚数量不同类型的多个芯片，进一步减少了测试开发的难度和周期，多模态的意思为：可以是包括最大引脚向下兼容的一切引脚数量，根据每一个引脚数量涉及一个模态；
需要注意的是：传统测试不这样做通用测试板，每测试一个型号的芯片，都需要画一个很大的底板，焊很多芯片。
现在我只需要更换上面一个小的测试子板就行了，可以理解的是，微处理器芯片的主要类别就是48引脚、64引脚、100引脚，144引脚，所以子板的数量也不会太多，几个测试子板配合一个固定的底测试板就可以达到测试目的，减少了测试开发的难度和周期的作用。
作为一种可实施例的方案，如图2至图5所示，所述测试子板为第一PCB基板，包括相对的上表面与下表面，所述上表面设置可将待测微处理器芯片固定的测试座，所述下表面设置欧式连接器插头；所述测试底板为第二PCB基板，所述第二PCB基板的上表面设置与第一PCB基板上欧式连接器插头匹配的欧式连接器插座；所述第二PCB基板上设置多个连接孔，且所述第二PCB基板的下表面设置pogo pin连接器；所述资源引出板为第三PCB基板，所述第三PCB基板上设置多个连接孔、与第二PCB基板上的连接孔一一对应，所述第三PCB基板与所述第二PCB基板通过连接件可拆卸式连接；所述第三PCB基板包括相对的上表面与下表面，所述上表面包括与第二PCB基板上pogo pin连接器匹配的pogo pin连接区域，所述下表面与所述T800数字测试机台连接；
进一步解释三个PCB基板如何连接，从上至下为第一PCB基板、第二PCB基板和第三PCB基板，第一PCB基板和第二PCB基板是为了实现本方案的目的特别设计的，通过设计第一PCB基板和第二PCB基板实现了要测试不同型号的微处理器芯片只需要更换不同的测试子板即可，减少了测试开发的难度和周期；由于第二PCB基板的上的芯片特性，因此本方案所述测试底板上最多容纳176个引脚；而第三PCB基板是T800数字测试机台上自带的资源引出板，所述T800数字测试机台为现有产品，出自北京悦芯提供的一个数字SoC测试机台；本方案的测试底板就是针对T800数字测试机台一对一设计的。
具体设计第一PCB基板和第二PCB基板时，只需要满足上述目的，例如可以设计为：
所述测试子板，即第一PCB基板上表面核心包括测试座、电阻和LED灯，下表面核心包括8MHz晶振、32.768KHz晶振、电阻、电容和继电器；
所述测试底板，即第二PCB基板上表面核心包括STM32F407ZET6芯片、8MHz晶振、32.768KHz晶振、USB连接器、电阻和LED灯；下表面核心包括CH340C芯片、TJA1050芯片、继电器、电阻、电容、8MHz晶振和32.768KHz晶振；
所述测试座的作用为：放置待测试微处理器芯片；
所述电阻包括上拉电阻、下拉电阻和限流电阻，其中，上拉电阻是在电源电压和引脚之间串联的一个电阻，当前引脚的状态默认为1；下拉电阻是在地和引脚之间串联的一个电阻，当前引脚的状态默认为0；限流电阻是在电源电压和LED之间串联的一个电阻，减少流过LED的电流，防止LED因电流过大而烧毁；
所述电容包括滤波电容和储能电容，其中滤波电容：滤除电源电压的上的杂波，使电源电压保持稳定状态，需要在电源引脚处并联一个滤波电容。储能电容：当芯片的负载电流突然增大时，电源电流也会突然增大，为防止此时电源电压突然陡降，需要在电源引脚处并联一个储能电容。；
所述LED灯的作用为：显示继电器的开关状态；
所述8MHz晶振的作用为：为微处理器芯片提供外部高速时钟基准；
所述32.768KHz晶振的作用为：为微处理器芯片提供外部低速时钟基准；
所述继电器的作用为：控制待测微处理器芯片引脚与辅助测试微处理器芯片引脚之间的连接与断开，控制晶振与待测微处理器芯片引脚之间的连接与断开。
所述STM32F407ZET6芯片的作用为：作为辅助测试微处理器芯片，与待测微处理器芯片之间进行通讯测试；
所述USB连接器的作用为：通过数据线将测试底板和T800数字测试机台连接，用于待测微处理器芯片和T800数字测试机台的处理终端的数据连接，实现测试程序自动下载和通讯的目的；
所述CH340C芯片的作用为：将USB信号转换为串口信号；
所述TJA1050芯片的作用为：作为2个CAN通讯之间的总线。
作为一种可实施例的方案，如图1所示：所述测试座包括固定基座1和盖板2，所述固定基座1的上表面设有供待测微处理器芯片放置的容纳腔，所述盖板2与固定基座铰接，这里的测试座是整体放置在测试子板上的，具体位置可以放置在中部，以测试座为中心四周均匀设置欧式连接器，可以让测试子板和测试底板连接更为牢固；
从结构来看，盖板2绕着铰接件在固定基座1上转动，在需要测试时可闭合与固定基座1，在需要更换待测微处理器芯片时，可以打开与固定基座1。
总而言之，只要能实现固定待测微处理器芯片在测试底板上这一目的，测试座形态时刻变化的。
作为一种可实施例的方案，所述直流参数包含输入高电平电压阈值VIH、输入低电平电压阈值VIL、输出高电平电压值VOH、输出低电平电压值VOL、上拉电阻值PULL-UPP-resistance、下拉电阻值PULL-DOWN-resistance、模拟-数字转换器ADC中的直流参数、数字-模拟转换器DAC中的直流参数和各种模式下的工作电流PWR。
所述交流参数包含高速外部时钟信号HSE、低速外部时钟信号LSE、高速内部时钟信号HSI、低速内部时钟信号LSI、定时器TIMER中的交流参数和看门狗WDG中的交流参数。
芯片功能包含引导装载程序Boot loader、CAN通讯、I2C通讯、SPI通讯、USART/UART通讯、随机数发生器RNG和循环冗余校验码CRC。
可以理解的是，直流参数类别、交流参数类别和芯片功能类别都是在行业内大多数芯片的数据手册中提及的，因此本方案也采集这些具体的数据。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种微处理器芯片的通用测试装置，其特征在于，包括测试子板、测试底板及T800数字测试机台，其中：
所述测试子板的形状为多模态，每一种模态均包括一个测试座，每一个测试座可匹配一组引脚数量相同的待测微处理器芯片；通过所述测试子板上的测试座将待测微处理器芯片固定，并将待测微处理器芯片的引脚连接到测试底板；
多模态的意思为：可以是包括最大引脚向下兼容的一切引脚数量，根据每一个引脚数量涉及一个模态；
所述测试底板上方连接所述测试子板、下方连接所述T800数字测试机台的资源引出板，所述测试底板包括根据STM32F407IGTX芯片的引脚分布规则设置176个引脚资源，并引出连接至所述T800数字测试机台的资源引出板；所述资源引出板引出所述T800数字测试机台的测试资源；
所述T800数字测试机台与待测微处理器芯片之间使用串口通信，所述串口可自动下载测试程序和擦除程序，对待测微处理器芯片进行直流参数、交流参数及芯片功能的测试。
2.如权利要求1所述的装置，其特征在于，所述测试子板为第一PCB基板，包括相对的上表面与下表面，所述上表面设置可将待测微处理器芯片固定的测试座，所述下表面设置欧式连接器插头。
3.如权利要求2所述的装置，其特征在于，所述测试座包括固定基座（1）和盖板（2），所述固定基座（1）的上表面设有供待测微处理器芯片放置的容纳腔，所述盖板（2）与固定基座铰接。
4.如权利要求2所述的装置，其特征在于，所述测试底板为第二PCB基板，所述第二PCB基板的上表面设置与第一PCB基板上欧式连接器插头匹配的欧式连接器插座；
所述第二PCB基板上设置多个连接孔，且所述第二PCB基板的下表面设置pogo pin连接器。
5.如权利要求4所述的装置，其特征在于，所述资源引出板为第三PCB基板，所述第三PCB基板上设置多个连接孔、与第二PCB基板上的连接孔一一对应，所述第三PCB基板与所述第二PCB基板通过连接件可拆卸式连接；
所述第三PCB基板包括相对的上表面与下表面，所述上表面包括与第二PCB基板上pogopin连接器匹配的pogo pin连接区域，所述下表面与所述T800数字测试机台连接。
6.如权利要求1所述的装置，其特征在于，所述直流参数包含输入高电平电压阈值VIH、输入低电平电压阈值VIL、输出高电平电压值VOH、输出低电平电压值VOL、上拉电阻值PULL-UPP-resistance、下拉电阻值PULL-DOWN-resistance、模拟-数字转换器ADC中的直流参数、数字-模拟转换器DAC中的直流参数和各种模式下的工作电流PWR。
7.如权利要求1所述的装置，其特征在于，所述交流参数包含高速外部时钟信号HSE、低速外部时钟信号LSE、高速内部时钟信号HSI、低速内部时钟信号LSI、定时器TIMER中的交流参数和看门狗WDG中的交流参数。
8.如权利要求1所述的装置，其特征在于，芯片功能包含引导装载程序Boot loader、CAN通讯、I2C通讯、SPI通讯、USART/UART通讯、随机数发生器RNG和循环冗余校验码CRC。
CN202311655128.7A 2023-12-05 2023-12-05 一种微处理器芯片的通用测试装置 Active CN117632611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311655128.7A CN117632611B (zh) 2023-12-05 2023-12-05 一种微处理器芯片的通用测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311655128.7A CN117632611B (zh) 2023-12-05 2023-12-05 一种微处理器芯片的通用测试装置

Publications (2)

Publication Number Publication Date
CN117632611A CN117632611A (zh) 2024-03-01
CN117632611B true CN117632611B (zh) 2024-05-14

Family

ID=90023093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311655128.7A Active CN117632611B (zh) 2023-12-05 2023-12-05 一种微处理器芯片的通用测试装置

Country Status (1)

Country Link
CN (1) CN117632611B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT7883433A0 (it) * 1977-07-22 1978-07-21 Ate Syst Ltd Equipaggiamenti per prove automatiche.
US6061811A (en) * 1997-10-31 2000-05-09 Texas Instruments Incorporated Circuits, systems, and methods for external evaluation of microprocessor built-in self-test
US6202183B1 (en) * 1998-07-02 2001-03-13 Philips Semiconductors Inc. Analog test access port and method therefor
WO2006008721A2 (en) * 2004-07-16 2006-01-26 Koninklijke Philips Electronics, N.V. Emulation and debug interfaces for testing an integrated circuit with an asynchronous microcontroller
KR102012509B1 (ko) * 2018-03-28 2019-08-20 주식회사 우리비전 메모리의 마더보드 실장 테스트용 테스트 장비, 이의 제조 방법 및 이를 포함하는 테스트 시스템
US10772230B1 (en) * 2019-04-22 2020-09-08 SK Hynix Inc. Test board
CN113111616A (zh) * 2021-04-16 2021-07-13 北京信息科技大学 一种基于fpga的面向微处理器测试的仿真方法及装置
CN213958045U (zh) * 2020-11-05 2021-08-13 北京时代民芯科技有限公司 一种功能接口可扩展的SoC重构子母验证板
CN116026232A (zh) * 2023-02-21 2023-04-28 北京京瀚禹电子工程技术有限公司 一种基于单片机和ate的巨磁电阻角度传感器测试系统
CN116580757A (zh) * 2023-07-12 2023-08-11 悦芯科技股份有限公司 一种虚拟ate测试方法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2125469A2 (en) * 2007-02-01 2009-12-02 Fallbrook Technologies Inc. System and methods for control of transmission and/or prime mover
US20170045579A1 (en) * 2015-08-14 2017-02-16 Texas Instruments Incorporated Cpu bist testing of integrated circuits using serial wire debug

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT7883433A0 (it) * 1977-07-22 1978-07-21 Ate Syst Ltd Equipaggiamenti per prove automatiche.
US6061811A (en) * 1997-10-31 2000-05-09 Texas Instruments Incorporated Circuits, systems, and methods for external evaluation of microprocessor built-in self-test
US6202183B1 (en) * 1998-07-02 2001-03-13 Philips Semiconductors Inc. Analog test access port and method therefor
WO2006008721A2 (en) * 2004-07-16 2006-01-26 Koninklijke Philips Electronics, N.V. Emulation and debug interfaces for testing an integrated circuit with an asynchronous microcontroller
KR102012509B1 (ko) * 2018-03-28 2019-08-20 주식회사 우리비전 메모리의 마더보드 실장 테스트용 테스트 장비, 이의 제조 방법 및 이를 포함하는 테스트 시스템
US10772230B1 (en) * 2019-04-22 2020-09-08 SK Hynix Inc. Test board
CN213958045U (zh) * 2020-11-05 2021-08-13 北京时代民芯科技有限公司 一种功能接口可扩展的SoC重构子母验证板
CN113111616A (zh) * 2021-04-16 2021-07-13 北京信息科技大学 一种基于fpga的面向微处理器测试的仿真方法及装置
CN116026232A (zh) * 2023-02-21 2023-04-28 北京京瀚禹电子工程技术有限公司 一种基于单片机和ate的巨磁电阻角度传感器测试系统
CN116580757A (zh) * 2023-07-12 2023-08-11 悦芯科技股份有限公司 一种虚拟ate测试方法及系统

Also Published As

Publication number Publication date
CN117632611A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
CN101183139B (zh) 一种基于jtag接口的单板及其设计方法
EP0108790A1 (en) INTEGRATED CIRCUIT TESTING DEVICE.
CN111398795B (zh) 一种fpga内部dsp单元测试设备及使用方法
CN217606027U (zh) 一种通用芯片验证系统
CN101750578A (zh) 一种集成电路板级自动测试系统
CN117632611B (zh) 一种微处理器芯片的通用测试装置
US6539510B1 (en) Interface board for receiving modular interface cards
CN104020372A (zh) 带通信模块的采集终端设备通信接口带载能力测试仪
CN105954623B (zh) 一种通用频率源类插件的调测系统及其测试方法
EP0280565A3 (en) Test socket incorporating circuit elements
CN114019357A (zh) 一种逻辑处理模块的测试引脚的管理方法及相关组件
US20070226563A1 (en) Test Method and Test Device for Testing an Integrated Circuit
CN205983458U (zh) 调试下载设备及调试下载装置
CN206162492U (zh) 一种fpga下载器
CN214375135U (zh) RoCE芯片测试装置
CN208043877U (zh) 一种可拆卸的芯片测试座
CN116224017A (zh) 高温运行测试的转接板、测试装置和测试方法
CN203825128U (zh) 带通信模块的采集终端设备通信接口带载能力测试仪
CN208334574U (zh) 新型测试冶具
CN214175083U (zh) 一种cpld固件升级系统
CN216121103U (zh) 一种转接装置及接口调试设备
CN212009552U (zh) 可插拔的板卡调试装置
CN110825573A (zh) 一种复杂可编程逻辑器件的测试老炼方法
CN212410773U (zh) 核电站用便携式模拟量处理板件校验装置
KR200221586Y1 (ko) 전자장비 점검장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant